KR890004423B1 - Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 - Google Patents
Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR890004423B1 KR890004423B1 KR1019860007034A KR860007034A KR890004423B1 KR 890004423 B1 KR890004423 B1 KR 890004423B1 KR 1019860007034 A KR1019860007034 A KR 1019860007034A KR 860007034 A KR860007034 A KR 860007034A KR 890004423 B1 KR890004423 B1 KR 890004423B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- type
- oxide film
- emitter
- collector
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052796 boron Inorganic materials 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 의한 PNP형 바이폴라 트랜지스터 장치를 도시하고 있다.
제2도는 종래의 PNP형 바이폴라 트랜지스터 장치를 도시하고 있다.
제3도는 본 발명에 의한 PNP형 바이폴라 트랜지스터 장치의 제조방법에 대한 공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 실리콘 기판 2 : P형 베리드층(buried layer)
3 : N형 베리드층 4: N형 에피택시 영역
5 : P형 불순물 주입부 6 : 격리용 산화막
7 : N형 불순물 주입부 8 : 베이스용 N형 불순물 주입부
9 : 산화막 10 : 질화막
11 : 에미터 접합영역 11' : 콜렉터 접합영역
12,12' : 다결정 실리콘 B : 베이스단자
C : 콜렉터 단자 E : 에미터 단자
I : 베이스폭 P : 에미터 영역
P' : 콜렉터 영역
본 발명은 PNP형 바이폴라 트랜지스터 장치 및 그 제조방법에 관한 것이다. 특히 격리용 산화막의 일부를 식각한 영역에 붕소를 도우핑된 다결정 실리콘을 채워서, 이러한 다결정 실리콘으로부터 자연적으로 도우핑되는 영역을 에미터 영역 및 콜렉터 영역으로 사용할 수 있도록 한 PNP형 바이폴라 트랜지스터 장치 및 그 제조방법에 관한 것이다.
종래의 방법에 의하여 제조된 PNP형 바이폴라 트래지스터 장치는 제2도에 도시된 바와같이 NPN형 트랜지스터 장치의 제조공정에 의하여 형성되는 베이스영역(P)(P')을 에미터(E)와 콜렉터(C)로 사용하였기 때문에 실제 트랜지스터 특성에 있어서 가장 중요한 역할을 하는 베이스폭(1)을 조절하기가 어려웠을 뿐만 아니라 이의 조절을 위해서는 측면 확산을 고려한 면적과 에미터(E)와 콜렉터(C)의 금속 접합을 하기위한 면적등의 과다한 면적이 요구되었었다.
즉 트랜지스터 동작에 필요한 면적으로는 그 구조상 제2도에 도시되어 있는 바와같은 "n"부분이나 "m"부분이 반드시 요구되었으므로 전류이득이 매우 낮았다는 결점이 있었다.
이러한 문제점들은 개선하기 위하여 종래에 특별히 제안된 방법은 없었으며 에미터 영역 및 콜렉터 영역에 붕소를 한번더 확산시켜서 전류이득을 향상시키는 방법이 주로 사용되어 왔을 뿐이었다.
본 발명의 목적은 종래의 이러한 문제점들을 감안하여 트랜지스터의 특성을 구조적으로 개선함으로써 전류이득이 매우 높은 PNP형 바이폴라 트랜지스터 장치 및 제조방법을 제공하는데 있다.
먼저 첨부된 도면에 따라 본 발명에 의한 PNP형 바이폴라 트랜지스터 장치의 구성을 설명하기로 한다.
제1도에 도시된 바와같이 PNP형 바이폴라 트랜지스터장치는 P형 실리콘 기판(1)을 사용하고 있으며, 이러한 P형 실리콘 기판(1)상에 P형 베리드층(2) 및 N형 베리드층(3)이 형성되어 있고, 상기 베리드층들과 인접하여 N형 에피택시영역(4)이 성장되어 있으며, 이러한 N형 에피택시영역(4)의 양단에는 P형 이온이 주입되어서 형성된 P형 불순물 주입부(5)가 있고, 상기 기판(1)상단에는 소자를 격리시키기 위한 격리용 산화막(6)이 선택적으로 형성되어 있으며, N형 이온이 주입되어 리치드루(reach-through)영역으로 형성된 N형 불순물 주입부(7)가 형성되어있고, 베이스 영역의 금속접합부가 될곳에는 베이스용 N형 불순물주입부(8)가 형성되어있다.
또한 상기 P형 실리콘 기판(1)의 표면에는 산화막(9) 및 질화막(10)이 입혀져 있다.
그리고 상기한 격리용 산화막(6)과 산화막(9) 및 질화막(10)의 각 일부를 식각하여서 설정된 에미터 접합영역(11)과 콜렉터 접합영역(11')에 각각 붕소로 도우핑된 다결정 실리콘(12),(12')을 채워서 에미터영역(P)과 콜렉터 영역(P')이 형성되도록 하여서 구성되어있다.
다음에는 첨부된 제3도에 따라 지금까지 설명한 PNP형 바이폴라 트랜지스터 장치를 제조하는 방법을 상기 도면에 도시된 제조공정별로 설명하기로 한다.
제1공정
제3(a)도에 도시된 바와같이 P형 실리콘기판(1)위에 P형 베리드층(2) 및 N형 베리드층(3)을 형성시키고 N형 에피택시층(4)을 성장시킨다.
제2공정
소자를 격리시키기 위하여 제3(b)도에 도시된 바와같이 P형 이온을 주입하여 P형 불순물 주입부(5)를 형성시키고, 또한 실리콘 식각후에 선택적으로 산화막으로 성장시켜서 격리용 산화막(6)을 형성시키며, N형 불순물을 주입하여 N형 불순물 주입부(7)를 만들어 리치드루 영역을 형성시킨다.
제3공정
제3(c)도에 도시된 바와같이 베이스 영역의 금속 접합부가 형성될곳에 베이스용 N형 불순물주입부(8)을 만들고, 얇은 산화막(9) 및 질화막(10)을 형성시킨다.
제4공정
먼저 에미터 접합영역(11)과 콜렉터 접합영역(11')을 설정한 다음에 제3도(d)에 도시된 바와같이 상기 에미터 접합영역(11)과 콜렉터 접합영역(11')에 해당하는 산화막(9)과 질화막(10) 및 격리용 산화막(6)의 각 일부를 식각한다.
제5공정
제3(e)도에 도시된바와같이 제4공정에서 식각된 에미터 접합영역(11)과 콜렉터 접합영역(11')에 각각 붕소로 도우핑된 다결정 실리콘(12)(12')을 채운 다음에 온도를 상승시켜서 상기 다결정 실리콘(12)(12')으로부터 P+층이 자연적으로 확산되도록 하여 에미터 영역(P) 및 콜렉터 영역(P')이 형성되도록 한다.
이와같이 본 발명에 의한 제조방법이 적용되는 제조공정을 거친 다음에는 이미 공지되어 있는 기존의 트랜지스터 장치의 제조공정에 따라서 본 발명에 의한 PNP형 바이폴라트랜지스터 장치를 제조할 수 있게 되는 것이다.
이상에서 상세히 설명한 바와같이 본 발명에 의한 제조 방법에 따라서 제조된 PNP형 바이폴라트랜지스터 장치는 종래의 장치와는 달리 격리용 산화막(6)을 식각한 부위에 붕소로 도우핑된, 다결정실리콘(12)(12')을 채워서 형성되는 에미터 영역(P)과 콜렉터 영역(P')이 형성되도록 한것이 때문에 장치 자체의 집적도가 높고 제2도에 도시되어있는 종래의 트랜지스터 장치에 비하면, 전류이득이 대단히 높을뿐만아니라, 다결정 실리콘(12)(12')외부 연결선으로도 사용할 수 없으므로 금속배선이 매우 용이 하고, 또한 이러한 다결정 실리콘(12)(12')을 저항으로도 사용될 수 있는 효과가지 지닌 매우 유용한 발명인 것이다.
Claims (2)
- P형 실리콘 기판(1)상에 P형 베리드층(2), N형 베리드층(3), N형 에피택시영역(4), 격리용 산화막(6) 및 P형 불순물 주입부(5)와 N형 불순물 주입부(7)가 형성되어 있으며, 그리고 베이스 영역(8), 에미터 영역(P), 콜렉터 영역(P'), 산화막 및 질화막(11)등으로 형성되어서 구성된 PNP형 바이폴라 트랜지스터 장치에 있어서, 격리용 산화막(6)과 산화막(9) 및 질화막(10)의 각 일부를 식각하여서 설정되는 에미터접합 영역(11)과 콜렉터 접합영역(11')에 각각 붕소로 도우핑되어 있으며, 외부연결선으로도 사용될 수 있는 다결정 실리콘(12),(12')을 채워서 에미터영역(P)과 콜렉터 영역(P')이 형성되도록 하여서 구성된 것을 특징으로하는 PNP형 바이폴라 트랜지스터 장치.
- PNP형 바이폴라트랜지스터 장치의 제조방법에 있어서, P형 실리콘 기판(1)상에 P형 베리드층(2), N형 베리드층(3) 및 N형 에피택시영역(4)을 형성시키는 제1공정과, 소자의 격리를 위해 P형 분순물 주입부(5) 및 격리용 산화막 (6)을 형성하며, N형 불순물 주입부(7)를 만들어서 리치드루 영역을 형성시키는 제2공정과, 베이스용 N형 불순물 주입부(8), 산화막(9) 및 질화막(10)을 형성시키는 제3공정과, 에미터 접합영역(11)과 콜렉터 접합영역(11')을 설정한 다음에, 이러한 영역에 해당하는 산화막(9)과 질화막(10) 및 격리용 산화막(6)의 각 일부를 식각하는 제4공정과, 상기 식각된 에미터 접합영역(11)과 콜렉터접합영역(11')에 각각 붕소로 도우핑된 다결정실리콘(12)(12')을 채운 다음에 온도을 상승시켜 이러한 다결정 실리콘(12)(12')으로부터 P+층이 자연적으로 확산되도록 하여 에미터 영역(P) 및 콜렉터 영역(P')이 형성되도록 하는 제5공정으로 되어있는것을 특징으로 하는 PNP형 바이폴라 트랜지스터 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860007034A KR890004423B1 (ko) | 1986-08-23 | 1986-08-23 | Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860007034A KR890004423B1 (ko) | 1986-08-23 | 1986-08-23 | Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880003437A KR880003437A (ko) | 1988-05-17 |
| KR890004423B1 true KR890004423B1 (ko) | 1989-11-03 |
Family
ID=19251906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860007034A KR890004423B1 (ko) | 1986-08-23 | 1986-08-23 | Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890004423B1 (ko) |
-
1986
- 1986-08-23 KR KR1019860007034A patent/KR890004423B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880003437A (ko) | 1988-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| US4780430A (en) | Process for the formation of a monolithic high voltage semiconductor device | |
| GB1306817A (en) | Semiconductor devices | |
| JP2703798B2 (ja) | Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 | |
| US5017990A (en) | Raised base bipolar transistor structure and its method of fabrication | |
| JPS6322070B2 (ko) | ||
| US3956033A (en) | Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector | |
| EP0632502B1 (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| KR940008566B1 (ko) | 반도체장치의 제조방법 | |
| US4564855A (en) | High current PNP transistor forming part of an integrated monolithic circuit | |
| US5302848A (en) | Integrated circuit with complementary junction-isolated bipolar transistors | |
| KR890004421B1 (ko) | 쇼트키 트랜지스터 장치 | |
| US5065214A (en) | Integrated circuit with complementary junction-isolated bipolar transistors | |
| EP0221742A2 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| KR890004423B1 (ko) | Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| US4599635A (en) | Semiconductor integrated circuit device and method of producing same | |
| KR920010434B1 (ko) | 바이폴라 트랜지스터와 iil을 갖는 반도체 장치 | |
| EP0792514B1 (en) | Method of making an integrated circuit with complementary isolated bipolar transitors | |
| US4197147A (en) | Method of manufacturing an integrated circuit including an analog circuit and an I2 L circuit utilizing staged diffusion techniques | |
| US3443174A (en) | L-h junction lateral transistor | |
| KR890004422B1 (ko) | Npn형 바이폴라 트랜지스터 장치 및 그 제조방법 | |
| US5759902A (en) | Method of making an integrated circuit with complementary junction-isolated bipolar transistors | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| KR900000816B1 (ko) | I^2l소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20001019 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |