KR880003437A - Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 - Google Patents
Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR880003437A KR880003437A KR1019860007034A KR860007034A KR880003437A KR 880003437 A KR880003437 A KR 880003437A KR 1019860007034 A KR1019860007034 A KR 1019860007034A KR 860007034 A KR860007034 A KR 860007034A KR 880003437 A KR880003437 A KR 880003437A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- type
- oxide film
- collector
- bipolar transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000012535 impurity Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 2
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 PNP형 바이폴라 트랜지스터 장치를 도시하고 있다.
제2도는 종래의 PNP형 바이폴라 트랜지스터 장치를 도시하고 있다.
제3도는 본 발명에 의한 PNP형 바이폴라 트랜지스터 장치의 제조방법에 대한 공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 실리콘 기판 2 : P형 베리드층(buried layer)
3 : N형 베리드층 4: N형 에피택시 영역
5 : P형 불순물 주입부 6 : 격리용 산화막
7 : N형 불순물 주입부 8 : 베이스용 N형 불순물 주입부
9 : 산화막 10 : 질화막
11 : 에미터 접합영역 11' : 콜렉터 접합영역
12,12' : 다결정 실리콘 B : 베이스단자
C : 콜렉터 단자 E : 에미터 단자
I : 베이스폭 P : 에미터 영역
P' : 콜렉터 영역
Claims (2)
- P형 실리콘 기판(1)상에 P형 베리드층(2), N형 베리드층(3), N형 에피택시영역(4), 격리용 산화막(6) 및 P형 불순물 주입부(5)와 N형 불순물 주입부(7)가 형성되어 있으며, 그리고 베이스 영역(8), 에미터 영역(P), 콜렉터 영역(P'), 산화막 및 질화막(11)등으로 형성되어서 구성된 PNP형 바이폴라 트랜지스터 장치에 있어서, 격리용 산화막(6)과 산화막(9) 및 질화막(10)의 각 일부를 식각하여서 설정되는 에미터접합 영역(11)과 콜렉터 접합영역(11')에 각각 붕소로 도우핑되어 있으며, 외부연결선으로도 사용될 수 있는 다결정 실리콘(12),(12')을 채워서 에미터영역(P)과 콜렉터 영역(P')이 형성되도록 하여서 구성된 것을 특징으로하는 PNP형 바이폴라 트랜지스터 장치.
- PNP형 바이폴라트랜지스터 장치의 제조방법에 있어서, P형 실리콘 기판(1)상에 P형 베리드층(2), N형 베리드층(3) 및 N형 에피택시영역(4)을 형성시키는 제1공정과, 소자의 격리를 위해 P형 분순물 주입부(5) 및 격리용 산화막 (6)을 형성하며, N형 불순물 주입부(7)를 만들어서 리치드루 영역을 형성시키는 제2공정과, 베이스용 N형 불순물 주입부(8), 산화막(9) 및 질화막(10)을 형성시키는 제3공정과, 에미터 접합영역(11)과 콜렉터 접합영역(11')을 설정한 다음에, 이러한 영역에 해당하는 산화막(9)과 질화막(10) 및 격리용 산화막(6)의 각 일부를 식각하는 제4공정과, 상기 식각된 에미터 접합영역(11)과 콜렉터접합영역(11')에 각각 붕소로 도우핑된 다결정실리콘(12)(12')을 채운 다음에 온도을 상승시켜 이러한 다결정 실리콘(12)(12')으로부터 P+층이 자연적으로 확산되도록 하여 에미터 영역(P) 및 콜렉터 영역(P')이 형성되도록 하는 제5공정으로 되어있는것을 특징으로 하는 PNP형 바이폴라 트랜지스터 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860007034A KR890004423B1 (ko) | 1986-08-23 | 1986-08-23 | Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860007034A KR890004423B1 (ko) | 1986-08-23 | 1986-08-23 | Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880003437A true KR880003437A (ko) | 1988-05-17 |
| KR890004423B1 KR890004423B1 (ko) | 1989-11-03 |
Family
ID=19251906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860007034A KR890004423B1 (ko) | 1986-08-23 | 1986-08-23 | Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890004423B1 (ko) |
-
1986
- 1986-08-23 KR KR1019860007034A patent/KR890004423B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890004423B1 (ko) | 1989-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017990A (en) | Raised base bipolar transistor structure and its method of fabrication | |
| KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
| US5399899A (en) | Bipolar epitaxial cascode with low-level base connection | |
| KR880003432A (ko) | 쇼트키 트랜지스터 장치 | |
| US5302848A (en) | Integrated circuit with complementary junction-isolated bipolar transistors | |
| US5065214A (en) | Integrated circuit with complementary junction-isolated bipolar transistors | |
| JP3493681B2 (ja) | 埋込みアバランシュ・ダイオード | |
| KR880003437A (ko) | Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법 | |
| KR940012603A (ko) | 개선된 바이폴라 트랜지스터 | |
| EP0792514B1 (en) | Method of making an integrated circuit with complementary isolated bipolar transitors | |
| KR880003436A (ko) | Npn형 바이폴라 트랜지스터 장치 및 그 제조방법 | |
| KR910015063A (ko) | 상보형 쌍극 트랜지스터 | |
| GB1325082A (en) | Semiconductor devices | |
| EP0430607A1 (en) | Integrated injection logic gate | |
| KR910020927A (ko) | 상보형 수직 pnp 트랜지스터의 제조방법 | |
| KR930005478B1 (ko) | 격리막 제조방법 | |
| KR920003447A (ko) | 바이폴라 소자 제조 방법 | |
| KR950024282A (ko) | 다이오드 및 그의 제조방법 | |
| KR910015062A (ko) | 반도체장치의 제조방법 | |
| KR0121178B1 (ko) | 트랜지스터 제조방법 | |
| KR910003757A (ko) | 이중 에피택시를 이용한 트랜지스터의 제조방법 | |
| JPS6154666A (ja) | 半導体装置 | |
| JPS62130554A (ja) | 半導体装置 | |
| KR970053901A (ko) | 바이씨모스(BiCMOS) 반도체 장치에 사용되는 바이폴라 트랜지스터의 제조방법 | |
| JPS6155781B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20001019 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |