KR910015062A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR910015062A
KR910015062A KR1019900000627A KR900000627A KR910015062A KR 910015062 A KR910015062 A KR 910015062A KR 1019900000627 A KR1019900000627 A KR 1019900000627A KR 900000627 A KR900000627 A KR 900000627A KR 910015062 A KR910015062 A KR 910015062A
Authority
KR
South Korea
Prior art keywords
bipolar transistor
forming
epitaxial layer
high voltage
general
Prior art date
Application number
KR1019900000627A
Other languages
English (en)
Other versions
KR920007365B1 (ko
Inventor
강현순
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900000627A priority Critical patent/KR920007365B1/ko
Publication of KR910015062A publication Critical patent/KR910015062A/ko
Application granted granted Critical
Publication of KR920007365B1 publication Critical patent/KR920007365B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부도면은 본 발명의 고압 바이폴라 트랜지스터와 일반 트랜지스터를 한 칩안에 집적시키기 위한 제조 공정도를 나타낸 것이다.

Claims (3)

  1. 고압 바이폴라 트랜지스터와 일반 바이폴라 트랜지스터를 한 칩내에 집적시키는 반도체 장치의 제조공정에 있어서, 실리콘 기판(1)상에 N+ 매몰층(3)을 형성한 후 1차로 에피택셜층(4)을 기판전면에 걸쳐 성장시키는 공정과, 1차로 N형의 불순물을 이온주입하고 확산시켜 고압 바이폴라 트랜지스터의 N+형 콜렉터 영역이 되는 N+ 매몰층(51')과 일반 트랜지스터의 N+ 콜렉터 영역이 되는 N+ 매몰층(52')을 형성하는 공정과, P형의 불순물을 이온주입하고 확산시켜 소자간 분리를 위한 2차P+ 형 매몰층(6)을 형성하는 공정과, 2차로 실리콘 기판(1)상에 에피택셜층(7)을 전면 형성시키는 공정과, N형 불순물을 이온주입한 후 확산시켜 고압 트랜지스터의 2차 N+형 콜렉터 영역(81')과 일반 트랜지스터의 2차 N+형 콜렉터 영역(82')을 형성하는 공정과, P형 불순물을 이온주입하고 확산시켜 2차로 분리영역을 위한 P+ 형 매몰층(9)을 형성하는 공정과, 에피택셜층(7)내에 고압 바이폴라 트랜지스터의 베이스와 에미터 영역을 형성하고, 에피택셜층(7)내에 일반 바이폴라 트랜지스터의 베이스와 에미터 영역을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 2차 에피택셜층(7)이 1차로 형성된 에피택셜층(4)의 불순물 농도보다 높은 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 고압 바이폴라 트랜지스터와 일반 바이폴라 트랜지스터의 콜렉터 영역 및 에미터 영역이 2층 구조를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900000627A 1990-01-19 1990-01-19 반도체장치의 제조방법 KR920007365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900000627A KR920007365B1 (ko) 1990-01-19 1990-01-19 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900000627A KR920007365B1 (ko) 1990-01-19 1990-01-19 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR910015062A true KR910015062A (ko) 1991-08-31
KR920007365B1 KR920007365B1 (ko) 1992-08-31

Family

ID=19295396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000627A KR920007365B1 (ko) 1990-01-19 1990-01-19 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR920007365B1 (ko)

Also Published As

Publication number Publication date
KR920007365B1 (ko) 1992-08-31

Similar Documents

Publication Publication Date Title
US5183769A (en) Vertical current flow semiconductor device utilizing wafer bonding
KR840005927A (ko) 반도체 집적 회로 장치 및 그의 제조 방법
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
KR920017243A (ko) 바이폴라 트랜지스터 구조 및 bicmos ic 제조방법
KR0175368B1 (ko) 고전압 및 저전압 트랜지스터를 동시에 형성하는 반도체 제조방법
KR910015062A (ko) 반도체장치의 제조방법
KR940012603A (ko) 개선된 바이폴라 트랜지스터
KR910015063A (ko) 상보형 쌍극 트랜지스터
JPH0233976A (ja) ツェナーダイオード
JP2528926B2 (ja) 半導体装置およびその製造方法
KR970018729A (ko) 다결정 실리콘 박막 트랜지스터 공정을 이용한 고성능 pnp 수직 바이폴라 트랜지스터 제조방법
JPH03116774A (ja) 半導体装置の製造方法
JPS63202965A (ja) 半導体装置
JPS55107261A (en) Semiconductor integrated circuit device
KR950021514A (ko) 반도체 장치 및 그 제조방법
KR910010734A (ko) 반도체 집적 회로 및 그 제조방법
JPH03205877A (ja) 絶縁ゲート電界効果トランジスタ
KR960039346A (ko) 반도체 소자의 구조 및 제조방법
KR910020927A (ko) 상보형 수직 pnp 트랜지스터의 제조방법
JPH07101717B2 (ja) 半導体装置の製造方法
KR970053901A (ko) 바이씨모스(BiCMOS) 반도체 장치에 사용되는 바이폴라 트랜지스터의 제조방법
JPS62130554A (ja) 半導体装置
KR880003437A (ko) Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법
KR890005883A (ko) 반도체 장치의 제조방법
JPS6154666A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090731

Year of fee payment: 18

EXPY Expiration of term