KR970018729A - 다결정 실리콘 박막 트랜지스터 공정을 이용한 고성능 pnp 수직 바이폴라 트랜지스터 제조방법 - Google Patents
다결정 실리콘 박막 트랜지스터 공정을 이용한 고성능 pnp 수직 바이폴라 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970018729A KR970018729A KR1019950031086A KR19950031086A KR970018729A KR 970018729 A KR970018729 A KR 970018729A KR 1019950031086 A KR1019950031086 A KR 1019950031086A KR 19950031086 A KR19950031086 A KR 19950031086A KR 970018729 A KR970018729 A KR 970018729A
- Authority
- KR
- South Korea
- Prior art keywords
- bipolar transistor
- thin film
- pnp bipolar
- polycrystalline silicon
- film transistor
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
본 발명은 다결정실리콘 박막 트랜지스터 공정을 이용한 고성능 PNP 수직 바이폴라 트랜지스터 제조방법에 관한 것으로서, PMOS 다결정실리콘 박막 트랜지스터와 동일 기판 상에 구현되는 PNP 바이폴라 트랜지스터의 제조 방법은 상기 PMOS 다결정실리콘 박막 트랜지스터의 소오스/드레인 형성용 P형 다결정실리콘과 그 하부의 도전층을 연결시키기 위한 접촉창 형성시 상기 PNP 바이폴라 트랜지스터의 에미터 형성용 접촉창을 동시에 형성하는 것을 특징으로 한다. 따라서 본 발명에 따른 바이폴라 트랜지스터의 제조 방법은 박막 트랜지스터의 소오스/드레인 형성용 폴리실리콘을 이용하여 PNP 트랜지스터의 에미터 형성용 P+ 폴리실리콘을 구비함으로써 추가된 공정이 필요없이 다결정실리콘 에미터 수직형 PNP 트랜지스터를 구현할 수 있는 효과를 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1G도는 본 발명에 의한 PNP 수직 바이폴라 트랜지스터의 바람직한 제조 공정을 보이는 수직 단면도들이다.
Claims (5)
- PMOS 다결정실리콘 박막 트랜지스터와 동일 기판 상에 구현되는 PNP 바이폴라 트랜지스터의 제조 방법에 있어서, 상기 PMOS 다결정실리콘 박막 트랜지스터의 소오스/드레인 형성용 P형 다결정실리콘과 그 하부의 도전층을 연결시키기 위한 접촉창 형성시 상기 PNP 바이폴라 트랜지스터의 에미터 형성용 접촉창을 동시에 형성하는 것을 특징으로 하는 PNP 바이폴라 트랜지스터의 제조 방법.
- 제1항에 있어서, 상기 PMOS 다결정실리콘 박막 트랜지스터의 소오스/드레인 형성용 P형 다결정실리콘과, 상기 PNP 바이폴라 트랜지스터의 에미터 전극용 P형 다결정실리콘이 동일한 방법으로 형성되는 것을 특징으로 하는 PNP 바이폴라 트랜지스터의 제조 방법.
- 제2항에 있어서, 상기 PNP 트랜지스터 에미터 형성용 다결정실리콘의 P형 불순물이 N형의 단결정 실리콘으로 구성된 베이스 활성영역으로 확산되어 에미터-베이스 접합이 형성되는 것을 특징으로 하는 PNP 바이폴라 트랜지스터의 제조 방법.
- 제1, 2, 3항에 있어서, 상기 PNP 바이폴라 트랜지스터의 콜렉터 전극이 형성되는 활성영역의 고농도 도전층을 PMOS의 P+ 소오스/드레인 형성용 이온주입시 동시에 형성하는 것을 특징으로 하는 PNP 바이폴라 트랜지스터의 제조 방법.
- 제1, 2, 3항에 있어서, 상기 PNP 바이폴라 트랜지스터의 베이스전극이성되는 활성영역의 고농도 도전층을 NMOS의 N+ 소오스/드레인 형성용 이온주입시 동시에 형성하는 것을 특징으로 하는 PNP 바이폴라 트랜지스터의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031086A KR970018729A (ko) | 1995-09-21 | 1995-09-21 | 다결정 실리콘 박막 트랜지스터 공정을 이용한 고성능 pnp 수직 바이폴라 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031086A KR970018729A (ko) | 1995-09-21 | 1995-09-21 | 다결정 실리콘 박막 트랜지스터 공정을 이용한 고성능 pnp 수직 바이폴라 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018729A true KR970018729A (ko) | 1997-04-30 |
Family
ID=66616170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031086A KR970018729A (ko) | 1995-09-21 | 1995-09-21 | 다결정 실리콘 박막 트랜지스터 공정을 이용한 고성능 pnp 수직 바이폴라 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018729A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346822B1 (ko) * | 2000-10-12 | 2002-08-03 | 페어차일드코리아반도체 주식회사 | 저항소자 및 트랜지스터를 포함하는 반도체 장치 형성방법 |
-
1995
- 1995-09-21 KR KR1019950031086A patent/KR970018729A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346822B1 (ko) * | 2000-10-12 | 2002-08-03 | 페어차일드코리아반도체 주식회사 | 저항소자 및 트랜지스터를 포함하는 반도체 장치 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850002177A (ko) | 얕은 n형 영역을 형성하는 방법 | |
| KR920008834A (ko) | 박막 반도체 장치 | |
| KR900017184A (ko) | 반도체장치 및 그 제조방법 | |
| KR880011924A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR840005927A (ko) | 반도체 집적 회로 장치 및 그의 제조 방법 | |
| KR890005884A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR910007133A (ko) | 고 성능 BiCMOS 회로를 제조하는 방법 | |
| KR870009491A (ko) | 반도체 디바이스(device) | |
| SE0200414D0 (sv) | Semiconductor fabrication process lateral pnp transistor, and integrated circuit | |
| KR970018729A (ko) | 다결정 실리콘 박막 트랜지스터 공정을 이용한 고성능 pnp 수직 바이폴라 트랜지스터 제조방법 | |
| KR910003834A (ko) | 반도체장치의 제조방법 | |
| KR940012603A (ko) | 개선된 바이폴라 트랜지스터 | |
| KR910015063A (ko) | 상보형 쌍극 트랜지스터 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR910015062A (ko) | 반도체장치의 제조방법 | |
| KR910010734A (ko) | 반도체 집적 회로 및 그 제조방법 | |
| KR880010508A (ko) | 반도체장치와 그 제조방법 | |
| KR950021514A (ko) | 반도체 장치 및 그 제조방법 | |
| DE60135628D1 (de) | Herstellungsverfahren für ein halbleiter-bipolartransistor-bauelement | |
| KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR890013792A (ko) | 반도체장치 및 그 제조방법 | |
| KR970024156A (ko) | 셀영역과 주변회로 영역 사이의 단차 개선방법 | |
| KR900019255A (ko) | 질화막을 이용한 자기정렬 바이폴라 트랜지스터 제조방법 | |
| KR940018998A (ko) | 바이 시모스(bi cmos) 메모리 셀 제조방법 | |
| KR970004060A (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |