KR970004060A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR970004060A KR970004060A KR1019950019029A KR19950019029A KR970004060A KR 970004060 A KR970004060 A KR 970004060A KR 1019950019029 A KR1019950019029 A KR 1019950019029A KR 19950019029 A KR19950019029 A KR 19950019029A KR 970004060 A KR970004060 A KR 970004060A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive type
- layer
- well layer
- region
- buried
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
BiCMOS 기술을 사용하는 반도체장치 및 그 제조방법이 개시되어 있다. 제1도전형의 반도체기판 내에 제2도전형의 제1매몰층이 형성되고, 제1매몰층의 내부 및 상기 기판 내에 제1도전형의 제2매몰층이 형성된다. 제2매몰층을 제외한 상기 기판에는, 제1매몰층을 고리모양으로 둘러싸는 제2매몰층을 제외한 상기 기판에는, 제1매몰층을 고리모양으로 둘러싸는 제2도전형의 제3매몰층이 형성된다. 제1, 제2 및 제3매몰층들이 형성된 기판상에 에피택시얼층이 형성되고, 그 안에 제2도전형의 제1우물층이 형성된다. 제1우물층을 제외한 에피택시얼층 내에는, 제1우물층에 의해 둘러싸이는 제1도전형의 제2우물층이 형성된다. 제1우물층 내에는 제1도전형의에미터영역과 제2도전형의 베이스 저항성 전극접속영역이 형성된다. 제2우물층 내에는 제1도전형의 콜렉터 저항성 전극접속영역이 형성된다. 버티컬 PNP 바이폴라 트랜지스터의 콜렉터영역이 되는 제1도전형의 제2우물층이 제2도전형의 제1우물층에 의해 둘러싸이는 구조로 형성됨으로써, 인접한 트랜지스터간의 전기적 절연특성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3H도는 본 발명에 의한 반도체장치의 제조방법을 설명하기 위한 단면도들.
Claims (7)
- 바이폴라 트랜지스터와 모스 전계효과 트랜지스터가 동일한 반도체기판 상에 형성되는 반도체장치에 있어서, 제1도전형의 반도체기판 내에 형성된 제2도전형의 제1매몰층; 상기 제2도전형의 제1매몰층의 내부 및 상기 기판 내에 형성된 제1도전형의 제2매몰층; 상기 제1도전형의 제2매몰층을 제외한 상기 기판에 형성되며, 상기 제2도전형의 제1매몰층을 고리모양으로 둘러싸는 제2도전형의 제3매몰층; 상기 제1, 제2 및 제3매몰층들이 형성되어 있는 상기 기판 상에 형성된 에피택시얼층; 상기 에피택시얼층 내에 형성된 제2도전형의 제1우물층; 상기 제2도전형의 제1우물층을 제외한 상기 에피택시얼층 내에 형성되며 상기 제2도전형의 제1우물층에 의해둘러싸이는 제1도전형의 제2우물층; 상기 제2도전형의 제1우물층 내에 형성된 제1도전형의 에미터영역과 제2도전형의 베이스 저항성 전극접속영역; 및 상기 제1도전형의 제2우물층 내에 형성된 제1도전형의 콜렉터 저항성 전극접속영역을 구비하는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 제2도전형의 제3매몰층과 제2도전형의 제1우물층은 제1도전형의 모스 전계효과 트랜지스터의 기판영역으로 사용되는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 제1도전형의 제2매몰층과 제1도전형의 제2우물층은 제2도전형의 모스 전계효과 트랜지스터의 기판영역으로 사용되는 것을 특징으로 하는 반도체장치.
- 동일한 반도체기판 상에 바이폴라 트랜지스터와 모스 전계효과 트랜지스터를 동시에 형성하는 반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판 상의 소정영역에 제2도전형의 제1불순물을 이온주입하여 제2도전형의 제1매몰층을 형성하는 단계; 상기 제2도전형의 제1매몰층의 내부 및 상기 기판 상의 또 다른 영역에제1도전형의 제2불순을 이온주입하여 제1도전형의 제2매몰층을 형성하는 단계; 상기 제1도전형의 제2매몰층을 제외한 상기 기판 상에 제2도전형의 제3불순물을 이온주입하여 제2도전형의 제3매몰층을 형성하는 단계; 상기 제1, 제2 및 제3매몰층이 형성된 상기 반도체기판 상에 에피택시얼층을 형성하는 단계; 상기 에피택시얼층 상에 제2도전형의 제4불순물을 이온주입하여 제2도전형의 제1우물층을 형성함으로써, 바이폴라 트랜지스터의 베이스영역을 형성하는 단계; 상기 제2도전형의 제1우물층을 제외한 상기 에피택시얼층 상에 제1도전형의 제5불순물을 이온주입하여 제1도전형의 제2우물층을 형성함으로써, 바이폴라 트랜지스터의 콜렉터 영역을 형성하는 단계; 상기 제2도전형의 제1우물층의 소정영역에 제1도전형의 제6불순물을 이온주입하여 바이폴라 트랜지스터의 에미터영역을 형성하는 단계; 상기 제2도전형의 제1우물층의 소정영역에 제2도전형의 제7불순물을 이온주입하여 바이폴라 트랜지스터의 베이스 저항성 전극접속영역을 형성하는 단계; 및 상기 제1도전형의 제2우물층의 소정영역에 제1도전형의 제8불순물을 이온주입하여 바이폴라 트랜지스터의 콜렉터 저항성 전극접속 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 에피택시얼층을 형성하는 단계 전에, 상기 제1, 제2 및 제3매몰층들을 확산 및 활성화시키는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 바이폴라 트랜지스터의 에미터영역을 형성하는 단계에서, 상기 이온주입된 제1도전형의 제6불순물에 의해 제1도전형 모스 전계효과 트랜지스터의 소오스/드레인영역이 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 바이폴라 트랜지스터의 베이스 저항성 전극접속영역을 형성하는 단계에서, 상기 이온주입된 제2도전형의 제7불순물에 의해 제2도전형 모스 전계효과 트랜지스터의 소오스/드레인 영역이 형성되는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019029A KR970004060A (ko) | 1995-06-30 | 1995-06-30 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019029A KR970004060A (ko) | 1995-06-30 | 1995-06-30 | 반도체장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970004060A true KR970004060A (ko) | 1997-01-29 |
Family
ID=66526922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019029A KR970004060A (ko) | 1995-06-30 | 1995-06-30 | 반도체장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970004060A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838651B1 (ko) * | 2006-10-20 | 2008-06-16 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
-
1995
- 1995-06-30 KR KR1019950019029A patent/KR970004060A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838651B1 (ko) * | 2006-10-20 | 2008-06-16 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5066602A (en) | Method of making semiconductor ic including polar transistors | |
| KR970702583A (ko) | 2 레벨의 매입 영역을 갖는 반도체 구조물의 구성 및 제조 방법(configuration and fabrication of semiconductor structure having two levels of buried regions) | |
| KR910019215A (ko) | Bicmos 디바이스 및 그 제조방법 | |
| KR970703616A (ko) | 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit) | |
| KR900013642A (ko) | Bicmos 프로세스내에 에미터들을 형성하기 위한 방법 | |
| KR840005927A (ko) | 반도체 집적 회로 장치 및 그의 제조 방법 | |
| KR910007133A (ko) | 고 성능 BiCMOS 회로를 제조하는 방법 | |
| KR870009491A (ko) | 반도체 디바이스(device) | |
| US5070382A (en) | Semiconductor structure for high power integrated circuits | |
| KR960019765A (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| KR970004060A (ko) | 반도체장치 및 그 제조방법 | |
| KR930022551A (ko) | 반도체장치 및 그 제조방법 | |
| KR970003934A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| KR920020749A (ko) | 카운터 도우프된 콜렉터에 대한 bicmos 제조방법 | |
| KR900001036A (ko) | 분리식 수직형 바이폴라 및 jfet트랜지스터를 제조하기 위한 처리 공정 | |
| KR940008130A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970017994A (ko) | 다수의 마이크로 전자 회로를 soi상에 제작하기 위한 방법 | |
| KR910001944A (ko) | N채널 mos 트랜지스터 및 수직 pnp 양극 트랜지스터의 동시 제조방법 | |
| KR910015063A (ko) | 상보형 쌍극 트랜지스터 | |
| US6030888A (en) | Method of fabricating high-voltage junction-isolated semiconductor devices | |
| KR0175990B1 (ko) | 바이폴라트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR910001876A (ko) | 반도체 장치 제조방법 | |
| JPH08236537A (ja) | エピ層を用いない高性能高電圧バイポーラ・トランジスタ | |
| KR100211148B1 (ko) | 바이모오스 반도체 메모리장치의 제조방법 | |
| KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |