KR960019765A - 바이폴라 트랜지스터 및 그 제조방법 - Google Patents

바이폴라 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR960019765A
KR960019765A KR1019940032135A KR19940032135A KR960019765A KR 960019765 A KR960019765 A KR 960019765A KR 1019940032135 A KR1019940032135 A KR 1019940032135A KR 19940032135 A KR19940032135 A KR 19940032135A KR 960019765 A KR960019765 A KR 960019765A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
impurity layer
forming
high concentration
Prior art date
Application number
KR1019940032135A
Other languages
English (en)
Other versions
KR0151011B1 (ko
Inventor
김영옥
이수철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940032135A priority Critical patent/KR0151011B1/ko
Priority to TW084112670A priority patent/TW288173B/zh
Priority to JP7310564A priority patent/JPH08227899A/ja
Priority to DE69525316T priority patent/DE69525316T2/de
Priority to US08/565,758 priority patent/US5675386A/en
Priority to EP95308620A priority patent/EP0715356B1/en
Publication of KR960019765A publication Critical patent/KR960019765A/ko
Priority to US08/932,765 priority patent/US5989968A/en
Application granted granted Critical
Publication of KR0151011B1 publication Critical patent/KR0151011B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

바이폴라 트랜지스터 및 그 제조방법에 대해 기재되어 있다. 본 발명에 의한 바이폴라 트랜지스터는, 제1도 전형의 웰, 상기 웰의 중심부에 형성된 에미터 불순물층, 상기 에미터 불순물층을 완전히 에워싸는 모양으로 형성된 베이스 불순물층, 및 상기 웰의 가장자리부를 따라 도너츠 모양으로 형성되고, 상기 베이스 불순물층과는 일정한 간격을 유지하는 제1도전형의 고농도 콜렉터 불순물층될 포함하는 것을 특징으로 한다. 고농도 콜렉터 불순물층과 병행하는 모양으로 형성된 제1도전층이 상기 고농도 콜렉터 불순물층과 접촉창을 통해 연결되어 있고, 이 제1도전층은 다른 접촉창을 통해 콜렉터 전극과 연결되어 있다. 제조공정이 간단하여 공정 시간 및 비용을 줄일 수 있고, 기생 바이폴라 트랜지스터 생성 및 콜렉터 저항 증가 문제를 해결하므로 신뢰도를 높일 수 있다.

Description

바이폴라 트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3C도는 본 발명의 일 실시예들에 따른 개략적인 레이아웃도들이다,
제4A도 내지 제4C도는 상기 제3도의 AA선, 제33도의 BB선 및 제3C도외 CC선을 각각을 잘라본 단면도이다,
제5A도 내지 제5I도는 본 발명의 제1실시예에 따른 바이폴라 트랜지스터 제조방법을 설명하기 위한 단면도들로서, 상기 제3A도의 AA선을 잘라 본 것이다.

Claims (34)

  1. 제1도전형의 웰; 상기 웰의 중심부에 형성된 에미터 불순물층; 상기 에미터 불순물층을 완전히 에워싸는 모양으로 형성된 베이스 불순물층: 및 상기 웰의 가장자리부를 따라 도너츠 모양으로 형성되고, 상기 베이스 불순물층과는 일정한 간격을 유지하는 제1도전형의 고농도 콜렉터 불순물층을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
  2. 제1항에 있어서, 상기 고농도 콜렉터 불순물층과 제1도전층을 연결하는 제1접촉창들이 상기 고농도 콜렉터 불순물층 상에 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  3. 제2항에 있어서, 상기 제1도전층은 상기 고농도 콜렉터 불순물층과 병행하도록 배치되어 도너츠 모양으로 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  4. 제2항에 있어서, 상기 제1도전층은 다결정실리콘, 다결정실리콘과 실리사이드가 적층된 폴리사이드 및 금속물질 중 어느 하나로 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  5. 제3항에 있어서, 상기 제1도전층은 제2접촉창을 통해 제2도전층과 연결되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  6. 제5항에 있어서, 상기 제1도전층은 다결정실리콘 및 다결정실리콘과 실리사이드가 적층된 폴리사이드 중 어느 하나로 형성되어 있고, 상기 제2도전층은 금속물질로 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  7. 제2항에 있어서, 상기 제1도전층은 상기 고농도 콜렉터 불순물층과 부분적으로만 병행하도록 배치되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  8. 제7항에 있어서, 상기 제1도전층은 “=”또는“ㄷ” 모양으로 배치되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  9. 제7항에 있어서, 상기 고농도 콜렉터 불순물층 상에 제3도전층과 연결되는 제3접촉창이 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  10. 제9항에 있어서, 상기 제1도전층과 제3도전층은 부분적으로 접속하고 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  11. 제10항에 있어서, 상기 제1도전층과 제3도전층은 상기 제3도전층 상부에 형성된 제4도전층에 의해 서로 연결되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  12. 제9항에 있어서, 상기 제1도전층 상에 제3도전층과 연결되는 접촉창들이 더 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  13. 제9항에 있어서, 상기 제3도전층은 상기 제1도전층 보다 상부에 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  14. 제9항에 있어서, 상기 제1도전층 및 제3도전층은 다결정실리콘, 다결정실리콘과 실리사이드가 중첩된 실리사이드 및 금속물질 중 어느 하나로 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  15. 제9항 및 제13항 중 어느 한 항에 있어서, 상기 제1도전층은 다결정 실리콘 및 다결정실리콘과 실리사이드가 중첩된 실리사이드 중 어느 하나로 형성되어 있고, 상기 제3도전층은 금속물질로 형성되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  16. 제1항에 있어서, 상기 바이폴라 트랜지스터는 바이 씨 모스에 포함되어 있는 것을 특징으로 하는 바이폴라 트랜지스터.
  17. 반도체기판에 제1도전형의 웰을 형성하는 제1공정; 상기 웰의 중심부에 제2도전형의 불순물을 주입하여 베이스 불순물층을 형성하는 제2공정; 상기 웰 가장자리부를 따라 제1도전형의 불순물을 주입함으로써 상기 베이스 불순물층을 둘러싸는 도너츠 모양의 고농도 콜렉터 불순물층을 형성하는 제3공정; 및 상기 베이스 불순물층에 부분적으로 제1도전형의 불순물을 도우프하여 에미터 불순물층을 형성하는 제4공정을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  18. 제17항에 있어서, 상기 웰은 인 이온을 약 100keV의 에너지, 약 3.OE13이온/cm2의 농도로 상기 반도체기판에 부분적으로 주입하는 공정 및 질소 분위기, 약 1.150℃의 온도에서 12시간 정도 열처리하는 공정에 의해 형성되는 것을 특징으로 하는 트랜지스터 제조방법.
  19. 제17항에 있어서, 상기 베이스 불순물층은 보론 이온을 약 30keV의 에너지, 약 3.0E13 이온/cm2의 농도로 주입하여 형성되는 것을 특징으로 하는 트랜지스터의 제조방법.
  20. 제17항에 있어서, 상기 고농도 콘렉터 불순물층은 인 이온을 약 100keV의 에너지, 약 5.OE15 이온/cm2의 농도로 주입하여 형성되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  21. 제17항에 있어서, 상기 제4공정은, 반도체기판 상에 절연층을 형성하는 공정, 상기 절연층을 부분적으로 식각함으로써 에미터 불순물층이 형성될 영역을 표면으로 노출시키는 접촉창을 형성하는 공정, 결과물 상에 다결정실리콘을 증착하는 공정, 상기 다결정실리콘에 불순물이온을 주입하는 공정, 결과물 상에 실리사이드를 증착하는 공정 및 상기 다결정실리콘과 실리사이드를 패터닝하는 공정을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  22. 제21항에 있어서, 불순물이온을 주입하는 상기 공정은, 아세닉이온을 약 100keV의 에너지, 약 7.0E15이온/cm2의 농도로 주입하는 공정으로 진행되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  23. 제21항에 있어서, 접촉창을 형성하는 상기 공정 시, 상기 고농도 콘렉터 불순물층이 부분적으로 노출되는 접촉창도 함께 형성하고, 다결정실리콘과 실리사이드를 패터닝하는 상기 공정에 의해, 상기 에미터 불순물층과 접속하는 패드층 및 상기 고농도 콜렉터 불순물층과 접속하는 제1도전층을 동시에 형성하는 것을 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  24. 제23항에 있어서, 패드층 및 제1도전층을 형성하는 상기 공정 이후에, 결과물 상에 제2절연층을 형성하는 공정, 상기 제2 및 제1절연층을 부분적으로 식각하여 상기 베이스 불순물층, 패드층 및 제1도전층을 부분적으로 노출시키는 접촉창을 형성하는 공정, 결과물 상에 제2도전물질을 증착하는 공정 및 상기 제2도전물질을 패터닝함으로써 상기 베이스 불순물층과 접속하는 베이스 전극, 패드와 접속하는 에미터 전극 및 상기 제1도전층과 접속하는 콜렉터 전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  25. 제23항에 있어서, 고농도 콜렉터 불순물층을 부분적으로 노출시키는 상기 접촉창은 하나 이상인 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  26. 제23항에 있어서, 상기 제1도전층은 상기 고농도 콜렉터 불순물층과 병행하도록 패터닝되어 도너츠 모양으로 형성되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  27. 제24항에 있어서, 상기 제1도전물질을 다결정실리콘 및 다결정실리콘과 실리사이드를 적층한 폴리사이드 중 어느 하나이고, 상기 제2도전물질층은 금속물질인 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  28. 제23항에 있어서, 패드층 및 제1도전층을 형성하는 상기 공정 이후에, 결과물 상에 제2절연층을 형성하는 공정, 상기 제2 및 제1절연층을 부분적으로 식각하여 상기 베이스 불순물층, 패드층 및 고농도 콜렉터 불순물층을 부분적으로 노출시키는 접촉창을 형성하는 공정, 결과물 상에 제3도전물질을 증착하는 공정 및 상기 제3도전물질을 패터닝함으로써 상기 베이스 불순물층과 접속하는 베이스 전극, 패드와 접속하는 에미터 전극 및 상기 고농도 콜렉터 불순물층과 접속하는 콜렉터 전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  29. 제28항에 있어서, 상기 제1도전층은 상기 고농도 콜렉터 불순물층과 부분적으로 병행하여 배치되도록 형성되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  30. 제28항에 있어서, 상기 제1도전층과 콜렉터 전극은 서로 연결되도록 형성되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  31. 제30항에 있어서, 상기 제1도전층과 콜렉터 전극은 상기 콜렉터 전극 보다 상부에 형성된 도전층에 의해 서로 연결되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  32. 제28항에 있어서, 상기 제1도전물질을 다결정실리콘 및 다결정실리콘과 실리사이드를 적층한 폴리사이드 중 어느 하나이고, 상기 제2도전물질은 금속물질인 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  33. 제23항에 있어서, 패드층 및 제1도전층을 형성하는 상기 공정 이후에, 결과물 상에 제2절연층을 형성하는 공정, 상기 제2 및 제1절연층을 부분적으로 식각하여 상기 베이스 불순물층, 패드층, 제1도전층 및 고농도 콜렉터 불순물층을 부분적으로 노출시키는 접촉창을 형성하는 공정, 결과물 상에 제3도전물질을 증착하는 공정 및 상기 제3도전물질을 패터닝함으로써 상기 베이스 불순물층과 접속하는 베이스 전극, 패드층과 접속하는 에미터 전극 및 상기 제1도전층과 고농도 콜렉터 불순물층과 접속하는 콜렉터 전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  34. 제33항에 있어서, 상기 제1도전층은 상기 고농도 콜렉터 불순물층과 부분적으로 병행하여 배치되도록 형성되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032135A 1994-11-30 1994-11-30 바이폴라 트랜지스터 및 그 제조방법 KR0151011B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019940032135A KR0151011B1 (ko) 1994-11-30 1994-11-30 바이폴라 트랜지스터 및 그 제조방법
TW084112670A TW288173B (ko) 1994-11-30 1995-11-28
JP7310564A JPH08227899A (ja) 1994-11-30 1995-11-29 バイポーラトランジスタおよびその製造方法
DE69525316T DE69525316T2 (de) 1994-11-30 1995-11-30 Bipolartransistor und Verfahren zur Herstellung desselben
US08/565,758 US5675386A (en) 1994-11-30 1995-11-30 Method for encoding motion image and apparatus therefor
EP95308620A EP0715356B1 (en) 1994-11-30 1995-11-30 Bipolar transistor and manufacturing method thereof
US08/932,765 US5989968A (en) 1994-11-30 1997-09-17 Method of making bipolar transistor having reduced resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032135A KR0151011B1 (ko) 1994-11-30 1994-11-30 바이폴라 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960019765A true KR960019765A (ko) 1996-06-17
KR0151011B1 KR0151011B1 (ko) 1998-10-01

Family

ID=19399778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032135A KR0151011B1 (ko) 1994-11-30 1994-11-30 바이폴라 트랜지스터 및 그 제조방법

Country Status (6)

Country Link
US (2) US5675386A (ko)
EP (1) EP0715356B1 (ko)
JP (1) JPH08227899A (ko)
KR (1) KR0151011B1 (ko)
DE (1) DE69525316T2 (ko)
TW (1) TW288173B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398581B1 (ko) * 2001-02-22 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 바이폴라 트랜지스터 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3783238B2 (ja) * 1995-07-31 2006-06-07 ソニー株式会社 撮像システム、画像処理装置、符号化装置、符号化方法及びランダムノイズを除去する方法
US6108039A (en) * 1996-05-23 2000-08-22 C-Cube Microsystems, Inc. Low bandwidth, two-candidate motion estimation for interlaced video
US6157675A (en) * 1997-04-04 2000-12-05 Sony Corporation Image transmission device and image transmission method
FR2786608B1 (fr) * 1998-11-30 2001-02-09 St Microelectronics Sa Procede de fabrication de circuits integres bicmos sur un substrat cmos classique
US6979908B1 (en) * 2000-01-11 2005-12-27 Texas Instruments Incorporated Input/output architecture for integrated circuits with efficient positioning of integrated circuit elements
JP2003197908A (ja) * 2001-09-12 2003-07-11 Seiko Instruments Inc 半導体素子及びその製造方法
US7759924B2 (en) * 2003-11-25 2010-07-20 Northwestern University Cascaded MOSFET embedded multi-input microcantilever
KR100731087B1 (ko) * 2005-10-28 2007-06-22 동부일렉트로닉스 주식회사 바이씨모스 소자 및 그의 제조방법
WO2014078068A1 (en) * 2012-11-13 2014-05-22 Intel Corporation Content adaptive transform coding for next generation video
CN104885467B (zh) 2013-01-30 2018-08-17 英特尔公司 用于下一代视频编码的内容自适应参数变换

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836998A (en) * 1969-01-16 1974-09-17 Signetics Corp High voltage bipolar semiconductor device and integrated circuit using the same and method
JPS60242660A (ja) * 1985-04-05 1985-12-02 Hitachi Ltd 半導体集積回路
EP0316480B1 (de) * 1987-11-20 1994-02-16 Deutsche ITT Industries GmbH Monolithisch integrierter Leistungsbreitbandverstärker
US4929996A (en) * 1988-06-29 1990-05-29 Texas Instruments Incorporated Trench bipolar transistor
US5286986A (en) * 1989-04-13 1994-02-15 Kabushiki Kaisha Toshiba Semiconductor device having CCD and its peripheral bipolar transistors
US4960726A (en) * 1989-10-19 1990-10-02 International Business Machines Corporation BiCMOS process
US5107345A (en) * 1990-02-27 1992-04-21 Qualcomm Incorporated Adaptive block size image compression method and system
US5124271A (en) * 1990-06-20 1992-06-23 Texas Instruments Incorporated Process for fabricating a BiCMOS integrated circuit
FR2672733B1 (fr) * 1991-02-13 1997-08-22 France Telecom Perfectionnement au collecteur d'un transistor bipolaire compatible avec la technologie mos.
US5179432A (en) * 1991-08-15 1993-01-12 Micrel, Inc. Integrated PNP power bipolar transistor with low injection into substrate
US5214506A (en) * 1991-08-30 1993-05-25 Bell Communications Research, Inc. Low bit-rate video coding technique
US5351086A (en) * 1991-12-31 1994-09-27 Daewoo Electronics Co., Ltd. Low-bit rate interframe video encoder with adaptive transformation block selection
US5387553A (en) * 1992-03-24 1995-02-07 International Business Machines Corporation Method for forming a lateral bipolar transistor with dual collector, circular symmetry and composite structure
US5253058A (en) * 1992-04-01 1993-10-12 Bell Communications Research, Inc. Efficient coding scheme for multilevel video transmission
KR950002658B1 (ko) * 1992-04-11 1995-03-24 주식회사금성사 영상신호의 압축 부호화 및 복호화장치
US5389552A (en) * 1993-01-29 1995-02-14 National Semiconductor Corporation Transistors having bases with different shape top surfaces
EP0608999B1 (en) * 1993-01-29 1997-03-26 National Semiconductor Corporation Bipolar transistors and methods for fabrication thereof
JPH0786296A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 高速バイポーラトランジスタの製造方法
US5717241A (en) * 1993-12-09 1998-02-10 Northern Telecom Limited Gate controlled lateral bipolar junction transistor
US5548158A (en) * 1994-09-02 1996-08-20 National Semiconductor Corporation Structure of bipolar transistors with improved output current-voltage characteristics
US5581115A (en) * 1994-10-07 1996-12-03 National Semiconductor Corporation Bipolar transistors using isolated selective doping to improve performance characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398581B1 (ko) * 2001-02-22 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 바이폴라 트랜지스터 제조방법

Also Published As

Publication number Publication date
US5989968A (en) 1999-11-23
TW288173B (ko) 1996-10-11
EP0715356A1 (en) 1996-06-05
DE69525316D1 (de) 2002-03-21
JPH08227899A (ja) 1996-09-03
DE69525316T2 (de) 2002-08-29
EP0715356B1 (en) 2002-02-06
US5675386A (en) 1997-10-07
KR0151011B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
US4329706A (en) Doped polysilicon silicide semiconductor integrated circuit interconnections
US4566175A (en) Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4433468A (en) Method for making semiconductor device having improved thermal stress characteristics
EP0234054B1 (en) Method of manufacturing a bipolar transistor
JPS62155553A (ja) バイポ−ラ・トランジスタとｃｍｏｓトランジスタの同時製造方法
JPS58210678A (ja) パワ−ｍｏｓｆｅｔ構成体及びその製造方法
JPS5811107B2 (ja) 半導体ダイオ−ドを有するプログラム可能メモリセル
US4878100A (en) Triple-implanted drain in transistor made by oxide sidewall-spacer method
KR960019765A (ko) 바이폴라 트랜지스터 및 그 제조방법
US4975764A (en) High density BiCMOS circuits and methods of making same
KR870009491A (ko) 반도체 디바이스(device)
JP2633873B2 (ja) 半導体ＢｉＣＭＯＳ装置の製造方法
KR880005690A (ko) 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법
US5834811A (en) Salicide process for FETs
JP3175973B2 (ja) 半導体装置およびその製造方法
JP3099917B2 (ja) 電界効果トランジスタ
KR100300892B1 (ko) 반도체장치제조방법
KR970003934A (ko) BiCMOS 반도체장치 및 그 제조방법
US5145798A (en) Method of fabricating an insulated gate field effect transistor having lightly-doped source and drain extensions using an oxide sidewall spacer method
JPH06168953A (ja) バイポーラトランジスタ
KR100211148B1 (ko) 바이모오스 반도체 메모리장치의 제조방법
US6335256B1 (en) Method of manufacturing a bipolar transistor
JPS63503027A (ja) セルフアライン半導体装置を製造する方法
KR890005885A (ko) 바이폴라 트랜지스터의 제조방법
JPH06283671A (ja) 負の動作抵抗の可能な電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee