DE69525316T2

DE69525316T2 - Bipolartransistor und Verfahren zur Herstellung desselben

Info

Publication number: DE69525316T2
Application number: DE69525316T
Authority: DE
Inventors: Young-Ok Kim; Soo-Cheol Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1994-11-30
Filing date: 1995-11-30
Publication date: 2002-08-29
Anticipated expiration: 2015-12-01
Also published as: EP0715356B1; KR960019765A; US5675386A; TW288173B; EP0715356A1; JPH08227899A; DE69525316D1; US5989968A; KR0151011B1

Description

Die vorliegende Erfindung betrifft eine BiCMOS-Vorrichtung und ein Herstellungsverfahren dafür, und insbesondere einen bipolaren Transistor, durch den ein Problem verringerter Zuverlässigkeit gelöst wird und ein Herstellungsverfahren dafür.
Eine BiCMOS-Technik, die Hochgeschwindigkeitsbetrieb und geringen Stromverbrauch durch Einsetzen eines bipolaren Transistors und eines MOS-Transistors in einen Chip erreicht, um die Vorteile jeder Vorrichtung zu nutzen, wurde auf dem Gebiet der Halbleiterspeicher verbreitet angenommen. Es wurden verschiedene Verfahren zur Herstellung verschiedener Typen von bipolaren Transistoren für eine BiCMOS-Herstellungstechnik vorgeschlagen, um die Funktion der bipolaren und MOS-Transistoren zu optimieren. Hier weisen typische Strukturen einen selektiv mit Ionenimplantation versehenen Kollektor (SIC, selectively ion-implanted collector) und einen Basiselektroden-Emittertransistor (BEST, base electrode surround emitter transistor) auf. Insbesondere wurden ein Prozess zur Ausbildung einer verdeckten Schicht in hoher Konzentration und ein epitaxialer Prozess als wesentlich für die Herstellung eines bipolaren Hochleistungstransistors gefunden.
Fig. 1 ist eine Querschnittsansicht einer nach einem ersten herkömmlichen Verfahren hergestellten BiCMOS-Struktur, bei dem ein epitaxialer Prozess durchgeführt wird, um die bipolaren und MOS-Transistoren auszubilden und eine hochkonzentrierte verdeckte Schicht wird in den unteren Teilen der entsprechenden Vorrichtungen ausgebildet, um den Oberflächenwiderstand eines Kollektors zu reduzieren und zur effizienten Isolierung zwischen den Vorrichtungen. In Fig. 1 umfasst eine periphere Schaltregion einen bipolaren Transistor und einen PMOS-Transistor und eine SRAM-Zellenregion umfasst einen NMOS und eine Polysiliciumschicht mit hohem Widerstand.
In der obigen Konstitution sind eine hochkonzentrierte verdeckte Schicht 3 vom N-Typ und eine verdeckte Schicht 5 vom P-Typ selektiv im Bereich der Oberfläche eines Halbleitersubstrats 1 ausgebildet und eine epitaxiale Schicht (epi) ist darauf ausgebildet. Eine N-Mulde 7 ist in der epitaxialen Schicht über der hochkonzentrierten verdeckten Schicht 3 vom N-Typ ausgebildet und eine P-Mulde 9 ist in der epitaxialen Schicht über der verdeckten Schicht 5 vom P-Typ ausgebildet. Der bipolare Transistor und der PMOS-Transistor sind in der N-Mulde 7 ausgebildet, so dass sie voneinander isoliert sind, und ein NMOS-Transistor ist in der P-Mulde 9 ausgebildet. Der bipolare Transistor umfasst eine Kollektorfremdstoffschicht mit N-Mulde 7 und hochkonzentrierter Kollektorfremdstoffschicht 11, Basisfremdstoffschicht 13 und Emitterfremdstoffschicht 15. Hier ist die hochkonzentrierte Kollektorfremdstoffschicht 11 zur Verbindung mit der hochkonzentrierten verdeckten Schicht 3 vom N-Typ ausgebildet. Der PMOS- Transistor ist aus einer Source/Drainregion 17 vom P-Typ und einer Gateelektrode 25 gebildet, und der NMOS-Transistor ist aus einer Source/Drainregion 19 vom N-Typ und einer Gateelektrode 26 gebildet. Eine Polysiliciumschicht 29 von hohem Widerstand der SRAM-Zelle ist mit einem Teil der Source/Drainregion 19 des NMOS-Transistors verbunden. Die Emitterfremdstoffschicht 15 und der andere Teil der Source/Drainregion 19 sind über Füllschichten 23 bzw. 31 mit Elektroden 35 bzw. 43 verbunden. Die Kollektorelektrode 33 des bipolaren Transistors ist mit der hochkonzentrierten Kollektorfremdstoffschicht 11 verbunden. Eine Basiselektrode 37 ist mit der Basisfremdstoffschicht 13 verbunden. Source/Drainelektroden 39 des PMOS-Transistors sind jeweils mit Source/Drainregionen 17 verbunden. Ebenso bezeichnet das Bezugszeichen 21 eine Feldoxidschicht und die Bezugszeichen 27 und 45 bezeichnen Isolationsschichten.
Der nach dem ersten herkömmlichen Verfahren hergestellte BiCMOS muss aufeinanderfolgenden Vorgehensweisen zum selektiven Ausbilden der hochkonzentrierten verdeckten Schicht 3 und der verdeckten Schicht 5 auf der Oberfläche eines Halbleitersubstrats, Züchten einer epitaxialen Schicht von 1-2 um auf der gesamten Oberfläche, Ausbilden einer N-Mulde oder P-Mulde in der epitaxialen Schicht und Ausbilden eines bipolaren Transistors und MOS- Transistoren in der Mulde unterzogen werden.
Im Vergleich zu dem herkömmlichen CMOS-Herstellungsverfahren und dem zuvor genannten BiCMOS-Herstellungsverfahren ist das letztere schwieriger (d. h. komplizierter) als das herkömmliche, das nur durch Bilden eines MOS- Transistors in einer im Substrat ausgebildeten N-Mulde oder P-Mulde durchgeführt wird, in dem es die weiteren Schritte der Ausbildung einer hochkonzentrierten verdeckten Schicht und einer epitaxialen Schicht erfordert. Insbesondere der Prozess zur Bildung der epitaxialen Schicht erfordert eine hochpräzise Technik, die zeitaufwändig und kostenintensiv ist.
Um die obige Komplexität zu reduzieren und dabei Bearbeitungszeit und Kosten zu sparen, wurde eine BiCMOS-Herstellungstechnik entwickelt, die die zuvor wesentlichen Prozesse zur Ausbildung der hochkonzentrierten verdeckten Schicht und der epitaxialen Schicht eliminiert. Hier werden ein bipolarer Transistor und ein MOS-Transistor in einer Mulde ausgebildet, die in einem Substrat ausgebildet ist.
Fig. 2 zeigt eine Querschnittsansicht eines bipolaren Transistors, der nach einem zweiten herkömmlichen Verfahren zur Bildung einer BiCMOS-Struktur hergestellt ist, bei dem eine Mulde in einem Halbleitersubstrat ausgebildet wird und dann ein bipolarer Transistor in der Mulde ausgebildet wird. Dies ist im Gegensatz zu dem ersten herkömmlichen Verfahren, bei dem, nach Ausbilden einer epitaxialen Schicht auf einem Halbleitersubstrat, eine Mulde in der epitaxialen Schicht ausgebildet wird und aktive Vorrichtungen in der Mulde ausgebildet werden. In Fig. 2 ist nur der bipolare Transistor eines BiCMOS gezeigt, weil es da ist, wo die stärkste Reduzierung der Leistung auftritt, wenn die hochkonzentrierte verdeckte Schicht und die epitaxiale Schicht nicht ausgebildet sind. (Obwohl es nicht gezeigt ist, wird angenommen, dass MOS-Transistoren um den bipolaren Transistor ausgebildet sind.)
Mit Bezug zu Fig. 2 wird nach Ausbilden der N-Mulde 52 und P-Mulde 54 durch selektives Einbringen von Fremdstoffionen in ein Halbleitersubstrat 50 eine Feldoxidschicht 62 auf der Oberfläche des Substrats durch selektive thermische Oxidation ausgebildet. Anschliessend werden N-Fremdstoffe hoher Konzentration in eine bestimmte Region eingebracht, um eine hochkonzentrierte Kollektorfremdstoffschicht 56 auszubilden. Danach werden Fremdstoffe vom P-Typ in hoher Konzentration selektiv eingebracht, um eine hochkonzentrierte P-Fremdstoffschicht 64 und Basisfremdstoffschicht 58 für einen Ohmschen Kontakt auszubilden. Als nächstes diffundieren die Fremdstoffe einer Füllschicht 70, auf der ein fremdstoffdotiertes Polysilicium und Silicid abgeschieden sind, in das Halbleitersubstrat, wodurch eine Emitterfremdstoffschicht 60 ausgebildet wird. Dann werden Elektroden 72, 74, 76 und 78 nach einem herkömmlichen Verfahren ausgebildet.
Gemäss dem zweiten herkömmlichen Herstellungsverfahren für bipolare Transistoren, wenn die Prozesse zum Ausbilden der hochkonzentrierten verdeckten Schicht und der epitaxialen Schicht weggelassen sind, ist der gesamte Herstellungsprozess vereinfacht, wodurch sich die Bearbeitungszeit und die Kosten reduzieren. Es macht sich jedoch die folgende charakteristische Störung des bipolaren Transistors typischerweise bemerkbar.
Erstens wird der Einfluss parasitischer bipolarer Transistoren vorwiegend, was den Betrieb eines logischen BiCMOS-Gates beeinflusst. Wie in Fig. 2 gezeigt, ist ein parasitischer bipolarer PNP-Transistor aus einer Basisfremdstoffschicht 58 des bipolaren Transistors, N-Mulde 52 und auf der P-Mulde 54 ausgebildeter P-Fremdstoffschicht 64 zusammengesetzt.
Zweitens wird der Kollektorwiderstand erhöht, wodurch sich die Betriebsgeschwindigkeit einer Vorrichtung verringert. Da der durch die Emitterfremdstoffschicht 60 und die Basisfremdstoffschicht 58 hindurchlaufende Strom durch die auf die Kollektorelektrode 72 aufgebrachte Spannung in einer Richtung fliesst, d. h. von der Basisfremdstoffschicht 58 zur hochkonzentrierten Kollektorfremdstoffschicht 56, wird der Widerstand des Weges, dem der Strom entlang fliesst, relativ hoch.
Ein einschränkender Faktor der Strombelastbarkeit eines Transistors auf einer integrierten Schaltung (IC, integrated circuit) mit horizontalem Stromfluss ist der tatsächliche Raum, der von den erforderlichen breiten metallischen Zwischenverbindungen genutzt wird. "With better isolation, power ICs unite small signal and large signal devices" von Frank Goodenough in Electronic Design, Band 33, Nr. 21, Seiten 113-112 beschreibt eine bipolare Transistorvorrichtung, in der diese Beschränkung durch die Verwendung zweier verbundener Schichten aus Metall überwunden wird. Die erste Metallschicht ist mit den kleinen Signaltransistoren in der Vorrichtung verbunden und die zweite Metallschicht wird verwendet, um Kollektor- und Emitterströme von über 4 Ampere bei einer Sättigungsspannung unter 2 Volt zu tragen.
Gemäss der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines bipolaren Transistors zur Verfügung gestellt umfassend die Schritte:
Ausbilden einer Mulde einer ersten Leitfähigkeit in einem Halbleitersubstrat,
Ausbilden einer Basisfremdstoffschicht durch Einbringen von Fremdstoffen einer zweiten Leitfähigkeit in ein Zentrum der Mulde,
Ausbilden einer ringförmigen hochkonzentrierten Kollektorfremdstoffschicht, die die Basisfremdstoffschicht umgibt, durch Einbringen von Fremdstoffen einer ersten Leitfähigkeit entlang einer Kante der Mulde,
Ausbilden einer ersten Isolierschicht auf dem Halbleitersubstrat,
Ausbilden eines ersten Kontaktdurchtritts in der ersten Isolierschicht durch selektives Ätzen der ersten Isolierschicht, um einen Teil der Basisfremdstoffschicht freizulegen,
Ausbilden eines zweiten Kontaktdurchtritts in der ersten Isolierschicht durch selektives Ätzen derselben, um einen Teil der Kollektorfremdstoffschicht freizulegen,
Ausbilden einer fremdstoffdotierten Leitungsschicht auf der ersten Isolierschicht, um die freigelegten Teile der Basisfremdstoffschicht und der Kollektorfremdstoffschicht über die ersten bzw. zweiten Kontaktdurchtritte in Kontakt zu bringen,
Ausbilden einer Emitterfremdstoffschicht durch Diffusion der Fremdstoffe der fremdstoffdotierten Leitungsschicht in den freigelegten Teil der Basisfremdstoffschicht, und
Mustern der fremdstoffdotierten Leitungsschicht durch einen Photolithographieprozess, um eine erste Leitungsfüllschicht auszubilden, die mit der Emitterfremdstoffschicht verbunden ist, und eine zweite Leitungsfüllschicht, die mit der Kollektorfremdstoffschicht verbunden ist.
Die Mulde wird bevorzugt ausgebildet durch die Schritte zum partiellen Einbringen von Phosphorionen auf das Halbleitersubstrat mit einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 3,01E13 Ionen/cm², und Wärmebehandlung in einer Stickstoffatmosphäre bei einer Temperatur von ungefähr 1150ºC für ungefähr 12 Stunden.
Die Basisfremdstoffschicht wird bevorzugt durch Einbringen von Borionen bei einer Energie von ungefähr 30 keV und einer Dosis von ungefähr 3,0E13 Ionen/cm² ausgebildet.
Die hochkonzentrierte Kollektorfremdstoffschicht wird bevorzugt durch Einbringen von Phosphorionen bei einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 5,0E15 Ionen/cm² ausgebildet.
Zu diesem Zeitpunkt wird der Schritt zum Einbringen von Fremdstoffionen bevorzugt durch Einbringen von Arsenionen bei einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 7,0E15 Ionen/cm² durchgeführt.
Während des Schrittes zur Ausbildung des ersten Kontaktdurchtritts wird ferner ein zweiter Kontaktdurchtritt, durch den die hochkonzentrierte Kollektorfremdstoffschicht teilweise freigelegt wird, zu gleicher Zeit bevorzugt ausgebildet. Ebenso werden ferner durch den Schritt des Musterns des Polysiliciums und des Silicids eine mit der Emitterfremdstoffschicht verbundene Füllschicht und eine mit der hochkonzentrierten Kollektorfremdstoffschicht verbundene erste Leitungsschicht bevorzugt gleichzeitig ausgebildet.
Bevorzugt umfasst das Verfahren ferner die Schritte:
Ausbilden einer zweiten Isolierschicht über der ersten Isolierschicht und der ersten und zweiten Leitungsfüllschicht,
selektives Ätzen der zweiten und ersten Isolierschicht, um einen dritten Kontaktdurchtritt auszubilden, was einen weiteren Teil der Basisfremdstoffschicht, einen Teil der Kollektorfremdstoffschicht und die erste Leitungsfüllschicht freilegt,
Abscheiden eines leitfähigen Materials auf der zweiten Isolierschicht, um einen freigelegten weiteren Teil der Basisfremdstoffschicht, einen Teil der Kollektorfremdstoffschicht und eine freigelegte erste Leitungsfüllschicht über den dritten Kontaktdurchtritt in Kontakt zu bringen, und
Mustern des leitfähigen Materials, um eine mit der Basisfremdstoffschicht verbundene Basiselektrode, eine mit der Kollektorfremdstoffschicht verbundene Kollektorelektrode und eine mit der ersten Leitungsfüllschicht verbundene Emitterelektrode auszubilden.
Alternativ umfasst das Verfahren ferner die Schritte:
Ausbilden einer zweiten Isolierschicht über der ersten Isolierschicht und der ersten und zweiten Leitungsfüllschicht,
selektives Ätzen der zweiten und ersten Isolierschicht, um einen vierten Kontaktdurchtritt auszubilden, was einen weiteren Teil der Basisfremdstoffschichtfreilegt und die erste und zweite Leitungsfüllschicht freilegt,
Abscheiden eines leitfähigen Materials auf der zweiten Isolierschicht, um den freigelegten weiteren Teil der Basisfremdstoffschicht, die freigelegte erste und zweite Leitungsfüllschicht über den vierten Kontaktdurchtritt in Kontakt zu bringen, und
Mustern des leitfähigen Materials, um eine mit der Basisfremdstoffschicht verbundene Basiselektrode, eine mit der ersten Leitungsfüllschicht verbundene Emitterelektrode und eine mit der zweiten Leitungsfüllschicht verbundene Kollektorelektrode auszubilden.
In einem alternativen Beispiel der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines bipolaren Transistors zur Verfügung gestellt, umfassend die Schritte:
Ausbilden einer Mulde einer ersten Leitfähigkeit in einem Halbleitersubstrat,
Ausbilden einer Basisfremdstoffschicht durch Einbringen von Fremdstoffen einer zweiten Leitfähigkeit in ein Zentrum der Mulde,
Ausbilden einer ringförmigen hochkonzentrierten Kollektorfremdstoffschicht durch Einbringen von Fremdstoffen einer ersten Leitfähigkeit entlang einer Kante der Mulde,
Ausbilden einer ersten Isolierschicht auf der Mulde und auf den Basis- und Kollektorfremdstoffschichten, die in der Mulde ausgebildet sind,
Ausbilden eines ersten Kontaktdurchtritts in der ersten Isolierschicht durch selektives Ätzen der ersten Isolierschicht, um einen Teil der Basisfremdstoffschicht freizulegen,
Ausbilden einer fremdstoffdotierten Leitungsschicht auf der ersten Isolierschicht, um den freigelegten Teil der Basisfremdstoffschicht über den ersten Kontaktdurchtritt in Kontakt zu bringen,
Ausbilden einer Emitterfremdstoffschicht durch Diffusion des Fremdstoffs der fremdstoffdotierten Leitungsschicht in die freigelegten Teile der Basisfremdstoffschicht,
Mustern der fremdstoffdotierten Leitungsschicht, um eine mit der Emitterfremdstoffschicht verbundene erste Leitungsfüllschicht auszubilden,
Ausbilden einer zweiten Isolierschicht über der ersten Isolierschicht und der ersten Leitungsfüllschicht,
selektives Ätzen der zweiten und ersten Isolierschicht, um einen weiteren Teil der Basisfremdstoffschicht, einen Teil der Kollektorfremdstoffschicht und einen Teil der ersten Leitungsfüllschicht freizulegen,
Abscheiden von leitfähigem Material auf der zweiten Isolierschicht, um einen weiteren freigelegten Teil der Basisfremdstoffschicht, einen freigelegten Teil der Kollektorfremdstoffschicht und einen freigelegten Teil der ersten Leitungsfüllschicht in Kontakt zu bringen, und
Mustern des leitfähigen Materials, um eine mit der Basisfremdstoffschicht verbundene Basiselektrode, eine mit der ersten Leitungsfüllschicht verbundene Emitterelektrode und eine mit der Kollektorfremdstoffschicht verbundene Kollektorelektrode auszubilden.
Zu diesem Zeitpunkt wird die erste Leitungsschicht bevorzugt gemustert, so dass sie zur hochkonzentrierten Fremdstoffschicht parallel ist.
Ausführungsformen der vorliegenden Erfindung werden nun als Beispiel mit Bezug zu den begleitenden Zeichnungen beschrieben, in denen:
Fig. 1 eine Querschnittsansicht eines nach einem herkömmlichen Verfahren hergestellten BiCMOS darstellt;
Fig. 2 eine Querschnittsansicht eines nach einem anderen herkömmlichen Verfahren hergestellten bipolaren Transistors darstellt;
Fig. 3A bis 3C schematische Anordnungen gemäss Ausführungsformen der vorliegenden Erfindung darstellen;
Fig. 4A bis 4C Querschnittsansichten entlang der Linien A-A, B-B und C-C von Fig. 3A, 3B bzw. 3C darstellen;
Fig. 5A bis 5I Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des bipolaren Transistors gemäss einer ersten Ausführungsform der vorliegenden Erfindung, entlang der Linie A-A von Fig. 3A darstellen;
Fig. 6A und 6B Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des bipolaren Transistors gemäss einer zweiten Ausführungsform der vorliegenden Erfindung, entlang der Linie B-B von Fig. 3B darstellen; und
Fig. 7A und 7B Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des bipolaren Transistors gemäss einer dritten Ausführungsform der vorliegenden Erfindung, entlang der Linie C-C von Fig. 3C darstellen.
In den Fig. 3A bis 3C ist jede durch eine gepunktete Linie definierte quadratische Region eine Basisfremdstoffregion R1a, R1b oder R1c, jede durch eine gepunktete Linie definierte Randmusterregion ist eine hochkonzentrierte Kollektorfremdstoffregion R2a, R2b oder R2c, eine durch eine durchgehende Linie definierte innen schräg durchquerte rechtwinklige Region ist eine Kontaktdurchtrittsregion R3a, R3b oder R3c zum Verbinden einer hochkonzentrierten Kollektorfremdstoffschicht mit einer ersten Leitungsschicht, eine durch eine einfach gestrichelte Linie definierte und mit der Region R1a, R1b oder R1c überlappte rechtwinklige Region ist eine mit einer Emitterfremdstoffschicht verbundene Füllschichtregion R4a, R4b oder R4c, eine durch eine einfach gestrichelte Linie definierte und mit der Region R2a, R2b oder R2c überlappte Region ist eine mit einer hochkonzentrierten Kollektorfremdstoffschicht verbundene erste Leitungsschichtregion RSa, R5b oder R5c, eine durch eine durchgehende Linie definierte rechtwinklige Region, die in der Region R1a, R1b oder R1c positioniert ist und innen zwei sich schneidende diagonale Linien aufweist, ist ein Kontaktdurchtritt R6a, R6b oder R6c zum Verbinden einer Basiselektrode mit einer Basisfremdstoffschicht, eine rechts der Region R6a, R6b oder R6c positionierte und innen mit zwei sich schneidenden diagonalen Linien versehene rechtwinklige Region ist ein Kontaktdurchtritt R7a, R7b oder R7c zum Verbinden der Füllschicht mit der Emitterelektrode, eine ganz rechts positionierte und innen mit zwei sich schneidenden diagonalen Linien versehene rechtwinklige Region ist ein Kontaktdurchtritt R8a, R8b oder R8c zum Verbinden der ersten Leitungsschicht mit der Kollektorelektrode, eine durch eine doppelt gestrichelte Linie definierte und innen die Region R6a, R6b oder R6c enthaltende rechtwinklige Region ist eine Basiselektrodenregion R9a, R9b oder R9c, eine durch eine doppelt gestrichelte Linie definierte und innen die Region R7a, R7b oder R7c enthaltende rechtwinklige Region ist eine Emitterelektrodenregion R10a, R10b oder R10c, und eine durch eine doppelt gestrichelte Linie definierte und innen die Region R8a, R8b oder R8c enthaltende rechtwinklige Region ist eine Kollektorelektrodenregion R11a, R11b oder R11c.
Gemäss der in Fig. 3A gezeigten Auslegung umgeben die hochkonzentrierte Kollektorfremdstoffschicht R2a und die erste Leitungsschicht R5a die Basisfremdstoffschicht R1a wie ein Kringel, und mindestens ein Kontaktdurchtritt R3a zum Verbinden der ersten Leitungsschicht R5a und der hochkonzentrierten Kollektorfremdstoffschicht R2a ist ganz auf der hochkonzentrierten Kollektorfremdstoffschicht R2a ausgebildet. Auch wird die Kollektorelektrode R11a mit der hochkonzentrierten Kollektorfremdstoffschicht R2a durch die erste Leitungsschicht R5a verbunden. Zu diesem Zeitpunkt wird die Kollektorelektrode R11a mit der ersten Leitungsschicht R5a durch die Kontaktdurchtritte R8a verbunden, die auf der ersten Leitungsschicht R5a ausgebildet sind. Auch kann die Kollektorelektrode R11a in einer bestimmten Form unter Berücksichtigung der Anordnung der Basiselektrode R9a und Emitterelektrode R10a oder der Anordnung der anderen umgebenden Elektroden angeordnet werden.
Gemäss der in Fig. 3B gezeigten Auslegung umgibt die hochkonzentrierte Kollektorfremdstoffschicht R2b die Basisfremdstoffschicht R1b in einem ringförmigen Muster, die erste Leitungsschicht R5b umgibt teilweise die Basisfremdstoffschicht R1b in einem U-förmigen Muster, was im Gegensatz zu Fig. 3A ist. Mindestens ein Kontaktdurchtritt R3b zum Verbinden der ersten Leitungsschicht R5b mit der hochkonzentrierten Kollektorfremdstoffschicht R2b ist teilweise auf der hochkonzentrierten Kollektorfremdstoffschicht R2b ausgebildet. Auch ist die Kollektorelektrode R1b mit der ersten Leitungsschicht R5b teilweise überlappt. Zu diesem Zeitpunkt, wird die Kollektorelektrode R1b mit der ersten Leitungsschicht R5b durch den auf der ersten Leitungsschicht R5b ausgebildeten Kontaktdurchtritt R8b verbunden und wird auch mit der hochkonzentrierten Kollektorfremdstoffschicht R2b durch den auf der hochkonzentrierten Kollektorfremdstoffschicht R2b ausgebildeten Kontaktdurchtritt R8b verbunden.
Gemäss der in Fig. 3C gezeigten Auslegung wird die erste Leitungsschicht R5c so ausgebildet, dass sie zur hochkonzentrierten Kollektorfremdstoffschicht R2c in einem Muster aus zwei parallelen Linien parallel ist, und die Kollektorelektrode R11c wird in Bezug auf die Fortschrittsrichtung der ersten Leitungsschicht R5c an ihrer Kante vertikal angeordnet.
Obwohl es in den in den Fig. 3A bis 3C gezeigten Auslegungen nicht gezeigt ist, kann die auf der Region R5 angeordnete Region R8 entfernt sein, so dass die erste Leitungsschicht und die Kollektorelektrode nicht miteinander verbunden sind. In diesem Fall können natürlich die erste Leitungsschicht und die Kollektorelektrode durch einen anderen Kontaktdurchtritt (nicht gezeigt) miteinander verbunden sein.
Gemäss den gezeigten Auslegungen führt der von der Emitterfremdstoffschicht zur Kollektorfremdstoffschicht durch die Basisfremdstoffschicht fliessende Strom überall hin, wo die hochkonzentrierte Kollektorfremdstoffschicht ausgebildet ist, was im Gegensatz ist zu dem in Fig. 2 gezeigten bipolaren Transistor. Auf diese Weise kann der Kollektorwiderstand beträchtlich gesenkt werden.
Die Fig. 4A bis 4C sind Querschnittsansichten entlang der Linien A-A, B-B und C-C der Fig. 3A, 3B bzw. 3C.
Eine N-Mulde 82 und eine P-Mulde 84 werden auf einem Halbleitersubstrat 80 ausgebildet und ein bipolarer Transistor wird in der N-Mulde 82 ausgebildet. Eine hochkonzentrierte Kollektorfremdstoffschicht 102 wird auf beiden Seiten einer Basisfremdstoffschicht 106 ausgebildet, und eine Emitterfremdstoffschicht 123 wird in der Basisfremdstoffschicht 106 ausgebildet. Zu diesem Zeitpunkt umgibt, mit Bezug zu den Fig. 3A bis 3C, die hochkonzentrierte Kollektorfremdstoffschicht 102 die Basisfremdstoffschicht 106 in einem ringförmigen Muster, obwohl es in den Fig. 4A bis 4C nicht gezeigt ist.
Mit Bezug zu Fig. 4A wird eine erste Leitungsschicht 120 auf der gesamten Oberfläche der hochkonzentrierten Kollektorfremdstoffschicht 102 ausgebildet, und wird mit einer Kollektorelektrode 136 durch auf der ersten Leitungsschicht 120 ausgebildete Kontaktdurchtritte teilweise verbunden.
Mit Bezug zu Fig. 4B wird eine erste Leitungsschicht 124 auf einem Teil der Oberfläche der hochkonzentrierten Kollektorfremdstoffschicht 102 in einem U- förmigen Muster ausgebildet. Die Kollektorelektrode 136 wird mit der ersten Leitungsschicht 124 und der hochkonzentrierten Kollektorfremdstoffschicht 102 durch die auf der ersten Leitungsschicht 124 und der hochkonzentrierten Kollektorfremdstoffschicht 102 ausgebildeten Kontaktdurchtritte verbunden (Bezugszeichen R5b, R8b und R11b).
Mit Bezug zu Fig. 4C wird eine erste Leitungsschicht (nicht gezeigt) auf einem Teil der Oberfläche der hochkonzentrierten Kollektorfremdstoffschicht 102 in einem Muster aus zwei parallelen Linien ausgebildet. Die Kollektorelektrode 136 wird mit der ersten Leitungsschicht und der hochkonzentrierten Kollektorfremdstoffschicht 102 durch die auf der ersten Leitungsschicht und der hochkonzentrierten Kollektorfremdstoffschicht 102 ausgebildeten Kontaktdurchtritte verbunden (Bezugszeichen R5c, R8c und R11c).
Zu diesem Zeitpunkt können die erste Leitungsschicht und die Kollektorelektrode 136 durch den auf der ersten Leitungsschicht ausgebildeten Kontaktdurchtritt miteinander verbunden werden (Bezugszeichen R8b und R8c), oder können durch ein anderes leitfähiges Material miteinander verbunden werden, das auf der ersten Leitungsschicht und der Kollektorelektrode 136 ausgebildet ist.
Der Strom eines bipolaren Transistors fliesst von der Emitterfremdstoffschicht 123 zur hochkonzentrierten Kollektorfremdstoffschicht 102 über die Basisfremdstoffschicht 106. Zu diesem Zeitpunkt kann, da die hochkonzentrierte Kollektrofremdstoffschicht 102 die Basisfremdstoffschicht 106 in einem Randmuster umgibt, der durch die Basisfremdstoffschicht 106 hindurchlaufende Strom in jede Richtung verteilt werden und sammelt sich dann in der hochkonzentrierten Kollektorfremdstoffschicht 102.
Deshalb kann, gemäss dem bipolaren Transistor der vorliegenden Erfindung, da das Problem aus dem Stand der Technik, bei dem Strom in einer Richtung fliesst, gelöst ist, der Kollektorwiderstand reduziert werden.

Erste Ausführungsform

Die Fig. 5A bis 51 sind Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des bipolaren Transistors gemäss einer ersten Ausführungsform der vorliegenden Erfindung, gesehen entlang der Linie A-A von Fig. 3A, die im Detail den für eine SRAM-Vorrichtung verwendeten bipolaren Transistor zeigen. Der linke Teil der Zeichnungen gibt eine periphere Schaltungsregion an, und der rechte Teil gibt eine Zellregion an (Fig. 1).
Zunächst zeigt Fig. 5A einen Prozess zum Ausbilden von Mulden 82 und 84 in einem Halbleitersubstrat 80, der durch einen ersten Schritt zum Ausbilden einer N-Mulde 82 und einer P-Mulde 84 in einem Halbleitersubstrat 80 vom P-Typ unter Verwendung eines herkömmlichen selektiven Oxidationsprozesses (LOCOS, local oxidation silicon), und einen zweiten Schritt zum partiellen Ausbilden einer Feldoxidschicht für eine Trennung der Vorrichtung auf der Oberfläche des Halbleitersubstrats 80 ferner unter Verwendung eines herkömmlichen selektiven Oxidationsprozesses vorgenommen wird.
Zu diesem Zeitpunkt werden die N-Mulde 82 und P-Mulde 84 ausgebildet durch Einbringen von Phosphorionen mit einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 3,0E13 Ionen/cm² und Borionen mit einer Energie von ungefähr 80 keV und einer Dosis von ungefähr 2,0E13 Ionen/cm² und Wärmebehandlung derselben in einer Stickstoffatmosphäre bei ungefähr 1150ºC 12 Stunden lang, so dass sie dann in das Halbleitersubstrat 80 eindiffundieren.
In den Zeichnungen ist die linke N-Mulde eine Region, wo ein PMOS-Transistor ausgebildet werden soll, die mittlere N-Mulde eine Region, wo ein bipolarer NPN-Transistor ausgebildet werden soll und die rechte P-Mulde ist eine Region, wo ein NMOS-Transistor ausgebildet werden soll. In diesem Fall sind der PMOS und der bipolare Transistor Teil der peripheren Schaltungsregion der CMOS-Vorrichtung und der NMOS-Transistor ist Teil der Zellanordnungsregion der CMOS-Vorrichtung.
Fig. 5B zeigt einen Prozess zum Ausbilden von Gateelektroden 88 für NMOS- und PMOS-Transistoren, der durch einen ersten Schritt der Durchführung einer Ioneninjektion zum Einstellen einer Schwellenspannung des Transistors auf der ganzen Oberfläche der resultierenden Struktur mit einer darauf ausgebildeten Feldoxidschicht 86, einen zweiten Schritt zum Ausbilden einer Gateoxidschicht auf der resultierenden Struktur, einem dritten Schritt zum Ausbilden eines Gateelektrodenmaterials durch Abscheiden von Polysilicium und Wolframsilicid auf der Gateoxidschicht und einen vierten Schritt zum Ausbilden einer Gateelektrode 88 durch Mustern der abgeschiedenen Materialien vorgenommen wird.
Zu diesem Zeitpunkt wird die Gateelektrode 88 auf einer Region ausgebildet, wo ein bipolarer Transistor ausgebildet werden soll, sowie der Region, wo die PMOS- und NMOS-Transistoren ausgebildet werden sollen. Das auf der Region verbleibende Gateelektrodenmaterial, wo ein bipolarer Transistor ausgebildet werden soll, wird zum Schutz der Oberfläche des Halbleitersubstrats bei solchen anschliessenden Schritten zurückgelassen, beispielsweise zum Bilden eines Seitenwandabstandhalters der Gateelektrode oder Ioneninjektion für einen MOS-Transistor.
Fig. 5C zeigt einen Prozess zum Ausbilden gering konzentrierter Source/Drain 92 und 94 für NMOS- und PMOS-Transistoren, der durch einen ersten Schritt zum Ausbilden gering konzentrierter Source/Drain 94 für einen NMOS- Transistor durch Einbringen von Fremdstoffionen vom N-Typ wie Phosphor (P) bei einer Energie von ungefähr 40 keV und einer Dosis von ungefähr 3,0E13 Ionen/cm² auf der ganzen Oberfläche der resultierenden Struktur und einen zweiten Schritt zum Ausbilden gering konzentrierter Source/Drain 92 für einen PMOS-Transistor durch Einbringen von Fremdstoffionen vom P-Typ wie Bordifluorid (BF&sub2;) bei einer Energie von ungefähr 40 keV und einer Dosis von ungefähr 4,4E13 Ionen/cm² nur auf der vorgesehenen PMOS-Region vorgenommen wird.
Zu diesem Zeitpunkt ist für einen Fachmann ersichtlich, dass ein Source/Drain mit leicht dotierter Drainstruktur (LDD, lightly doped drain) auf einer gering konzentrierten Fremdstoffschicht ausgebildet wird, die in Bezug auf eine Gateelektrode selbstjustierend ist, und eine hochkonzentrierte Fremdstoffschicht, die in Bezug auf den in der Seitenwand der Gateelektrode ausgebildeten Abstandhalter selbstjustierend ist.
Fig. 5D zeigt einen Prozess zum Ausbilden eines Abstandhalters 96 in der Seitenwand einer Gateelektrode 88, der durch einen ersten Schritt zum Ausbilden einer Isolierschicht wie Siliciumdioxid auf der ganzen Oberfläche der resultierenden Struktur mit der darauf ausgebildeten gering konzentrierten Source/Drain und einen zweiten Schritt zum Ausbilden eines Abstandhalters 96 auf der Seitenwand der Gateelektrode 88 durch anisotropes Ätzen der Isolierschicht vorgenommen wird.
Fig. 5E zeigt einen Prozess zum Ausbilden einer gering konzentrierten Basisfremdstoffschicht 90, der durch einen ersten Schritt zum Ausbilden einer Maske 100, die nur einen Teil freilegt, wo ein bipolarer Transistor ausgebildet werden soll, indem ein Material wie ein Photoresist auf der ganzen Oberfläche der resultierenden Struktur abgeschieden wird, die den darauf ausgebildeten Abstandhalter 96 aufweist, und Mustern derselben, einen zweiten Schritt zum Entfernen eines Gateelektrodenmaterials, das auf dem Teil abgeschieden ist, wo ein bipolarer Transistor ausgebildet werden soll, und einen dritten Schritt zum Ausbilden einer gering konzentrierten Basisfremdstoffschicht 90 in der ganzen Region, wo ein bipolarer Transistor ausgebildet werden soll, durch Einbringen von Fremdstoffen vom P-Typ wie Bordifluorid (BF&sub2;) bei einer Energie von ungefähr 30 keV und einer Dosis von ungefähr 3,0E13 Ionen/cm² vorgenommen wird.
Zu diesem Zeitpunkt versteht es sich, dass die gering konzentrierte Basisfremdstoffschicht 90 in der Region ausgebildet wird, wo eine hochkonzentrierte Kollektorfremdstoffschicht ausgebildet werden soll sowie in der Region, wo eine Basis ausgebildet werden soll.
Fig. 5F zeigt einen Prozess zum Ausbilden einer hochkonzentrierten Kollektorfremdstoffschicht 102, einer Basisfremdstoffschicht 106, LDD strukturierter Source/Drain 98 für einen NMOS-Transistor und LDD strukturierter Source/Drain 104 für einen PMOS-Transistor, der durch einen ersten Schritt zum Ausbilden der hochkonzentrierten Kollektorfremdstoffschicht 102 durch Einbringen von Fremdstoffionen vom N-Typ wie einem Phosphor (P) bei einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 5,0E15 Ionen/cm² in der Region, wo die hochkonzentrierte Kollektorfremdstoffschicht 102 nach Entfernen der Maske 100 ausgebildet werden soll, einen zweiten Schritt zum Ausbilden der Basisfremdstoffschicht 106 und der LDD strukturierten Source/Drain 104 für einen PMOS-Transistor durch Einbringen von Fremdstoffen vom P-Typ wie Bordifluorid (BF2) bei einer Energie von ungefähr 30 keV und einer Dosis von ungefähr 5,0E15 Ionen/cm² in die Region, wo der PMOS- Transistor ausgebildet werden soll und auf der Teilregion der Basisfremdstoffschicht 106, einen dritten Schritt zum Ausbilden der LDD strukturierten Source/Drain 98 für einen NMOS-Transistor durch Einbringen von Fremdstoffen vom N-Typ wie Arsenionen bei einer Energie von ungefähr 40 keV und einer Dosis von ungefähr 5,0E15 Ionen/cm² vorgenommen wird.
Zu diesem Zeitpunkt wird die hochkonzentrierte Kollektorfremdstoffschicht 102 so ausgebildet, dass sie die gering konzentrierte Basisfremdstoffschicht 90 in einem ringförmigen Muster umgibt, wie die Auslegungen R2a, R2b und R2c.
Die Region, wo die hochkonzentrierte Kollektorfremdstoffschicht 102 ausgebildet werden soll, bekam zuvor durch den in Fig. 5E beschriebenen Prozess Fremdstoffionen vom P-Typ in einer bestimmten Konzentration eingebracht. Die bestimmte Konzentration an Fremdstoffionen in diesem früheren Prozess ist jedoch geringer als die der Fremdstoffionen, die während der Ioneninjektion zur Ausbildung einer hochkonzentrierten Kollektorfremdstoffschicht verwendet wurde, so beeinflusst der frühere Prozess nicht die Bildung der hochkonzentrierten Kollektorfremdstoffschicht.
Fig. 5G zeigt einen Prozess zum Ausbilden einer Polysiliciumschicht 110 mit hohem Widerstand, der durch einen ersten Schritt zum Ausbilden einer Isolierschicht 108 durch Abscheiden von Isoliermaterial wie Siliciumdioxid auf der ganzen Oberfläche der resultierenden Struktur, einen zweiten Schritt zum Abscheiden eines Materials wie Polysilicium oder amorphem Silicium auf eine Dicke von ungefähr 500 Å auf der ganzen Oberfläche der resultierenden Struktur und einen dritten Schritt zum Ausbilden eines Polysiliciums mit hohem Widerstand durch Ausführen eines photolithographischen Prozesses unter Verwendung eines ersten Photoresistmusters 112 zum Bilden des Polysiliciums 110 mit hohem Widerstand und Mustern desselben vorgenommen wird.
Zu diesem Zeitpunkt wurde das in der SRAM-Zelle vorhandene Polysilicium 110 mit hohem Widerstand in der Zeichnung aufgezeigt, um den Prozess zur gleichzeitigen Bildung der peripheren Schaltungsregion und der Zellregion zu zeigen.
Fig. 5H zeigt einen Prozess zum Ausbilden einer Emitterfremdstoffschicht 123, einer ersten Leitungsschicht 120, einer ersten Füllschicht 122 und einer zweiten Füllschicht 118, der durch einen ersten Schritt zum Entfernen des ersten Photoresistmusters 112, einen zweiten Schritt zum Ausbilden einer ersten Isolierschicht 114 (kombiniert mit der Isolierschicht 108 von Fig. 5G gezeigt) auf der ganzen Oberfläche der resultierenden Struktur des ersten Schrittes, einen dritten Schritt zum Ausbilden von Kontaktdurchtritten durch teilweises Entfernen der ersten Isolierschicht 114 auf der hochkonzentrierten Kollektorfremdstoffschicht 102, Basisfremdstoffschicht 106 und dem Source/Drain 98 für den NMOS-Transistor, einen vierten Schritt zum Abscheiden eines Materials wie Polysilicium auf eine Dicke von ungefähr 1000 Å und Einbringen von Fremdstoffen vom N-Typ wie Arsenionen bei einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 7,0E15 Ionen/cm², einen fünften Schritt zum Abscheiden eines Silicidmaterials wie Wolframsilicid auf dem fremdstoffdotierten Polysilicium und einen sechsten Schritt zum Ausbilden einer ersten Leitungsschicht 120, die mit der hochkonzentrierten Kollektorfremdstoffschicht 102 verbunden ist, und einer zweiten Füllschicht 118, die mit dem Source/Drain für den NMOS- Transistor verbunden ist, durch Mustern abgeschiedenen Polysiliciums und Wolframsilicids vorgenommen wird.
Zu diesem Zeitpunkt wird die erste Leitungsschicht 120 so angeordnet, dass sie mit der hochkonzentrierten Kollektorfremdstoffschicht 102 parallel ist, die die Basisfremdstoffschicht 106 (Bezugszeichen R5a) umgibt, und mindestens ein Kontaktdurchtritt zum Verbinden der ersten Leitungsschicht 120 und der hochkonzentrierten Kollektorfremdstoffschicht 102 wird überall auf der hochkonzentrierten Kollektorfremdstoffschicht 102 ausgebildet.
Auch wird die Emitterfremdstoffschicht 123 durch Diffusion der auf die Polysiliciumschicht eingebrachten Fremdstoffionen in ein Halbleitersubstrat ausgebildet, und die erste Füllschicht 122 wird so angeordnet, dass sie in der ersten Leitungsschicht 120 (Bezugszeichen R4a) enthalten ist.
Die erste Leitungsschicht 120 kann aus einem Polycid gebildet werden, das durch Abscheiden von Polysilicium und Silicid erzeugt wird (Ausführungsformen der vorliegenden Erfindung) oder einem Polysilicium, wenn es gleichzeitig mit der ersten Füllschicht 122 ausgebildet wird, wie es oben beschrieben ist. Wenn jedoch die erste Leitungsschicht 120 von der ersten Füllschicht 122 getrennt ausgebildet wird, kann sie aus einem Metall wie Aluminium gebildet werden.
Wenn ein fremdstoffdotiertes Polysilicium als Material zum Ausbilden der ersten Leitungsschicht 120 verwendet wird, wird die Konzentration der hochkonzentrierten Kollektorfremdstoffschicht 102 höher, da die auf das Polysilicium dotierten Fremdstoffe diffundieren.
Fig. 51 zeigt einen Prozess zum Ausbilden von Elektroden, der einen ersten Schritt zum Ausbilden einer zweiten Isolierschicht 126 durch Abscheiden eines Isoliermaterials wie Siliciumdioxid auf der ganzen Oberfläche der resultierenden Struktur, wo die erste Leitungsschicht 120 und die zweite Füllschicht 118 ausgebildet sind, einem zweiten Schritt zum Ausbilden von Kontaktdurchtritten durch teilweises Entfernen der ersten und zweiten Isolierschicht auf der Region, wo die Elektroden ausgebildet werden sollen, und einen dritten Schritt zum Ausbilden der Source/Drainelektrode 128 für PMOS, Source- oder Drainelektrode 138 für NMOS, Basiselektrode 132, Emitterelektrode 134 und Kollektorelektrode 136 durch Abscheiden eines Metalls wie Aluminium auf der ganzen Oberfläche der resultierenden Struktur des zweiten Schritts und Mustern derselben aufweist.
Zu diesem Zeitpunkt sind die Basiselektrode 132, Emitterelektrode 134 und Kollektorelektrode 136 so angeordnet, dass sie den Regionen R9a, R10a bzw. R11a entsprechen.
Die Kollektorelektrode 136 ist mit der hochkonzentrierten Kollektorfremdstoffschicht 102 durch den auf der ersten Leitungsschicht 120 ausgebildeten Kontaktdurchtritt verbunden. Zu diesem Zeitpunkt kann die erste Leitungsschicht 120 in einer Form angeordnet sein, die gemäss der Anordnung der Basiselektrode 132 und Emitterelektrode 134 gewählt ist. In Fig. 3A ist die erste Leitungsschicht in einer langen Stabform angeordnet, die zu der Emitterelektrode und Basiselektrode parallel ist.

Zweite Ausführungsform

Die Fig. 6A und 6B sind Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des bipolaren Transistors gemäss einer zweiten Ausführungsform der vorliegenden Erfindung, gesehen entlang der Linie B-B von Fig. 3B.
Fig. 6A zeigt einen Prozess zum Ausbilden einer ersten Leitungsschicht 124, der durch einen ersten Schritt zum Ausbilden eines Kontaktdurchtritts durch teilweises Entfernen der ersten Isolierschicht auf der hochkonzentrierten Kollektorfremdstoffschicht 102, Region wo die Emitterfremdstoffschicht ausgebildet werden soll, und Source oder Drain für den NMOS-Transistor, und einen zweiten Schritt zum Ausbilden einer ersten Leitungsschicht 124, die mit einem Ende mit der hochkonzentrierten Kollektorfremdstoffschicht 102 verbunden ist, einer ersten Füllschicht 122, die mit der Emitterfremdstoffschicht 123 verbunden ist, und einer zweiten Füllschicht 118, die mit der Source oder dem Drain für den NMOS-Transistor verbunden ist, auf der ganzen Oberfläche der resultierenden Struktur durch Mustern des abgeschiedenen Polycids nach dem in Fig. 5H gezeigten vierten und fünften Schritt vorgenommen wird.
Zu diesem Zeitpunkt wird die erste Leitungsschicht 124 teilweise parallel mit der hochkonzentrierten Kollektorfremdstoffschicht 102 platziert, d. h. in einem U-förmigen Muster (Bezugszeichen R5b), im Gegensatz zu der in Fig. 5H gezeigten ersten Leitungsschicht 120. Auf diese Weise ist der Kontaktdurchtritt zum Verbinden der hochkonzentrierten Kollektorfremdstoffschicht 102 mit der ersten Leitungsschicht 124 nur auf der Teiloberfläche der hochkonzentrierten Kollektorfremdstoffschicht 102 ausgebildet (Bezugszeichen R3b).
Die erste Leitungsschicht 124 wird bevorzugt aus einem von Polycid und Polysilicium gebildet. Wenn der Bildungsprozess für die erste Leitungsschicht nicht zur gleichen Zeit mit dem der ersten Füllschicht 122 erfolgt, kann die erste Leitungsschicht 124 aus einem Metall gebildet werden.
Fig. 6B zeigt einen Prozess zum Ausbilden von Elektroden, der durch einen ersten Schritt zum Ausbilden von Kontaktdurchtritten auf dem Source/Drain 104 für PMOS, erster Leitungsschicht 124, erster Füllschicht 122, hochkonzentrierter Kollektorfremdstoffschicht 102 und Source oder Drain 98 für NMOS durch teilweises Ätzen der ersten und zweiten Isolierschicht nach Beenden des Prozesses zum Erreichen des ersten Schrittes von Fig. 5I, und einen zweiten Schritt zum Ausbilden einer Source/Drainelektrode 128 für PMOS, Basiselektrode 132, Emitterelektrode 134, Kollektorelektrode 136 und Source- oder Drainelektrode 138 für NMOS durch Abscheiden eines Metalls wie Aluminium auf der ganzen Oberfläche der resultierenden Struktur und Mustern derselben vorgenommen wird.
Zu diesem Zeitpunkt wird die Kollektorelektrode 136 mit der ersten Leitungsschicht 134 durch den Kontaktdurchtritt (nicht gezeigt) (Bezugszeichen R8b) verbunden, der auf der ersten Leitungsschicht ausgebildet ist, und wird mit der hochkonzentrierten Kollektorfremdstoffschicht 102 durch den Kontaktdurchtritt (Region R8 in Fig. 3B gezeigt) verbunden, der auf der hochkonzentrierten Kollektorfremdstoffschicht 102 ausgebildet ist.
Die Kollektorelektrode 136 kann so ausgebildet werden, dass sie nicht mit der ersten Leitungsschicht 124 verbunden ist. In diesem Fall muss ein Kontaktdurchtritt zum Verbinden der Kollektorelektrode 136 mit der ersten Leitungsschicht 124 ausgebildet werden. Auch können die Kollektorelektrode 136 und die erste Leitungsschicht 124 durch andere entsprechend auf ihnen ausgebildete Kontaktdurchtritte verbunden werden.
Es ist für einen Fachmann ersichtlich, dass verschiedene Modifikationen bei den Methoden zum Verbinden der Kollektorelektrode und der ersten Leitungsschicht vorgenommen werden können.

Dritte Ausführungsform

Die Fig. 7A und 7B sind Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des bipolaren Transistors gemäss einer dritten Ausführungsform der vorliegenden Erfindung, gesehen entlang der Linie C-C von Fig. 3C.
In der dritten Ausführungsform, wo die erste Leitungsschicht (nicht gezeigt) in einem Muster aus zwei parallelen Linien ausgebildet wird, sind alle Prozesse dieselben wie die in der zweiten Ausführungsform, mit der Ausnahme des Prozesses zum Mustern der ersten Leitungsschicht.
Deshalb werden gemäss dem Verfahren zur Herstellung eines bipolaren Transistors der vorliegenden Erfindung, da eine Mulde direkt auf einem Halbleitersubstrat ausgebildet wird, der Prozess zum Ausbilden der hochkonzentrierten verdeckten Schicht und der epitaxiale Prozess umgangen, wodurch der Herstellungsprozess vereinfacht wird (ähnlich dem für CMOS), was Bearbeitungszeit und Kosten spart. Als nächstes werden, da eine hochkonzentrierte Kollektorfremdstoffschicht so ausgebildet wird, dass sie eine Basisfremdstoffschicht in einem Randmuster umgibt, keine parasitischen bipolaren Transistoren erzeugt noch wird ein Kollektorwiderstand erhöht.
In der vorliegenden Erfindung wurden ein zur Herstellung eines BiCMOS-Transistors verwendeter bipolarer Transistor und ein Verfahren zur Herstellung desselben spezifisch beschrieben. Die vorliegende Erfindung kann jedoch in weitem Umfang für den Fall der Ausbildung nur eines bipolaren Transistors und andere Fälle angewendet werden.

Claims

1. Verfahren zur Herstellung eines bipolaren Transistors umfassend die Schritte:

Ausbilden einer Mulde (82) einer ersten Leitfähigkeit in einem Halbleitersubstrat (80, 84),

Ausbilden einer Basisfremdstoffschicht (106) durch Einbringen von Fremdstoffen einer zweiten Leitfähigkeit in ein Zentrum der Mulde (82),

Ausbilden einer ringförmigen hochkonzentrierten Kollektorfremdstoffschicht (102), die die Basisfremdstoffschicht (106) umgibt, durch Einbringen von Fremdstoffen einer ersten Leitfähigkeit entlang der Kante der Mulde (82),

Ausbilden einer ersten Isolierschicht (114) auf dem Halbleitersubstrat,

Ausbilden eines ersten Kontaktdurchtritts in der ersten Isolierschicht (114) durch selektives Ätzen der ersten Isolierschicht, um einen Teil der Basisfremdstoffschicht (106) freizulegen,

Ausbilden eines zweiten Kontaktdurchtritts in der ersten Isolierschicht (114) durch selektives Ätzen derselben, um einen Teil der Kollektorfremdstoffschicht (102) freizulegen,

Ausbilden einer fremdstoffdotierten Leitungsschicht (120, 124) auf der ersten Isolierschicht (114), um die freigelegten Teile der Basisfremdstoffschicht (106) und der Kollektorfremdstoffschicht (102) über die ersten bzw. zweiten Kontaktdurchtritte in Kontakt zu bringen,

Ausbilden einer Emitterfremdstoffschicht (123) durch Diffusion der Fremdstoffe der fremdstoffdotierten Leitungsschicht (120, 124) in den freigelegten Teil der Basisfremdstoffschicht (106), und

Mustern der fremdstoffdotierten Leitungsschicht (120, 124) durch einen Photolithographieprozess, um eine erste Leitungsfüllschicht auszubilden, die mit der Emitterfremdstoffschicht verbunden ist, und eine zweite Leitungsfüllschicht, die mit der Kollektorfremdstoffschicht verbunden ist.

2. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 1, worin die Mulde durch die Schritte selektives Einbringen von Phosphorionen in das Halbleitersubstrat bei einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 3,01E13 Ionen/cm² und Wärmebehandlung in einer Stickstoffatmosphäre bei einer Temperatur von ungefähr 1150ºC für ungefähr zwölf Stunden gebildet wird.

3. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 1, worin die Basisfremdstoffschicht durch Einbringen von Borionen bei einer Energie von ungefähr 30 keV und einer Dosis von ungefähr 3,0E13 Ionen/cm² ausgebildet wird.

4. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 1, worin die hochkonzentrierte Kollektorfremdstoffschicht durch Einbringen von Phosphorionen bei einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 5,0E15 Ionen/cm² ausgebildet wird.

5. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 1, worin die fremdstoffdotierte leitfähige Schicht durch Einbringen von Arsenionen in Polysilicium bei einer Energie von ungefähr 100 keV und einer Dosis von ungefähr 7,0E15 Ionen/cm² ausgebildet wird.

6. Verfahren zur Herstellung eines bipolaren Transistors umfassend die Schritte:

Ausbilden einer ringförmigen hochkonzentrierten Kollektorfremdstoffschicht (102) durch Einbringen von Fremdstoffen einer ersten Leitfähigkeit entlang der Kante der Mulde (82),

Ausbilden einer ersten Isolierschicht (114) auf der Mulde und auf den Basis- und Kollektorfremdstoffschichten, die in der Mulde ausgebildet sind,

Ausbilden einer fremdstoffdotierten Leitungsschicht (120, 124) auf der ersten Isolierschicht (114), um den freigelegten Teil der Basisfremdstoffschicht (106) über den ersten Kontaktdurchtritt in Kontakt zu bringen,

Ausbilden einer Emitterfremdstoffschicht (123) durch Diffusion des Fremdstoffs der fremdstoffdotierten Leitungsschicht (120, 124) in die freigelegten Teile der Basisfremdstoffschicht (106),

Mustern der fremdstoffdotierten Leitungsschicht (120, 124), um eine mit der Emitterfremdstoffschicht verbundene erste Leitungsfüllschicht auszubilden,

Ausbilden einer zweiten Isolierschicht (126) über der ersten Isolierschicht (114) und der ersten Leitungsfüllschicht,

selektives Ätzen der zweiten und ersten Isolierschicht, um einen weiteren Teil der Basisfremdstoffschicht, einen Teil der Kollektorfremdstoffschicht und einen Teil der ersten Leitungsfüllschicht freizulegen,

Abscheiden von leitfähigem Material (132, 134, 136) auf der zweiten Isolierschicht, um einen weiteren freigelegten Teil der Basisfremdstoffschicht, einen freigelegten Teil der Kollektorfremdstoffschicht und einen freigelegten Teil der ersten Leitungsfüllschicht in Kontakt zu bringen, und

Mustern des leitfähigen Materials, um eine mit der Basisfremdstoffschicht verbundene Basiselektrode (132), eine mit der ersten Leitungsfüllschicht verbundene Emitterelektrode (134) und eine mit der Kollektorfremdstoffschicht verbundene Kollektorelektrode (136) auszubilden.

7. Verfahren zur Herstellung eines bipolaren Transistors nach einem der vorhergehenden Ansprüche, worin die fremdstoffdotierte Leitungsschicht aus einer fremdstoffdotierten Polysiliciumschicht gebildet wird.

8. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 7, worin die fremdstoffdotierte Leitungsschicht ferner eine auf der fremdstoffdotierten Polysiliciumschicht ausgebildete Silicidschicht umfasst.

9. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 8, worin die fremdstoffdotierte Leitungsschicht durch die Schritte Abscheiden einer Polysiliciumschicht auf der ersten Isolierschicht, Einbringen von Fremdstoffionen in die Polysiliciumschicht und Abscheiden einer Silicidschicht auf der Polysiliciumschicht ausgebildet wird.

10. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 1, ferner umfassend die Schritte:

Ausbilden einer zweiten Isolierschicht über der ersten Isolierschicht und der ersten und zweiten Leitungsfüllschicht,

selektives Ätzen der zweiten und ersten Isolierschicht, um einen dritten Kontaktdurchtritt auszubilden, das einen weiteren Teil der Basisfremdstoffschicht, einen Teil der Kollektorfremdstoffschicht und die erste Leitungsfüllschicht freilegt,

Abscheiden eines leitfähigen Materials auf der zweiten Isolierschicht, um einen freigelegten weiteren Teil der Basisfremdstoffschicht, einen Teil der Kollektorfremdstoffschicht und eine freigelegte erste Leitungsfüllschicht über den dritten Kontaktdurchtritt in Kontakt zu bringen, und

Mustern des leitfähigen Materials, um eine mit der Basisfremdstoffschicht verbundene Basiselektrode, eine mit der Kollektorfremdstoffschicht verbundene Kollektorelektrode und eine mit der ersten Leitungsfüllschicht verbundene Emitterelektrode auszubilden.

11. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 1, ferner umfassend die Schritte:

selektives Ätzen der zweiten und ersten Isolierschicht, um einen vierten Kontaktdurchtritt auszubilden, das einen weiteren Teil der Basisfremdstoffschicht freilegt und die erste und zweite Leitungsfüllschicht freilegt,

Abscheiden eines leitfähigen Materials auf der zweiten Isolierschicht, um den freigelegten weiteren Teil der Basisfremdstoffschicht, die freigelegte erste und zweite Leitungsfüllschicht über den vierten Kontaktdurchtritt in Kontakt zu bringen, und

Mustern des leitfähigen Materials, um eine mit der Basisfremdstoffschicht verbundene Basiselektrode, eine mit der ersten Leitungsfüllschicht verbundene Emitterelektrode und eine mit der zweiten Leitungsfüllschicht verbundene Kollektorelektrode auszubilden.

12. Verfahren zur Herstellung eines bipolaren Transistors nach Anspruch 11, worin die erste Leitungsschicht so gemustert wird, dass sie teilweise zur hochkonzentrierten Kollektorfremdstoffschicht parallel ist, und die Kollektorelektrode so ausgebildet wird, dass sie teilweise die hochkonzentrierte Kollektorfremdstoffschicht überlappt.