KR950021514A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950021514A KR950021514A KR1019940034216A KR19940034216A KR950021514A KR 950021514 A KR950021514 A KR 950021514A KR 1019940034216 A KR1019940034216 A KR 1019940034216A KR 19940034216 A KR19940034216 A KR 19940034216A KR 950021514 A KR950021514 A KR 950021514A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- type
- impurity region
- type impurity
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims 3
- 238000000034 method Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Abstract
NPN 바이폴라 트랜지스터의 제조에 있어서, N+매립층과 P형 진성 베이스 영역 사이의 N형 웰 영역 또는 N형 에피택셜 영역내에 형성된 N형 불순물 영역은 P헝 진성 베이스 영역 바로 밑에만 헝성된다. 상기 N형 불순물 영역의 불순물 농도는, 그 중앙 영역 주위를 감싸는 영역에서의 불순물 농도보다는 에미터 확산 영역 바로 밑에 위치한 그 중앙 영역이 더 높거나 균일하게 되어있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 제1 실시예에서 N형 매립층 영역과 N형 에피택샬 충의 형성단계의 단면도,
제7도는 제1 실시예에서 N형 불순물 영역과 진성 베이스 영역 형성단계에서의 반도체 장치 단면도,
제8도는 제1 실시예에서 외인성 베이스 영역 형성 단계에서의 반도체 장치 단면도,
제9도는 제 1 실시예에서 에미터 전극형성 단계에서의 반도체 장치단면도,
제10도는 제1 실시예에서 에미터 전극 영역 형성 단계에서의 반도체 장치 단면도,
제 11 (a)도는 본 발명에 있어서 N형 불순물 영역과 진성 베이스 영역에 대한 주입 마스크의 개구부를 나타내는 평면도,
제11 (b)도는 마스크가 제공되었을 경우의 본 발명 반도체 장치의 단면도.
Claims (5)
- N+형 매립층 영역과 P형 진성 베이스 영역 사이의 N형 에피택셜 영역 또는 N형 웰 영역에 형성된 N형 불순물 영역을 갖는 NPN바이폴라 트랜지스터를 구비하는 반도체 장치로서, 상기 N형 불순물 영역은 상기 P형 진성 베이스 영역 바로 밑에 존재하고, 상기 N형 불순물 영역은 상기 N+형 매립층 영역의 불순물 농도보다 낮지만 상기 N형 에피택셜 영역 또는 상기 N형 웰 영역의 불순물 농도보다는 높은 불순물 농도를 갖는 것을 특징으로하는 반도체 장치.
- N+형 매립층 영역과 P형 진성 베이스 영역 사이의 N형 에피택셜 영역 또는 N형 웰 영역에 형성된 N형 불순물 영역을 갖는 NPN바이폴라 트랜지스터를 구비하는 반도체 장치로서, 상기 N형 불순물 영역은 상기 P헝 진성베이스 영역 바로 밑에 제1및 제2의 상이한 농도로 존재하고. 에미터 확산 영역 바로 밑에 존재하는 상기 제2의 N형 불순물 영역은 상기 제2의 N형 불순물 영역 주위에 존재하는 상기 제1불순물 영역의 불순물 농도보다 더 높은 불순물 농도를 갖는 것을 특징으로하는 반도체 장치.
- 바이폴라 트랜지스터를 포함하는 반도체 장치의 제조 방법에 있어서, P형 반도체 기판상에 N형 불순물을 갖는 제1 매립층 영역을 형성하는 단계, 반도체 기판상에 N형 에피택셜 영역을 형성하고 에피택셜 영역 내의 바이폴라 영역을 N형으로 도핑하는 단계, 반도체 기판상의 P형 진성 베이스 영역내에 N형 불순물 영역을 형성하고 마스크틀 사용하여 상기 N형 불순물 영역 바로 위에 P형 진성 베이스 영역을 형성하는 단계를 구비하는 것을 특징으로하는 반도체 장치의 제조 방법.
- 제3항에 있어서, 마스크를 사용하여 N형 불순물 영역을 형성하는 상기 단계는, 마스크를 사용하여 제1의 N형 불순물 영역을 형성하는 단계와, 상기 마스크의 개구부와는 다른 개구부를 갖는 다른 마스크를 사용하여, 상기 에미터 확산층 바로 밑에 제1의 N형 불순물 영역의 불순물 농도보다 더 높은 농도를 갖는 제2의 N형 불순물 영역을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제4항에 있어서, 제1의 N형 불순물 영역을 형성하는 단계에서 사용된 상기 마스크와, 제2의 N형 불순물 영역을 형성하는 단계에서 사용된 상기 마스크의 상기 개구부가 서로 부분적으로 중첩하는 반도체 장치 제조방법..※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-314641 | 1993-12-15 | ||
JP5314641A JPH07169771A (ja) | 1993-12-15 | 1993-12-15 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950021514A true KR950021514A (ko) | 1995-07-26 |
KR0152680B1 KR0152680B1 (ko) | 1998-10-01 |
Family
ID=18055775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940034216A KR0152680B1 (ko) | 1993-12-15 | 1994-12-14 | 반도체 장치 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5643808A (ko) |
JP (1) | JPH07169771A (ko) |
KR (1) | KR0152680B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2779571B1 (fr) * | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
DE10160511A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Bipolarer Transistor |
US10797132B2 (en) * | 2018-06-29 | 2020-10-06 | Newport Fab, Llc | Heterojunction bipolar transistor fabrication using resist mask edge effects |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084872A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2728671B2 (ja) * | 1988-02-03 | 1998-03-18 | 株式会社東芝 | バイポーラトランジスタの製造方法 |
JP2748420B2 (ja) * | 1988-08-12 | 1998-05-06 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
US5015594A (en) * | 1988-10-24 | 1991-05-14 | International Business Machines Corporation | Process of making BiCMOS devices having closely spaced device regions |
US4868135A (en) * | 1988-12-21 | 1989-09-19 | International Business Machines Corporation | Method for manufacturing a Bi-CMOS device |
US5183768A (en) * | 1989-04-04 | 1993-02-02 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device by forming doped regions that limit width of the base |
JPH04239760A (ja) * | 1991-01-22 | 1992-08-27 | Sharp Corp | 半導体装置の製造法 |
US5455189A (en) * | 1994-02-28 | 1995-10-03 | National Semiconductor Corporation | Method of forming BICMOS structures |
-
1993
- 1993-12-15 JP JP5314641A patent/JPH07169771A/ja active Pending
-
1994
- 1994-12-14 KR KR1019940034216A patent/KR0152680B1/ko not_active IP Right Cessation
-
1995
- 1995-09-28 US US08/535,892 patent/US5643808A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5643808A (en) | 1997-07-01 |
KR0152680B1 (ko) | 1998-10-01 |
JPH07169771A (ja) | 1995-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930005234A (ko) | 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법 | |
KR920005539B1 (ko) | 정확히 설정된 동작전압을 갖는 반도체 과전압 억제기 및 그의 제조방법 | |
KR880011924A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR900017184A (ko) | 반도체장치 및 그 제조방법 | |
KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
KR920017243A (ko) | 바이폴라 트랜지스터 구조 및 bicmos ic 제조방법 | |
KR890013746A (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
KR950021514A (ko) | 반도체 장치 및 그 제조방법 | |
US5316964A (en) | Method of forming integrated circuits with diffused resistors in isolation regions | |
KR930010119B1 (ko) | 상보형 쌍극 트랜지스터 | |
KR970054355A (ko) | 고전압용 반도체 소자 | |
KR910003757A (ko) | 이중 에피택시를 이용한 트랜지스터의 제조방법 | |
KR870009476A (ko) | 프로그램 가능 트랜지스터 및 그의 제조방법 | |
KR0164495B1 (ko) | 반도체장치 및 그의 제조방법 | |
KR920017270A (ko) | 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법 | |
KR970018498A (ko) | 정전기 보호소자 | |
KR930009113A (ko) | Bicmos 반도체 소자 및 그 제조방법 | |
KR900017180A (ko) | 반도체 장치와 그 제조방법 | |
KR970053901A (ko) | 바이씨모스(BiCMOS) 반도체 장치에 사용되는 바이폴라 트랜지스터의 제조방법 | |
KR910015062A (ko) | 반도체장치의 제조방법 | |
JPS62130554A (ja) | 半導体装置 | |
JPH06196638A (ja) | 半導体装置 | |
KR970077722A (ko) | 트랜지스터 구조와 제조 공정 | |
KR970018729A (ko) | 다결정 실리콘 박막 트랜지스터 공정을 이용한 고성능 pnp 수직 바이폴라 트랜지스터 제조방법 | |
KR960036123A (ko) | 횡형 피엔피 트랜지스터의 구조 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030619 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |