KR970077722A - 트랜지스터 구조와 제조 공정 - Google Patents
트랜지스터 구조와 제조 공정 Download PDFInfo
- Publication number
- KR970077722A KR970077722A KR1019960015753A KR19960015753A KR970077722A KR 970077722 A KR970077722 A KR 970077722A KR 1019960015753 A KR1019960015753 A KR 1019960015753A KR 19960015753 A KR19960015753 A KR 19960015753A KR 970077722 A KR970077722 A KR 970077722A
- Authority
- KR
- South Korea
- Prior art keywords
- type
- emitter
- collector
- buried layer
- layer
- Prior art date
Links
Abstract
이 발명은 바이폴라 집적회로에서 아이솔레이션 공정과 NPN 트랜지스터의 이미터 공정을 이용하여 낮은 잡음과 높은 출력을 갖는 PNP 트랜지스터의 제조 공정에 관한 것이다.
이 발명의 구성은 P형 기판 상부의 일부에 일정한 깊이로 N형 불순물이 매립되어 있는 N형 매몰층과, N형 매몰층과 N형 매몰층 이외의 P형 기판의 상부에 일정 두께를 성장시킨 에피택셜층과, 에피택셜층을 침투하여 P형 기판까지 형성되는 아이솔레이션과, 아이솔레이션을 형성할 때, 동시에 상기의 N형 매몰층 위까지 형성되는 P형 이미터 및 P형 컬렉터와, P형 이미터와 P형 컬렉터 사이에 적당한 거리를 갖는 수직 깊이로 형성하는 제2N형 매몰층과, N형 매몰층 위까지 형성되는 N형 베이스와, 이이솔레이션과 에피택셜층 위에 형성되는 산화막과, 컬렉터 콘택, 이미터 콘택, 베이스 콘택, 컬렉터 금속층, 이미터 금속층, 베이스 금속층으로 이루어진다.
이 발명의 효과는 바이폴라 제조 공정에서 가장 큰 확산 거리를 갖는 영역인 아이솔레이션을 이용하여 이미터와 컬렉터을 형성함으로써, 안정적인 베이스 전류를 공급하게 하여 낮은 잡음과 높은 구동력을 갖는 트랜지스터를 제공할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명의 실시예에 따른 PNP 트랜지스터의 구조를 도시하고 있다.
Claims (7)
- 바이폴라 트랜지스터에 있어서, P형 기판 상부의 일부에 일정한 깊이로 N형 불순물이 매립되어 있는 N형 매몰층과, 상기의 N형 매몰층과 N형 매몰층 이외의 P형 기판의 상부에 일정 두께를 성장시킨 에피택셜층과 상기의 에피택셜층을 침투하여 P형 기판까지 형성되는 아이솔레이션과, 상기 아이솔레이션을 형성할 때, 동시에 상기의 N형 매몰층 위까지 형성되는 P형 이미터와, 상기의 아이솔레이션을 형성할 때, 동시에 상기의 N형 매몰층 위까지 형성되는 P형 컬렉터와, 상기의 N형 매몰층 위가지 형성되는 N형 베이스와, 상기의 아이솔레이션과 에피택셜층 위에 형성되는 산화막과, 상기의 P형 컬렉터의 개구부에 형성되는 컬렉터 콘택과, 상기의 P형 이미터의 개구부에 형성되는 이미터 콘택과, 상기의 N형 베이스의 개구부에 형성되는 베이스 콘택과, 상기의 컬렉터 콘택 위에 형성되는 컬렉터 금속층과, 상기의 이미터 콘택 위에 형성되는 이미터 금속층과, 상기의 베이스 콘택 위에 형성되는 베이스 금속층을 포함하는 것을 특징으로 하는 PNP 트랜지스터.
- 제1항에 있어서, 상기의 P형 이미터와 P형 컬렉터 사이에 낮은 수직 거리를 갖는 제2N형 매몰층을 더 포함하는 것을 특징으로 하는 PNP 트랜지스터.
- 제2항에 있어서, 상기의 제2N형 매몰층은 상기의 컬렉터와 에미터의 수직 거리 보다는 작고 1/3보다는큰 것을 특징으로하는 PNP트랜지스터
- 제1항에 있어서, 상기의 컬렉터와 이미터는 최소 아이솔레이션 디자인 룰 보다 작게 형성하여 적정 내압을 유지하는 것을 특징으로 하는 PNP 트랜지스터.
- 제1항에 있어서, 상기 N형 베이스는 싱크를 사용하여 형성하는 것을 특징으로 하는 PNP 트랜지스터.
- 제5항에 있어서, 상기의 싱크는 얕은 N형 불순물층인 것을 특징으로 하는 PNP 트랜지스터.
- P형 기판 상부의 일부에 N형 불순물을 매립하여 N형 매몰층을 형성한 후에, 상기의 N형 매몰층과 N형 매몰층이 매립되지 않은 P형 기판의 상부에 에피택셜층을 성장시키는 단계와, 상기의 에피택셜층을 침투하여, P형 기판까지 아이솔레이션을 형성하고, P형 이미터와 P형 컬렉터를 상기의 N형 매몰층까지 형성하는 단계와, 상기의 P형 이미터와 P형 컬렉터 사이에 제2N형 매몰층을 형성하는 단계와, 상기의 N형 매몰층까지 N형 불순물을 주입하여 N형 베이스를 형성하는 단계와, 상기의 아이솔레이션과 에피택셜층 위로 산화막을 형성하고, 상기의 이미터, 컬렉터, 베이스 위로 콘택들을 형성한 후에 각각의 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 PNP 트랜지스터 제조공정.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015753A KR970077722A (ko) | 1996-05-13 | 1996-05-13 | 트랜지스터 구조와 제조 공정 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015753A KR970077722A (ko) | 1996-05-13 | 1996-05-13 | 트랜지스터 구조와 제조 공정 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970077722A true KR970077722A (ko) | 1997-12-12 |
Family
ID=66219966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015753A KR970077722A (ko) | 1996-05-13 | 1996-05-13 | 트랜지스터 구조와 제조 공정 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970077722A (ko) |
-
1996
- 1996-05-13 KR KR1019960015753A patent/KR970077722A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06151723A (ja) | モノリシック半導体素子のバイポーラトランジスタ構造、及び前記モノリシック半導体素子の製造方法 | |
| JPH09129741A (ja) | 半導体集積回路とその製造方法 | |
| KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| KR0175368B1 (ko) | 고전압 및 저전압 트랜지스터를 동시에 형성하는 반도체 제조방법 | |
| JP3493681B2 (ja) | 埋込みアバランシュ・ダイオード | |
| KR940012603A (ko) | 개선된 바이폴라 트랜지스터 | |
| KR970077722A (ko) | 트랜지스터 구조와 제조 공정 | |
| EP0216380A2 (en) | Semiconductor device with a field plate electrode structure | |
| JPH0258865A (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| KR940005447B1 (ko) | 반도체장치 | |
| JP2007531292A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 | |
| JPH0521442A (ja) | 半導体装置 | |
| JP2777054B2 (ja) | 半導体装置 | |
| KR0145118B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| Narain | A novel method of reducing the storage time of transistors | |
| JPS634715B2 (ko) | ||
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPH10135345A (ja) | 半導体集積回路 | |
| JPS60152053A (ja) | Ｉ↑２ｌ半導体装置 | |
| JPS63144569A (ja) | 半導体装置 | |
| JPS63219163A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application |