JPS63144569A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63144569A JPS63144569A JP29380786A JP29380786A JPS63144569A JP S63144569 A JPS63144569 A JP S63144569A JP 29380786 A JP29380786 A JP 29380786A JP 29380786 A JP29380786 A JP 29380786A JP S63144569 A JPS63144569 A JP S63144569A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- base
- collector
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 21
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に横型トランジスタを
備えた半導体集積回路に関する。
備えた半導体集積回路に関する。
従来の横型トランジスタを第５図の断面図に従って説明
する。従来の横型トランジスタは、Ｎ＋＋埋込層２を有
するＰ型基板１上に、横型トランジスタのベース層とな
るＮ型エピタキシャル層３を有し、絶縁分離用のＰ＋型
拡散層４により絶縁分離され、横型トランジスタのコレ
クタとなるＰ型拡散層１２、およびエミッタとなるＰ＋
型拡散層７を形成し、ベースコンタクト用のＮ＋型型数
散層９設けることにより、横型ＰＮＰ）ランジスタが得
られている。
する。従来の横型トランジスタは、Ｎ＋＋埋込層２を有
するＰ型基板１上に、横型トランジスタのベース層とな
るＮ型エピタキシャル層３を有し、絶縁分離用のＰ＋型
拡散層４により絶縁分離され、横型トランジスタのコレ
クタとなるＰ型拡散層１２、およびエミッタとなるＰ＋
型拡散層７を形成し、ベースコンタクト用のＮ＋型型数
散層９設けることにより、横型ＰＮＰ）ランジスタが得
られている。
上述した従来の横型トランジスタの濃度プロファイルを
半対数目盛で表わした特性図を第６図に示す。この濃度
プロファイルは、ベース層の不純物濃度は均一で、コレ
クタ層の不純物濃度はベースに比べて十分高くなってい
る。したかつてベース・コレクタ間を逆バイアスしたと
きの空乏層のほとんどは、低濃度側のベース層にのびる
為、エミッタ・コレクタがバンチスルーすることにより
耐圧が低下しない様にベース幅を十分大きくとる構造と
なっている。この結果、電流増幅率ｈｐｇが小さく、遮
断周波数ｆ７も小さいという欠点がある。
半対数目盛で表わした特性図を第６図に示す。この濃度
プロファイルは、ベース層の不純物濃度は均一で、コレ
クタ層の不純物濃度はベースに比べて十分高くなってい
る。したかつてベース・コレクタ間を逆バイアスしたと
きの空乏層のほとんどは、低濃度側のベース層にのびる
為、エミッタ・コレクタがバンチスルーすることにより
耐圧が低下しない様にベース幅を十分大きくとる構造と
なっている。この結果、電流増幅率ｈｐｇが小さく、遮
断周波数ｆ７も小さいという欠点がある。
本発明の半導体装置は、第１導電型の半導体基板と、こ
の半導体基板の上に形成された第２導電型のエピタキシ
ャル層と、前記エピタキシャル層に選択的に形成された
第２導電型で不純物濃度が前記エピタキシャル層の不純
物濃度より高いベース層と、前記ベース層に自己整合性
を有して選択的に形成された第１導電型のエミッタ層と
、前記エピタキシャル層に、不純物濃度が前記ベース層
の不純物濃度より低い、前記ベース層の周囲に形成され
た第１導電型のコレクタ層とからなる横型トランジスタ
を含む構成を有している。
の半導体基板の上に形成された第２導電型のエピタキシ
ャル層と、前記エピタキシャル層に選択的に形成された
第２導電型で不純物濃度が前記エピタキシャル層の不純
物濃度より高いベース層と、前記ベース層に自己整合性
を有して選択的に形成された第１導電型のエミッタ層と
、前記エピタキシャル層に、不純物濃度が前記ベース層
の不純物濃度より低い、前記ベース層の周囲に形成され
た第１導電型のコレクタ層とからなる横型トランジスタ
を含む構成を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す半導体チップの主
要部の断面図である。
要部の断面図である。
第１図において、Ｎ４型埋込層２を有するＰ型の半導体
（シリコン）基板１上に、Ｎ型のエピタキシャル層３を
有し、さらに、エピタキシャル層３の表面から半導体基
板１に達するＰＮ接合分離用の環状に形成されたＰ＋型
拡ｒ１１層４と、エピタキシャル層３に環状にＮ型ベー
ス層６より、深く形成されたＰ−型コレクタ層５と、エ
ピタキシャル層３に同一の開口部より不純物が拡散され
て形成されたＮ型ベース層６およびＰ＋型拡散層７から
なるエミッタ層を有しており、Ｐ＋型拡散層８、および
Ｎ１型拡散層９をそれぞれ、コレクタコンタクト、ベー
スコンタクト用拡散層として有している。
（シリコン）基板１上に、Ｎ型のエピタキシャル層３を
有し、さらに、エピタキシャル層３の表面から半導体基
板１に達するＰＮ接合分離用の環状に形成されたＰ＋型
拡ｒ１１層４と、エピタキシャル層３に環状にＮ型ベー
ス層６より、深く形成されたＰ−型コレクタ層５と、エ
ピタキシャル層３に同一の開口部より不純物が拡散され
て形成されたＮ型ベース層６およびＰ＋型拡散層７から
なるエミッタ層を有しており、Ｐ＋型拡散層８、および
Ｎ１型拡散層９をそれぞれ、コレクタコンタクト、ベー
スコンタクト用拡散層として有している。
第２図は、第１図の実施例の不純物プロファイルを半対
数目盛で表わした特性図である。
数目盛で表わした特性図である。
Ｎ型ベース層６、エミッタ層であるＰ＋型拡散層７が同
一の開口部より不純物を拡散することにより自己整合的
に設けられていること、コレクタがＮ型ベース層６より
低濃度のＰ−型コレクタ層から構成されていてベース・
コレクタ間を逆バイアスしたときの空乏層はコレクタ側
に十分のびることからベース幅を小さくすることができ
る。従って電流増幅率及び遮断周波数を大きくできる。
一の開口部より不純物を拡散することにより自己整合的
に設けられていること、コレクタがＮ型ベース層６より
低濃度のＰ−型コレクタ層から構成されていてベース・
コレクタ間を逆バイアスしたときの空乏層はコレクタ側
に十分のびることからベース幅を小さくすることができ
る。従って電流増幅率及び遮断周波数を大きくできる。
第３図は、本発明の第２の実施例を示す半導体チップの
主要部の断面図である。
主要部の断面図である。
この実施例は第１の実施例においてＮ型のエピタキシャ
ル層３に環状にＮ型ベース層６より深く形成されたコレ
クタ層５のかわりに、Ｎ型ベース層６より浅いＰ−型コ
レクタ層１１を用いたものである。
ル層３に環状にＮ型ベース層６より深く形成されたコレ
クタ層５のかわりに、Ｎ型ベース層６より浅いＰ−型コ
レクタ層１１を用いたものである。
第４図は、第２の実施例の不純物プロファイルを半対数
目盛で表わした特性図である。
目盛で表わした特性図である。
第３図から明らかなようにｐ−型コレクタ層１１を拡散
して形成したのち、その拡散層内に不純物を導入してＮ
型ベース層６等を形成すればよいので、低濃度のコレク
タ層の形成が第１の実施例より短時間で可能であるほか
は、第１の実施例と同一効果を有している。
して形成したのち、その拡散層内に不純物を導入してＮ
型ベース層６等を形成すればよいので、低濃度のコレク
タ層の形成が第１の実施例より短時間で可能であるほか
は、第１の実施例と同一効果を有している。
以上、ＰＮＰ）ランジスタを例に説明したが、導電型を
逆にすればそのままＮＰＮ ｔ−ランジスタにあてはま
ることはいうまでもない。
逆にすればそのままＮＰＮ ｔ−ランジスタにあてはま
ることはいうまでもない。
し発明の効果〕
以上説明したように本発明は、横型トランジスタのエミ
ッタ層がベース層と同一の開口部よりの拡散により自己
整合性をもって設けられ、コレクタがベース層より濃度
の低い拡散層により構成されている為、ベース・コレク
タ間を逆バイアスしたときの空乏層は、コレクタ側に十
分のびる為、ベース幅を小しくできる。また、ベース層
、エミッタ層は同一の開口部より拡散される為小さいベ
ース幅の制御が容易であり、横型トランジスタの電流増
幅率および遮断周波数を安定に大きくできる効果がある
。
ッタ層がベース層と同一の開口部よりの拡散により自己
整合性をもって設けられ、コレクタがベース層より濃度
の低い拡散層により構成されている為、ベース・コレク
タ間を逆バイアスしたときの空乏層は、コレクタ側に十
分のびる為、ベース幅を小しくできる。また、ベース層
、エミッタ層は同一の開口部より拡散される為小さいベ
ース幅の制御が容易であり、横型トランジスタの電流増
幅率および遮断周波数を安定に大きくできる効果がある
。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示す半導体チップの主
要部の断面図、第２図は第１図の実施例の濃度プロファ
イルを示す特性図、第３図は本発明の第２の実施例を示
す半導体チップの主要部の断面図、第４図は第３図の実
施例の濃度プロファイルを示す特性図、第５図は従来の
横型トランジスタを示す半導体チップの主要部の断面図
、第６図は第５図の従来例の濃度プロファイルを示す特
性図である。 １・・・Ｐ型基板、２・・・Ｎ１型埋込層、３・・・Ｎ
型エピタキシャル層、４・・・Ｐ＋型拡散層、５・・・
Ｐ−型コレクタ層、６・・・Ｎ型ベース層、７・・・Ｐ
＋型拡散層、８・・・Ｐ“型コレクタコンタクト用拡散
層、９・・・Ｎ＋型型数散層１０・・・酸化膜、１１・
・・Ｐ−型コ処 ３ 回
要部の断面図、第２図は第１図の実施例の濃度プロファ
イルを示す特性図、第３図は本発明の第２の実施例を示
す半導体チップの主要部の断面図、第４図は第３図の実
施例の濃度プロファイルを示す特性図、第５図は従来の
横型トランジスタを示す半導体チップの主要部の断面図
、第６図は第５図の従来例の濃度プロファイルを示す特
性図である。 １・・・Ｐ型基板、２・・・Ｎ１型埋込層、３・・・Ｎ
型エピタキシャル層、４・・・Ｐ＋型拡散層、５・・・
Ｐ−型コレクタ層、６・・・Ｎ型ベース層、７・・・Ｐ
＋型拡散層、８・・・Ｐ“型コレクタコンタクト用拡散
層、９・・・Ｎ＋型型数散層１０・・・酸化膜、１１・
・・Ｐ−型コ処 ３ 回
Claims (1)
- 第１導電型の半導体基板と、この半導体基板の上に形成
された第２導電型のエピタキシャル層と、前記エピタキ
シャル層に選択的に形成された第２導電型で不純物濃度
が前記エピタキシャル層の不純物濃度より高いベース層
と、前記ベース層に自己整合性を有して選択的に形成さ
れた第１導電型のエミッタ層と、前記エピタキシャル層
に、不純物濃度が前記ベース層の不純物濃度より低い、
前記ベース層の周囲に形成された第１導電型のコレクタ
層とからなる横型トランジスタを含むことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29380786A JPS63144569A (ja) | 1986-12-09 | 1986-12-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29380786A JPS63144569A (ja) | 1986-12-09 | 1986-12-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63144569A true JPS63144569A (ja) | 1988-06-16 |
Family
ID=17799406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29380786A Pending JPS63144569A (ja) | 1986-12-09 | 1986-12-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63144569A (ja) |
-
1986
- 1986-12-09 JP JP29380786A patent/JPS63144569A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4311532A (en) | Method of making junction isolated bipolar device in unisolated IGFET IC | |
| GB1522958A (en) | Fabrication of semiconductor devices | |
| JP2703798B2 (ja) | Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 | |
| US5569612A (en) | Process for manufacturing a bipolar power transistor having a high breakdown voltage | |
| JPS61245573A (ja) | 半導体装置 | |
| JPS63144569A (ja) | 半導体装置 | |
| JPH0582534A (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| EP0562217B1 (en) | Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit | |
| JPS5916414B2 (ja) | 半導体装置 | |
| KR900000816B1 (ko) | I^2l소자의 제조방법 | |
| JPH0575035A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02312243A (ja) | 半導体装置 | |
| JPH05226347A (ja) | 半導体装置 | |
| JPH04256355A (ja) | 半導体装置 | |
| JPH10135345A (ja) | 半導体集積回路 | |
| JPH0484438A (ja) | 半導体装置 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPH05315549A (ja) | 半導体装置 | |
| JPH01211973A (ja) | 半導体装置 | |
| JPS63219163A (ja) | 半導体集積回路 | |
| JPS61135147A (ja) | 半導体集積回路装置 | |
| JPS6092674A (ja) | 定電圧ダイオ−ド | |
| JPS62130554A (ja) | 半導体装置 | |
| JPH0330997B2 (ja) |