JPS63219163A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63219163A JPS63219163A JP24792286A JP24792286A JPS63219163A JP S63219163 A JPS63219163 A JP S63219163A JP 24792286 A JP24792286 A JP 24792286A JP 24792286 A JP24792286 A JP 24792286A JP S63219163 A JPS63219163 A JP S63219163A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- base
- breakdown voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000015556 catabolic process Effects 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 abstract description 8
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は集積回路(IC)に組み込まれるNPN型トラ
ンジスタの改良に関する。
ンジスタの改良に関する。
(ロ)従来の技術
第3図はICに組み込まれる従来のNPN型トランジス
タを示し、P型半導体基板(1)上に積層して形成した
N型エピタキシャル層(2)と、基板(1)表面に形成
したN+型の埋込層(3)と、エピタキシャル層(2)
を貫通したP”型分離領域(4)によって島状に分離さ
れた島領域(5)と、島領域(5)の表面に形成したP
型のベース領域(6)及びこの表面に形成したN+型エ
ミッタ領域(7)と、島領域(5)表面に形成したN+
型コレクタコンタクト領域(8)と、酸化膜(9)を開
孔したコンタクトホールを介して各領域にオーミンクコ
ンタクトする電極(10)とで構成されている。
タを示し、P型半導体基板(1)上に積層して形成した
N型エピタキシャル層(2)と、基板(1)表面に形成
したN+型の埋込層(3)と、エピタキシャル層(2)
を貫通したP”型分離領域(4)によって島状に分離さ
れた島領域(5)と、島領域(5)の表面に形成したP
型のベース領域(6)及びこの表面に形成したN+型エ
ミッタ領域(7)と、島領域(5)表面に形成したN+
型コレクタコンタクト領域(8)と、酸化膜(9)を開
孔したコンタクトホールを介して各領域にオーミンクコ
ンタクトする電極(10)とで構成されている。
斯る構造は最も簡単で且つ一般的なものであるが、コレ
クタの取出し抵抗が大きく、飽和電圧■。
クタの取出し抵抗が大きく、飽和電圧■。
ll(sat)が犬である欠点があった。
そこで従来より第4図に示す如く、島領域〈5)表面か
ら埋込層(3)まで達するN+型のコレクタ低抵抗領域
〈11)を設けることにより、コレクタ取出し抵抗を減
じてvc!(sat)を大幅に小さくしたNPN型トラ
ンジスタが例えば特開昭59−74649号公報第1図
に記載されている。尚コレクタ低抵抗領域(11〉を設
けることにより、第3図のものに比してVc[1(sa
t)を約173に減じることができる。
ら埋込層(3)まで達するN+型のコレクタ低抵抗領域
〈11)を設けることにより、コレクタ取出し抵抗を減
じてvc!(sat)を大幅に小さくしたNPN型トラ
ンジスタが例えば特開昭59−74649号公報第1図
に記載されている。尚コレクタ低抵抗領域(11〉を設
けることにより、第3図のものに比してVc[1(sa
t)を約173に減じることができる。
(ハ)発明が解決しようとする問題点
しかしながら、コレクタ低抵抗領域(11)はエピタキ
シャル層(2)表面から埋込層(3)に達するまでかな
り深く拡散形成する為、横方向拡散が犬で高集積化でき
ない欠点がおった。しかもコレクタ低抵抗領域(11)
はかなり深く拡散するために高不純物濃度に設定する必
要があり、それがベース領域(6)又は分離領域(4)
に接触すると耐圧が極端に低下してしまう為、より一層
高集積化を防げる要因になっていた。
シャル層(2)表面から埋込層(3)に達するまでかな
り深く拡散形成する為、横方向拡散が犬で高集積化でき
ない欠点がおった。しかもコレクタ低抵抗領域(11)
はかなり深く拡散するために高不純物濃度に設定する必
要があり、それがベース領域(6)又は分離領域(4)
に接触すると耐圧が極端に低下してしまう為、より一層
高集積化を防げる要因になっていた。
く二〉問題点を解決するための手段
本発明は斯」ニした欠点に鑑みてな妨れ、ベース領域(
26)に接触してこれを囲むように形成したベース領域
(26)より深いN型の高濃度コレクタ領域(28)を
形成し、且つその不純物濃度を、見かけ上のベース・コ
レクタ間降伏電圧■。1loIが実質的なベース・コレ
クタ間降伏電圧VcIlozで決まるエミッタ・コレク
タ間降伏電圧vCI!oを下まわらないような不純物濃
度に設定することにより、耐圧を維持しつつ■。(se
t)の小さい高集積化できる半導体集積回路を提供する
ものである。
26)に接触してこれを囲むように形成したベース領域
(26)より深いN型の高濃度コレクタ領域(28)を
形成し、且つその不純物濃度を、見かけ上のベース・コ
レクタ間降伏電圧■。1loIが実質的なベース・コレ
クタ間降伏電圧VcIlozで決まるエミッタ・コレク
タ間降伏電圧vCI!oを下まわらないような不純物濃
度に設定することにより、耐圧を維持しつつ■。(se
t)の小さい高集積化できる半導体集積回路を提供する
ものである。
(ホ)作用
本発明によれは、エピタキシャル層(22)より高濃度
の高濃度コレクタ領域(28)がベース領域(26〉の
周囲をリング状に囲むので、コレクタの取出し抵抗を減
じて■。I!(sat)を小とし且っ空乏層の拡がりを
抑制してベース領域〈26)周端部から分離領域(24
)端部までの離間距離を狭めることができる。
の高濃度コレクタ領域(28)がベース領域(26〉の
周囲をリング状に囲むので、コレクタの取出し抵抗を減
じて■。I!(sat)を小とし且っ空乏層の拡がりを
抑制してベース領域〈26)周端部から分離領域(24
)端部までの離間距離を狭めることができる。
また、ベース領域(26)と高濃度コレクタ領域(28
)が接することによって島領域(25)表面における見
かげ一]二のベース・コ1.・フタ間降伏電圧VCIl
o1が低下するものの、トランジスタ特性の重要な要素
の1つであるコレクタ・エミッタ間降伏電圧■。、。
)が接することによって島領域(25)表面における見
かげ一]二のベース・コ1.・フタ間降伏電圧VCIl
o1が低下するものの、トランジスタ特性の重要な要素
の1つであるコレクタ・エミッタ間降伏電圧■。、。
は、それが石、に関する要素であり、それがトランジス
タとして活性なエミッタ領域(27)直下におけるベー
ス領域(26)と島領域(25)とのPN接合で決まる
実質的なベース・コレクタ間降伏電圧■。BO2で決定
される為、前記見かけ上の■。801が低下しても前記
■。、。には関係せず、従来と変らぬVCKOが得られ
る。
タとして活性なエミッタ領域(27)直下におけるベー
ス領域(26)と島領域(25)とのPN接合で決まる
実質的なベース・コレクタ間降伏電圧■。BO2で決定
される為、前記見かけ上の■。801が低下しても前記
■。、。には関係せず、従来と変らぬVCKOが得られ
る。
(へ)実施例
以下、本発明を図面を参照しながら詳細に説明する。
第1図A及び第1図Bは本発明による半導体集積回路を
示し、P型半導体基板(21)上に積層して形成したN
型エピタキシャル層(22)と、基板(21)表面に埋
込んで形成したN+型の埋込層(23〉と、この埋込層
(23)を取囲むようにエピタキシャル層(22)を貫
通したP+型の分離領域(24)と、分離領域(24)
によってエピタキシャル層(22)を島状に分離した島
領域(25)と、島領域(25)表面に形成したP型の
ベース領域(26)と、ベース領域(26)表面に形成
したN+型のエミッタ領域(27)と、ベース領域(2
6)外周部に接触しながらこれを囲むように形成したN
型の高濃度コレクタ領域(28)と、島領域(25)表
面にエミッタ拡散工程で形成したコレクタコンタクト領
域(29)と、エピタキシャル層<22)を被覆する酸
化膜(30)と、この酸化膜(30)に開孔したコンタ
クトホールを介してベース領域(26)、エミッタ領域
(27)及びコレクタコンタクト領域(29)と夫々オ
ーミック接触する電極(31)とで構成されている。尚
高濃度コレクタ領域(28)のみで良好なオーミックコ
ンタクトが得られるならば、コレクタコンタクト領域(
29)は不要である。
示し、P型半導体基板(21)上に積層して形成したN
型エピタキシャル層(22)と、基板(21)表面に埋
込んで形成したN+型の埋込層(23〉と、この埋込層
(23)を取囲むようにエピタキシャル層(22)を貫
通したP+型の分離領域(24)と、分離領域(24)
によってエピタキシャル層(22)を島状に分離した島
領域(25)と、島領域(25)表面に形成したP型の
ベース領域(26)と、ベース領域(26)表面に形成
したN+型のエミッタ領域(27)と、ベース領域(2
6)外周部に接触しながらこれを囲むように形成したN
型の高濃度コレクタ領域(28)と、島領域(25)表
面にエミッタ拡散工程で形成したコレクタコンタクト領
域(29)と、エピタキシャル層<22)を被覆する酸
化膜(30)と、この酸化膜(30)に開孔したコンタ
クトホールを介してベース領域(26)、エミッタ領域
(27)及びコレクタコンタクト領域(29)と夫々オ
ーミック接触する電極(31)とで構成されている。尚
高濃度コレクタ領域(28)のみで良好なオーミックコ
ンタクトが得られるならば、コレクタコンタクト領域(
29)は不要である。
本発明の特徴とする高濃度コレクタ領域(28)はベー
ス領域(26)に接触すると共に分離領域<24)にも
接するように形成し、その深さはベース領域(26)よ
り深く、埋込層(23)上部よりは浅くなるように形成
しである。ベース領域<26)より浅いと後に説明する
Vcl!(sat)特性の点で不利であり、また埋込層
(23)に達するまで深く形成するには不純物濃度と拡
散時間の点で無理がある。そして高濃度コレクタ領域(
28)の不純物濃度を、島領域(25)表面におけるベ
ース領域(26)と高濃度コレクタ領域(28)とのP
N接合で決まる見かげ上観測きれるベース・コレクタ間
降伏電圧VCROIが、トランジスタとして活性なエミ
ッタ領域(27)直下におけるベース領域(26〉と島
領域(25〉とのPN接合で決まるエミッタ・コレクタ
間降伏電圧VCEOを下まわらないような不純物濃度に
設定しである。従来の構造でベース領域(6〉とコレク
タコンタクト領域(8)とが接触すると前記見かけ上の
VCBOIが数Vにまで低下することが知られているか
ら、この不純物濃度はエビクキシヘ・ル層(22)より
高くエミッタ領域(27〉より低い範囲、具体的には1
0′1〜1014前後である。尚高濃度コレクタ接合(
28)と分離領域(24)とが接することによって分離
耐圧VC−5UIIが低下する危惧があるものの、分離
領域(24)は最も深い拡散領域であってかなり緩やか
な濃度勾配を有し、その為従来の構造で100V前後、
本発明のものでも数十Vの耐圧を保つので実用上何ら問
題無い。
ス領域(26)に接触すると共に分離領域<24)にも
接するように形成し、その深さはベース領域(26)よ
り深く、埋込層(23)上部よりは浅くなるように形成
しである。ベース領域<26)より浅いと後に説明する
Vcl!(sat)特性の点で不利であり、また埋込層
(23)に達するまで深く形成するには不純物濃度と拡
散時間の点で無理がある。そして高濃度コレクタ領域(
28)の不純物濃度を、島領域(25)表面におけるベ
ース領域(26)と高濃度コレクタ領域(28)とのP
N接合で決まる見かげ上観測きれるベース・コレクタ間
降伏電圧VCROIが、トランジスタとして活性なエミ
ッタ領域(27)直下におけるベース領域(26〉と島
領域(25〉とのPN接合で決まるエミッタ・コレクタ
間降伏電圧VCEOを下まわらないような不純物濃度に
設定しである。従来の構造でベース領域(6〉とコレク
タコンタクト領域(8)とが接触すると前記見かけ上の
VCBOIが数Vにまで低下することが知られているか
ら、この不純物濃度はエビクキシヘ・ル層(22)より
高くエミッタ領域(27〉より低い範囲、具体的には1
0′1〜1014前後である。尚高濃度コレクタ接合(
28)と分離領域(24)とが接することによって分離
耐圧VC−5UIIが低下する危惧があるものの、分離
領域(24)は最も深い拡散領域であってかなり緩やか
な濃度勾配を有し、その為従来の構造で100V前後、
本発明のものでも数十Vの耐圧を保つので実用上何ら問
題無い。
トランジスタ特性として重要な要素の1つであるVCE
Oは、次式で表わされることが知られている。
Oは、次式で表わされることが知られている。
Vcto=BVcBoxム5i ・・・・・・・・・
・・・・・・・・・(1)(但し、Bは比例定数、nは
整数) ここで、VCIIOはhF、、倍のICBO(ベース・
コレクタ間型流)で表わきれるIcto (エミッタ・
コレクタ間電流)の雪崩的な増倍現象が起る電圧である
から、結局(1)式の■。BO2はh□を決めている領
域のベース・コレクタ接合のダイオード的雪崩降伏電圧
、つまりトランジスタとして活性なエミッタ領域(27
)直下におけるベース領域(26)と島領域(25)と
のPN接合の降伏電圧を意味する。従って、本願の如く
島領域(25)表面における見かけ上観測されるVCI
lotを減じても、(1)式のVcnoxは変化せず、
よって(1)式で表わきれる■。、。には何ら影響しな
いのである。但し、前記した如くエミッタ・コレクジ間
にはhFE・ICBOの担体の流れがあるので雪崩降伏
はベース・コレクタのダイオードより起りやす< 、V
cio<Vcs。であることが(1)式からも明らかで
ある。よってVc++o+がVCtoとは無関係である
とはいえ、VCI。、によって決まるvc!、oそのも
のを下まわると今度はVC1lO=VCBO1になって
しまう。
・・・・・・・・・(1)(但し、Bは比例定数、nは
整数) ここで、VCIIOはhF、、倍のICBO(ベース・
コレクタ間型流)で表わきれるIcto (エミッタ・
コレクタ間電流)の雪崩的な増倍現象が起る電圧である
から、結局(1)式の■。BO2はh□を決めている領
域のベース・コレクタ接合のダイオード的雪崩降伏電圧
、つまりトランジスタとして活性なエミッタ領域(27
)直下におけるベース領域(26)と島領域(25)と
のPN接合の降伏電圧を意味する。従って、本願の如く
島領域(25)表面における見かけ上観測されるVCI
lotを減じても、(1)式のVcnoxは変化せず、
よって(1)式で表わきれる■。、。には何ら影響しな
いのである。但し、前記した如くエミッタ・コレクジ間
にはhFE・ICBOの担体の流れがあるので雪崩降伏
はベース・コレクタのダイオードより起りやす< 、V
cio<Vcs。であることが(1)式からも明らかで
ある。よってVc++o+がVCtoとは無関係である
とはいえ、VCI。、によって決まるvc!、oそのも
のを下まわると今度はVC1lO=VCBO1になって
しまう。
第2図はこのような■。ア。、Vc++o+、VCB(
lの関係を説明するための特性図で、横軸にhFoを、
縦軸に降伏電圧をとっである。<1)式より■。、0は
hFRの値が大きい程低くなり、VCIlot及びVC
to2はhFEに関して一定になる。今、従来の構造の
■。101が同図に示した値であるならば、VCBOQ
はベース領域(26)の濃度勾配の関係でそれよりやや
高い値を示す。そして本発明による構造のV。Bolは
、高濃度コレクタ領域(28)とベース領域(26)と
が接することによって減少するものの、VCBOIは上
述した理由によって全く変りなく、VCto2がVcア
0を下まわらない限り、VCFOは変化無い。
lの関係を説明するための特性図で、横軸にhFoを、
縦軸に降伏電圧をとっである。<1)式より■。、0は
hFRの値が大きい程低くなり、VCIlot及びVC
to2はhFEに関して一定になる。今、従来の構造の
■。101が同図に示した値であるならば、VCBOQ
はベース領域(26)の濃度勾配の関係でそれよりやや
高い値を示す。そして本発明による構造のV。Bolは
、高濃度コレクタ領域(28)とベース領域(26)と
が接することによって減少するものの、VCBOIは上
述した理由によって全く変りなく、VCto2がVcア
0を下まわらない限り、VCFOは変化無い。
また、本発明はトランジスタのhFEを考慮して高濃度
コレクタ領域(28)の不純物濃度を設定すればよい。
コレクタ領域(28)の不純物濃度を設定すればよい。
つまり、トランジスタを製造するに際しそのhFEを例
えば100に設計したならば、トランジスタの■。、0
は第2図A点の値を保持すれば必要十分であることから
、高濃度コレクタ領域(28〉の不純物濃度をやや高目
に設定して■。BOIが図示点線(本発明の他のV。8
o1)の如く、hFRが100以下の範囲ではVCBO
Iが■。、。を下まわるような不純物濃度に設定しても
実用上全く問題無いものが得られるのである。
えば100に設計したならば、トランジスタの■。、0
は第2図A点の値を保持すれば必要十分であることから
、高濃度コレクタ領域(28〉の不純物濃度をやや高目
に設定して■。BOIが図示点線(本発明の他のV。8
o1)の如く、hFRが100以下の範囲ではVCBO
Iが■。、。を下まわるような不純物濃度に設定しても
実用上全く問題無いものが得られるのである。
従って本発明によれば、従来と同じ耐圧(Vcto)を
維持しつつ、高濃度コレクタ領域(28)が空乏層の拡
がりを抑制するので、ベース領域(26)端部から分離
領域(24)までの離間距離を縮小してパターンサイズ
を減少し、高集積化できる。また、エピタキシ〜ル層(
22)よりは高濃度でベース領域(26)より深い高濃
度コレクタ領域(28)がベース領域〈26)をリング
状に囲むので、コレクタの取出し抵抗を減じ、第3図の
ものに比して約172の■。、(sat)が得られる。
維持しつつ、高濃度コレクタ領域(28)が空乏層の拡
がりを抑制するので、ベース領域(26)端部から分離
領域(24)までの離間距離を縮小してパターンサイズ
を減少し、高集積化できる。また、エピタキシ〜ル層(
22)よりは高濃度でベース領域(26)より深い高濃
度コレクタ領域(28)がベース領域〈26)をリング
状に囲むので、コレクタの取出し抵抗を減じ、第3図の
ものに比して約172の■。、(sat)が得られる。
また、島領域(25)表面におけるP型反転層の防止に
も寄与する。
も寄与する。
(ト)発明の詳細
な説明した如く、本発明によれば、高濃度コレクタ領域
(28)の不純物濃度を選定することによって従来のも
のと変らぬ数十Vの耐圧を維持しつつ、パターンサイズ
を縮小して高集積化できる半導体集積回路を提供できる
利点を有する。また、パターンサイズを縮小しっつ■。
(28)の不純物濃度を選定することによって従来のも
のと変らぬ数十Vの耐圧を維持しつつ、パターンサイズ
を縮小して高集積化できる半導体集積回路を提供できる
利点を有する。また、パターンサイズを縮小しっつ■。
。(sat)特性が第3図のものに比して約172の半
導体集積回路を提供できる利点を有する。さらに、ベー
ス領域(26)を除く島領域(25)表面に高濃度コレ
クタ領域(28)を形成したので、島領域(25)表面
におけるP型反転層を防止できる利点をも有する。
導体集積回路を提供できる利点を有する。さらに、ベー
ス領域(26)を除く島領域(25)表面に高濃度コレ
クタ領域(28)を形成したので、島領域(25)表面
におけるP型反転層を防止できる利点をも有する。
第1図A及び第1図Bは夫々本発明を説明するための断
面図及び平面図、第2図は本発明を説明するための特性
図、第3図及び第4図は従来例を説明するための断面図
である。 (21)はP型半導体基板、 (24〉はP+型分離領
域、 (25)は島領域、 (26)はP型ベース領域
、(27〉はN+型エミッタ領域、 (28)はN型の
高濃度コレクタ領域である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 ll− 第1図A 第1図B 第2図 oloohFE 第3図 第4図
面図及び平面図、第2図は本発明を説明するための特性
図、第3図及び第4図は従来例を説明するための断面図
である。 (21)はP型半導体基板、 (24〉はP+型分離領
域、 (25)は島領域、 (26)はP型ベース領域
、(27〉はN+型エミッタ領域、 (28)はN型の
高濃度コレクタ領域である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 ll− 第1図A 第1図B 第2図 oloohFE 第3図 第4図
Claims (1)
- (1)コレクタとなる島領域表面に形成した一導電型の
ベース領域と、該ベース領域の表面に形成した逆導電型
のエミッタ領域と、前記ベース領域に接触しこれを囲む
ように形成した前記ベース領域より深い逆導電型の高濃
度コレクタ領域とを具備し、前記高濃度コレクタ領域の
不純物濃度を、前記島領域表面における前記ベース領域
と前記高濃度コレクタ領域とのPN接合の降伏電圧が前
記エミッタ領域直下における前記ベース領域と前記島領
域とのPN接合によるベース・コレクタ間降伏電圧で決
定するエミッタ・コレクタ間降伏電圧より大となるよう
な不純物濃度に設定したことを特徴とする半導体集積回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24792286A JPS63219163A (ja) | 1986-10-17 | 1986-10-17 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24792286A JPS63219163A (ja) | 1986-10-17 | 1986-10-17 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63219163A true JPS63219163A (ja) | 1988-09-12 |
Family
ID=17170546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24792286A Pending JPS63219163A (ja) | 1986-10-17 | 1986-10-17 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63219163A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5045912A (en) * | 1989-04-21 | 1991-09-03 | Nec Corporation | Bi-CMOS integrated circuit device having a high speed lateral bipolar transistor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57128962A (en) * | 1981-02-03 | 1982-08-10 | Toshiba Corp | Semiconductor device |
-
1986
- 1986-10-17 JP JP24792286A patent/JPS63219163A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57128962A (en) * | 1981-02-03 | 1982-08-10 | Toshiba Corp | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5045912A (en) * | 1989-04-21 | 1991-09-03 | Nec Corporation | Bi-CMOS integrated circuit device having a high speed lateral bipolar transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5569612A (en) | Process for manufacturing a bipolar power transistor having a high breakdown voltage | |
JPS63219163A (ja) | 半導体集積回路 | |
JP2513474B2 (ja) | 半導体集積回路 | |
JPS63219164A (ja) | 半導体集積回路 | |
JPH0582534A (ja) | 半導体装置 | |
JPH055373B2 (ja) | ||
JPH0258865A (ja) | 半導体装置 | |
JPS63219166A (ja) | 縦型pnpトランジスタ | |
JP3311037B2 (ja) | 半導体装置 | |
JP2845469B2 (ja) | 半導体装置 | |
JPH02189927A (ja) | 半導体装置 | |
JPH0474478A (ja) | ダイオード | |
JPS61150383A (ja) | 半導体装置 | |
JPS61111575A (ja) | 半導体装置 | |
JPS59152666A (ja) | 横形トランジスタ | |
JPS6393154A (ja) | 半導体装置 | |
JPS61208260A (ja) | 半導体装置 | |
JPS59189671A (ja) | 半導体装置 | |
JPS6276775A (ja) | 半導体装置 | |
JPS62165964A (ja) | 半導体装置 | |
JPS5987861A (ja) | 縦形pnpトランジスタ | |
JPH0578944B2 (ja) | ||
JPS63128741A (ja) | 半導体注入集積論理回路装置 | |
JPH01100968A (ja) | 半導体装置 | |
JPH05315549A (ja) | 半導体装置 |