JP3311037B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3311037B2 JP3311037B2 JP25319892A JP25319892A JP3311037B2 JP 3311037 B2 JP3311037 B2 JP 3311037B2 JP 25319892 A JP25319892 A JP 25319892A JP 25319892 A JP25319892 A JP 25319892A JP 3311037 B2 JP3311037 B2 JP 3311037B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- base
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に係わり、
特にベ−ス〜コレクタ間にショットキバリアダイオ−ド
を設けたバイポ−ラトランジスタに関するものである。
特にベ−ス〜コレクタ間にショットキバリアダイオ−ド
を設けたバイポ−ラトランジスタに関するものである。
【０００２】
【従来の技術】図４はベ−ス〜コレクタ間にショットキ
バリアダイオ−ドを挿入した従来の一般的なバイポ−ラ
トランジスタ（この種のトランジスタを、以下、ＳＢＤ
付きトランジスタと称す）の断面図である。
バリアダイオ−ドを挿入した従来の一般的なバイポ−ラ
トランジスタ（この種のトランジスタを、以下、ＳＢＤ
付きトランジスタと称す）の断面図である。
【０００３】図４に示すように、ｐ型シリコン基板１０
上にはｎ型シリコンエピタキシャル層が形成され、この
エピタキシャル層の表面領域にはフィ−ルド絶縁膜１４
が形成されている。このフィ−ルド絶縁膜１４の直下に
はエピタキシャル層をバイポ−ラのコレクタを成すｎ型
の島領域１２に分割するｐ型分離領域１６がｐ型基板１
０に達して形成されている。島領域１２と基板１０との
間にはコレクタの一部を成す高濃度ｎ型埋込層１８が設
けられている。この埋込層１８には島領域１２表面より
形成された高濃度ｎ型コレクタ取出し領域２０が接続さ
れている。この取出し領域２０にはコレクタ配線層Ｃが
接続される。コレクタである島領域１２の表面領域には
ｐ型ベ−ス拡散層２２が形成され、更にベ−ス拡散層２
２の表面領域にはｎ型エミッタ拡散層２４が形成されて
いる。このエミッタ拡散層２４にはエミッタ配線層Ｅが
接続される。またｐ型ベ−ス拡散層２２の一部にはｎ型
島領域１２が露呈する露呈部２６が設けられており、ベ
−ス配線層Ｂは、露呈部２６とベ−ス拡散層２２とに跨
がって接続される。この際、ベ−ス配線層Ｂと露呈部２
６との間にはショットキバリアダイオ−ドＳＤが形成さ
れる。またベ−ス配線層Ｂはその周囲のみがベ−ス拡散
層２２に接し、これによりダイオ−ドＳＤの周囲にｐ型
のガ−ドリングが設けられるものである。
上にはｎ型シリコンエピタキシャル層が形成され、この
エピタキシャル層の表面領域にはフィ−ルド絶縁膜１４
が形成されている。このフィ−ルド絶縁膜１４の直下に
はエピタキシャル層をバイポ−ラのコレクタを成すｎ型
の島領域１２に分割するｐ型分離領域１６がｐ型基板１
０に達して形成されている。島領域１２と基板１０との
間にはコレクタの一部を成す高濃度ｎ型埋込層１８が設
けられている。この埋込層１８には島領域１２表面より
形成された高濃度ｎ型コレクタ取出し領域２０が接続さ
れている。この取出し領域２０にはコレクタ配線層Ｃが
接続される。コレクタである島領域１２の表面領域には
ｐ型ベ−ス拡散層２２が形成され、更にベ−ス拡散層２
２の表面領域にはｎ型エミッタ拡散層２４が形成されて
いる。このエミッタ拡散層２４にはエミッタ配線層Ｅが
接続される。またｐ型ベ−ス拡散層２２の一部にはｎ型
島領域１２が露呈する露呈部２６が設けられており、ベ
−ス配線層Ｂは、露呈部２６とベ−ス拡散層２２とに跨
がって接続される。この際、ベ−ス配線層Ｂと露呈部２
６との間にはショットキバリアダイオ−ドＳＤが形成さ
れる。またベ−ス配線層Ｂはその周囲のみがベ−ス拡散
層２２に接し、これによりダイオ−ドＳＤの周囲にｐ型
のガ−ドリングが設けられるものである。
【０００４】上記構造のように従来のＳＢＤ付きトラン
ジスタはダイオ−ドＳＤの周囲にガ−ドリングが設けら
れるものが一般的である。しかし、上記構造のＳＢＤ付
きトランジスタでは、次のような問題があった。
ジスタはダイオ−ドＳＤの周囲にガ−ドリングが設けら
れるものが一般的である。しかし、上記構造のＳＢＤ付
きトランジスタでは、次のような問題があった。
【０００５】（１） ダイオ−ドＳＤの周囲にｐ型のガ
−ドリングが設けられるが、これは拡散層から成る。特
にｎｐｎ型トランジスタではガ−ドリングの導電型を決
定する不純物がボロンであり、その拡散速度は速い。こ
のために製造工程中のわずかな温度の違いで横方向拡散
が進み、ガ−ドリングの大きさが変化する。ガ−ドリン
グの大きさが変ればショットキ面積も変ってしまうの
で、ダイオ−ドＳＤの特性にばらつきが発生する。更に
ガ−ドリングを作るには不純物の横方向拡散を考慮せね
ばならず、露呈部２６の面積を当初から最小の設計ル−
ルで作るのは不可能に近く、微細化が困難である。
−ドリングが設けられるが、これは拡散層から成る。特
にｎｐｎ型トランジスタではガ−ドリングの導電型を決
定する不純物がボロンであり、その拡散速度は速い。こ
のために製造工程中のわずかな温度の違いで横方向拡散
が進み、ガ−ドリングの大きさが変化する。ガ−ドリン
グの大きさが変ればショットキ面積も変ってしまうの
で、ダイオ−ドＳＤの特性にばらつきが発生する。更に
ガ−ドリングを作るには不純物の横方向拡散を考慮せね
ばならず、露呈部２６の面積を当初から最小の設計ル−
ルで作るのは不可能に近く、微細化が困難である。
【０００６】（２） 島領域１２の不純物濃度はトラン
ジスタの静特性に大きく影響を与えるので、その濃度範
囲の設定に制限がある。このためダイオ−ドＳＤにおい
て、その順方向降下電圧ＶF の制御に自由度がなく、ト
ランジスタの特性を変えないで、コレクタエミッタ飽和
電圧ＶCE(sat) を更に小さくすることは難しい。
ジスタの静特性に大きく影響を与えるので、その濃度範
囲の設定に制限がある。このためダイオ−ドＳＤにおい
て、その順方向降下電圧ＶF の制御に自由度がなく、ト
ランジスタの特性を変えないで、コレクタエミッタ飽和
電圧ＶCE(sat) を更に小さくすることは難しい。
【０００７】（３） ガ−ドリングはそれ自体大きい寄
生容量を持っており、かつショットキ接合の空乏層もほ
ぼ島領域の厚みまで伸びるため、トランジスタの寄生容
量がもともと大きい。
生容量を持っており、かつショットキ接合の空乏層もほ
ぼ島領域の厚みまで伸びるため、トランジスタの寄生容
量がもともと大きい。
【０００８】
【発明が解決しようとする課題】以上の挙げた各問題等
により、従来の構造のＳＢＤ付きトランジスタは、微細
化が難しい上に、動作の高速化かつ小さいコレクタエミ
ッタ飽和電圧ＶCE(sat)を実現することも困難である。
により、従来の構造のＳＢＤ付きトランジスタは、微細
化が難しい上に、動作の高速化かつ小さいコレクタエミ
ッタ飽和電圧ＶCE(sat)を実現することも困難である。
【０００９】この発明は上記のような点に鑑みて為され
たもので、その目的は、微細化を容易に推進できるとと
もに、動作の高速化かつ小さいコレクタエミッタ飽和電
圧ＶCE(sat) を実現できる半導体装置を提供することに
ある。
たもので、その目的は、微細化を容易に推進できるとと
もに、動作の高速化かつ小さいコレクタエミッタ飽和電
圧ＶCE(sat) を実現できる半導体装置を提供することに
ある。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板と、この基板内に形成された第１導電
型のコレクタ領域と、このコレクタ領域内に形成された
第２導電型のベース領域と、このベース領域内に形成さ
れた第１導電型のエミッタ領域と、前記基板の表面領域
に形成されたフィールド絶縁膜と、前記コレクタ領域の
コレクタ取り出し領域の一部に接続されるとともに、前
記コレクタ取り出し領域の一部より、前記フィールド絶
縁膜の前記コレクタ取り出し領域と前記ベース領域との
間の部分上に引き出された半導体層と、この半導体層お
よび前記コレクタ取り出し領域にそれぞれ接続されたコ
レクタ配線と、前記エミッタ領域に接続されたエミッタ
配線と、前記ベース領域および前記フィールド絶縁膜上
で前記半導体層に接続されるとともに、前記半導体層と
はショットキ接合を成すベース配線とを具備することを
特徴とする。
置は、半導体基板と、この基板内に形成された第１導電
型のコレクタ領域と、このコレクタ領域内に形成された
第２導電型のベース領域と、このベース領域内に形成さ
れた第１導電型のエミッタ領域と、前記基板の表面領域
に形成されたフィールド絶縁膜と、前記コレクタ領域の
コレクタ取り出し領域の一部に接続されるとともに、前
記コレクタ取り出し領域の一部より、前記フィールド絶
縁膜の前記コレクタ取り出し領域と前記ベース領域との
間の部分上に引き出された半導体層と、この半導体層お
よび前記コレクタ取り出し領域にそれぞれ接続されたコ
レクタ配線と、前記エミッタ領域に接続されたエミッタ
配線と、前記ベース領域および前記フィールド絶縁膜上
で前記半導体層に接続されるとともに、前記半導体層と
はショットキ接合を成すベース配線とを具備することを
特徴とする。
【００１１】
【作用】上記のような半導体装置にあっては、コレクタ
取り出し領域の一部より、フィールド絶縁膜のうち、コ
レクタ取り出し領域とベース領域との間の部分上に引き
出された半導体層が、ベース配線とショットキ接合を成
して接続されている。これにより、ショットキバリアダ
イオードを基板の表面領域に形成されたフィールド絶縁
膜上に設けることができ、ショットキバリアダイオード
を基板中の不純物の横方向拡散に左右されることなく形
成できる。さらに不純物の横方向拡散に左右されなくな
れば、ショットキバリアダイオードの特性ばらつきを軽
減できる。さらに横方向拡散によるショットキ面積の減
少もなくなるのでショットキバリアダイオードの形成に
際し、最小の設計ルールで作ることも可能となりＳＢＤ
付きトランジスタの微細化を推進できる。
取り出し領域の一部より、フィールド絶縁膜のうち、コ
レクタ取り出し領域とベース領域との間の部分上に引き
出された半導体層が、ベース配線とショットキ接合を成
して接続されている。これにより、ショットキバリアダ
イオードを基板の表面領域に形成されたフィールド絶縁
膜上に設けることができ、ショットキバリアダイオード
を基板中の不純物の横方向拡散に左右されることなく形
成できる。さらに不純物の横方向拡散に左右されなくな
れば、ショットキバリアダイオードの特性ばらつきを軽
減できる。さらに横方向拡散によるショットキ面積の減
少もなくなるのでショットキバリアダイオードの形成に
際し、最小の設計ルールで作ることも可能となりＳＢＤ
付きトランジスタの微細化を推進できる。
【００１２】又、ショットキバリアダイオ−ドの順方向
降下電圧ＶF は、例えば半導体層の不純物濃度を変える
ことにより種々選択できる。この半導体層は、基板内に
形成されたコレクタより引き出されたものであり、トラ
ンジスタのバイポ−ラ動作には直接関係しない。よって
この半導体層の不純物濃度を変えてもトランジスタの特
性にほとんど影響しない。従ってトランジスタの特性を
変えることなく、ショットキバリアダイオ−ドの順方向
降下電圧ＶF を制御でき、コレクタ〜エミッタ飽和電圧
ＶCE(sat) をより小さくすることも可能となる。
降下電圧ＶF は、例えば半導体層の不純物濃度を変える
ことにより種々選択できる。この半導体層は、基板内に
形成されたコレクタより引き出されたものであり、トラ
ンジスタのバイポ−ラ動作には直接関係しない。よって
この半導体層の不純物濃度を変えてもトランジスタの特
性にほとんど影響しない。従ってトランジスタの特性を
変えることなく、ショットキバリアダイオ−ドの順方向
降下電圧ＶF を制御でき、コレクタ〜エミッタ飽和電圧
ＶCE(sat) をより小さくすることも可能となる。
【００１３】又、ショットキバリアダイオ−ドを本質的
に基板に作り込まないので、従来のようなガ−ドリング
が必要なくなる。さらにショットキバリアダイオ−ドに
よる空乏層は基板内の領域より引き出された第１の導体
層の厚さより伸びることはない。従ってトランジスタの
寄生容量が減り、動作を高速化できる。
に基板に作り込まないので、従来のようなガ−ドリング
が必要なくなる。さらにショットキバリアダイオ−ドに
よる空乏層は基板内の領域より引き出された第１の導体
層の厚さより伸びることはない。従ってトランジスタの
寄生容量が減り、動作を高速化できる。
【００１４】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。なお、参照する図面において、図４と同一
の部分については同一の参照符号を付す。図１はこの発
明の第１の実施例に係わるＳＢＤ付きトランジスタの断
面図である。
り説明する。なお、参照する図面において、図４と同一
の部分については同一の参照符号を付す。図１はこの発
明の第１の実施例に係わるＳＢＤ付きトランジスタの断
面図である。
【００１５】図１に示すように、高濃度ｎ型コレクタ取
り出し領域２０の一部より、ｎ型のポリシリコン層２６
がフィ−ルド絶縁膜１４の上に引き出されている。金属
から成るベ−ス配線層Ｂはｐ型ベ−ス拡散層２２に接続
されるとともに、ポリシリコン層２６に接続される。こ
の際、ベ−ス配線層Ｂとポリシリコン層２６との間にシ
ョットキバリアダイオ−ドＳＤが形成される。またコレ
クタ配線Ｃはポリシリコン層２６および取り出し領域２
０にそれぞれ跨がって形成され、これによりトランジス
タのベ−ス〜コレクタ間に順方向のダイオ−ドＳＤが挿
入される。このダイオ−ドＳＤはベ−ス配線層Ｂを構成
する金属の組成とポリシリコン層２６の不純物濃度とを
それぞれ制御し、互いにショットキ接合を成すように設
定するだけで容易に得られるものである。
り出し領域２０の一部より、ｎ型のポリシリコン層２６
がフィ−ルド絶縁膜１４の上に引き出されている。金属
から成るベ−ス配線層Ｂはｐ型ベ−ス拡散層２２に接続
されるとともに、ポリシリコン層２６に接続される。こ
の際、ベ−ス配線層Ｂとポリシリコン層２６との間にシ
ョットキバリアダイオ−ドＳＤが形成される。またコレ
クタ配線Ｃはポリシリコン層２６および取り出し領域２
０にそれぞれ跨がって形成され、これによりトランジス
タのベ−ス〜コレクタ間に順方向のダイオ−ドＳＤが挿
入される。このダイオ−ドＳＤはベ−ス配線層Ｂを構成
する金属の組成とポリシリコン層２６の不純物濃度とを
それぞれ制御し、互いにショットキ接合を成すように設
定するだけで容易に得られるものである。
【００１６】図２はこの発明の第２の実施例に係わるＳ
ＢＤ付きトランジスタの断面図である。図２において図
１と同一の部分については同一の参照符号を付し、異な
る部分についてのみ説明する。
ＢＤ付きトランジスタの断面図である。図２において図
１と同一の部分については同一の参照符号を付し、異な
る部分についてのみ説明する。
【００１７】第２の実施例は、この発明を自己整合型バ
イポ−ラトランジスタに適用した例である。図２におい
て、参照符号３０はエミッタ引き出し用のｎ型ポリシリ
コン層であり、参照符号３２はベ−ス引き出し用のｐ型
ポリシリコン層である。
イポ−ラトランジスタに適用した例である。図２におい
て、参照符号３０はエミッタ引き出し用のｎ型ポリシリ
コン層であり、参照符号３２はベ−ス引き出し用のｐ型
ポリシリコン層である。
【００１８】上記構成によれば、ダイオ−ドＳＤを作り
込むためのポリシリコン層２６を、ポリシリコン層３
０、あるいはポリシリコン層３２等と共通のポリシリコ
ンで作ることも可能である。
込むためのポリシリコン層２６を、ポリシリコン層３
０、あるいはポリシリコン層３２等と共通のポリシリコ
ンで作ることも可能である。
【００１９】図３は第３の実施例に係わるＳＢＤ付きト
ランジスタの断面図である。図３において図２と同一の
部分については同一の参照符号を付し、異なる部分につ
いてのみ説明する。第３の実施例は自己整合型バイポ−
ラトランジスタにおいて、ポリシリコン層２６が、エミ
ッタ引き出し用のポリシリコン層を兼ねた例である。
ランジスタの断面図である。図３において図２と同一の
部分については同一の参照符号を付し、異なる部分につ
いてのみ説明する。第３の実施例は自己整合型バイポ−
ラトランジスタにおいて、ポリシリコン層２６が、エミ
ッタ引き出し用のポリシリコン層を兼ねた例である。
【００２０】以上、各実施例により説明したＳＢＤ付き
トランジスタによれば、コレクタよりフィ−ルド絶縁膜
１４の上に引き出されたポリシリコン層２６をカソ−ド
とし、一方、ポリシリコン層２６に接続され、金属から
成るベ−ス配線層Ｂがアノ−ドとしたショットキバリア
ダイオ−ドＳＤが形成されている。これによりダイオ−
ドＳＤの周囲からはこれのショットキ面積を変化させて
しまうような拡散層がなくなる。従ってダイオ−ドＳＤ
の特性のばらつきが少なくなるとともに、ダイオ−ドＳ
Ｄの寸法は最小の設計ル−ルで作ることができ、かつ製
法の進展に伴いつつトランジスタの微細化を簡単に図る
ことができる。
トランジスタによれば、コレクタよりフィ−ルド絶縁膜
１４の上に引き出されたポリシリコン層２６をカソ−ド
とし、一方、ポリシリコン層２６に接続され、金属から
成るベ−ス配線層Ｂがアノ−ドとしたショットキバリア
ダイオ−ドＳＤが形成されている。これによりダイオ−
ドＳＤの周囲からはこれのショットキ面積を変化させて
しまうような拡散層がなくなる。従ってダイオ−ドＳＤ
の特性のばらつきが少なくなるとともに、ダイオ−ドＳ
Ｄの寸法は最小の設計ル−ルで作ることができ、かつ製
法の進展に伴いつつトランジスタの微細化を簡単に図る
ことができる。
【００２１】またダイオ−ドＳＤの特性はポリシリコン
層２６の不純物濃度とベ−ス配線層Ｂを構成する金属の
組成によって決定できる。更にポリシリコン層２６の不
純物濃度はトランジスタの動作に直接に影響を与えるこ
とはなく、その不純物濃度を自由に変えることができ、
ダイオ−ドＳＤの特性、例えば順方向降下電圧ＶF を自
在に制御できる。従ってトランジスタの特性を変えるこ
となく、コレクタ〜エミッタ飽和電圧ＶCE(sat) をより
小さくすることも可能となる。
層２６の不純物濃度とベ−ス配線層Ｂを構成する金属の
組成によって決定できる。更にポリシリコン層２６の不
純物濃度はトランジスタの動作に直接に影響を与えるこ
とはなく、その不純物濃度を自由に変えることができ、
ダイオ−ドＳＤの特性、例えば順方向降下電圧ＶF を自
在に制御できる。従ってトランジスタの特性を変えるこ
となく、コレクタ〜エミッタ飽和電圧ＶCE(sat) をより
小さくすることも可能となる。
【００２２】またガ−ドリングがないのでトランジスタ
の寄生容量は減り、かつダイオ−ドＳＤによる空乏層も
ポリシリコン層２６より基板方向に伸びることがない。
よって、トランジスタの寄生容量が緩和され、例えばオ
フスピ−ドを速くできる等、動作をより高速とすること
ができる。
の寄生容量は減り、かつダイオ−ドＳＤによる空乏層も
ポリシリコン層２６より基板方向に伸びることがない。
よって、トランジスタの寄生容量が緩和され、例えばオ
フスピ−ドを速くできる等、動作をより高速とすること
ができる。
【００２３】
【発明の効果】以上のようにこの発明によれば、微細化
が容易であるとともに動作が高速、かつ小さいコレクタ
エミッタ飽和電圧ＶCE(sat) を実現できる半導体装置を
提供できる。
が容易であるとともに動作が高速、かつ小さいコレクタ
エミッタ飽和電圧ＶCE(sat) を実現できる半導体装置を
提供できる。
【図１】図１はこの発明の第１の実施例に係わる半導体
装置の断面図。
装置の断面図。
【図２】図２はこの発明の第２の実施例に係わる半導体
装置の断面図。
装置の断面図。
【図３】図３はこの発明の第３の実施例に係わる半導体
装置の断面図。
装置の断面図。
【図４】図４は従来の半導体装置の断面図。
１０…ｐ型シリコン基板、１２…ｎ型島領域、１４…フ
ィ−ルド絶縁膜、１６…ｐ型分離領域、１８…高濃度ｎ
型埋込層、２０…高濃度ｎ型コレクタ取出し領域、２２
…ｐ型ベ−ス拡散層、２４…ｎ型エミッタ拡散層、２
６、３０、３２…ポリシリコン層、Ｅ…エミッタ配線
層、Ｂ…ベ−ス配線層、Ｃ…コレクタ配線層、ＳＤ…シ
ョットキバリアダイオ−ド。
ィ−ルド絶縁膜、１６…ｐ型分離領域、１８…高濃度ｎ
型埋込層、２０…高濃度ｎ型コレクタ取出し領域、２２
…ｐ型ベ−ス拡散層、２４…ｎ型エミッタ拡散層、２
６、３０、３２…ポリシリコン層、Ｅ…エミッタ配線
層、Ｂ…ベ−ス配線層、Ｃ…コレクタ配線層、ＳＤ…シ
ョットキバリアダイオ−ド。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/06 H01L 29/73 H01L 21/8222 H01L 21/331
Claims (1)
- 【請求項１】 半導体基板と、 前記基板内に形成された第１導電型のコレクタ領域と、 前記コレクタ領域内に形成された第２導電型のベース領
域と、 前記ベース領域内に形成された第１導電型のエミッタ領
域と、 前記基板の表面領域に形成されたフィールド絶縁膜と、 前記コレクタ領域のコレクタ取り出し領域の一部に接続
されるとともに、前記コレクタ取り出し領域の一部よ
り、前記フィールド絶縁膜のうち、前記コレクタ取り出
し領域と前記ベース領域との間の部分上に引き出された
半導体層と、 前記半導体層および前記コレクタ取り出し領域にそれぞ
れ接続されたコレクタ配線と、 前記エミッタ領域に接続されたエミッタ配線と、 前記ベース領域および前記フィールド絶縁膜上で前記半
導体層に接続されるとともに、前記半導体層とはショッ
トキ接合を成すベース配線と を具備することを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25319892A JP3311037B2 (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25319892A JP3311037B2 (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104386A JPH06104386A (ja) | 1994-04-15 |
| JP3311037B2 true JP3311037B2 (ja) | 2002-08-05 |
Family
ID=17247921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25319892A Expired - Fee Related JP3311037B2 (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3311037B2 (ja) |
-
1992
- 1992-09-22 JP JP25319892A patent/JP3311037B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06104386A (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4394674A (en) | Insulated gate field effect transistor | |
| US4933737A (en) | Polysilon contacts to IC mesas | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| JPH0410226B2 (ja) | ||
| US3510736A (en) | Integrated circuit planar transistor | |
| JP3311037B2 (ja) | 半導体装置 | |
| US5536966A (en) | Retrograde NWell cathode Schottky transistor and fabrication process | |
| JPS61245573A (ja) | 半導体装置 | |
| JPH055373B2 (ja) | ||
| JPS59169177A (ja) | 半導体装置 | |
| JPS62154779A (ja) | 半導体集積回路装置 | |
| JP2507055B2 (ja) | 半導体集積回路の製造方法 | |
| JP2763432B2 (ja) | 半導体装置 | |
| JP3182175B2 (ja) | ダーリントントランジスタ及びその製造方法 | |
| JPS6276775A (ja) | 半導体装置 | |
| JPH09260501A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JP2845469B2 (ja) | 半導体装置 | |
| JPH0575035A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6132823B2 (ja) | ||
| JPH0574794A (ja) | 半導体装置及びその製造方法 | |
| JPS61208260A (ja) | 半導体装置 | |
| JPS6156624B2 (ja) | ||
| JPS634715B2 (ja) | ||
| JPH02154464A (ja) | ショットキーバリアダイオード | |
| JPS6153862B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |