JP2513474B2

JP2513474B2 - 半導体集積回路

Info

Publication number: JP2513474B2
Application number: JP61247926A
Authority: JP
Inventors: 輝夫田端
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1996-07-03
Anticipated expiration: 2011-07-03
Also published as: JPS63219165A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体集積回路（IC）に組み込まれるラテラ
ルPNPトランジスタの改良に関する。

（ロ）従来の技術従来、半導体集積回路に組み込まれるラテラルトラン
ジスタとしては、例えば特開昭59−159566号公報に記載
されているものがある。

すなわち第３図に示す如く、Ｐ型半導体基板（１）上
に形成したＮ型エピタキシャル層（２）と、基板（１）
表面に設けたN⁺型の埋込層（３）と、この埋込層（３）
を囲むようにエピタキシャル層（２）を貫通したP⁺型の
分離領域（４）と、分離領域（４）により島状に分離さ
れた島領域（５）と、島領域（５）表面に横方向に配置
したＰ型エミッタ領域（６）、Ｐ型コレクタ領域（７）
及びN⁺型ベースコンタクト領域（８）と、エピタキシャ
ル層（２）を被覆する酸化膜（９）と、酸化膜（９）に
開孔したコンタクトホールを介して各領域とオーミック
コンタクトする電極（10）とで構成されている。

（ハ）発明が解決しようとする問題点しかしながら、従来のラテラルPNPトランジスタは耐
圧を維持するためにパターンサイズが大である欠点があ
った。また、ベースコンタクト領域（８）を１個所にし
か設けていない為、位置によってベースのバイアスが異
り、I_Cmaxが理論値より小である欠点があった。ベース
バイアスを均等にする手法として、ベースコンタクト領
域（８）をリング状に配置する手法があるものの、これ
ではパターンサイズが増大してしまう。

（ニ）問題点を解決するための手段本発明は斯上した欠点に鑑みてなされ、コレクタ領域
（27）に接しながらこれをリング状に囲むようにＮ型の
高濃度ベース領域（28）を形成し、この不純物濃度を、
コレクタ領域（27）と高濃度ベース領域（28）とのPN接
合の降伏電圧がコレクタ領域（27）の内側部と島領域
（25）とのPN接合のベース・コレクタ間降伏電圧V_CBOに
よって決まるエミッタ・コレクタ間降伏電圧V_CEOより大
となるような不純物濃度に設定することにより、耐圧を
維持したまま従来の欠点を大幅に改善した半導体集積回
路装置を得るものである。

（ホ）作用本発明によれば、エピタキシャル層（22）よりは高濃
度の高濃度ベース領域（28）がコレクタ領域（27）全周
を囲むので、ベースとして活性な領域全てに略均等なベ
ースバイアスを印加することができ、さらに空乏層の拡
がりを抑制するのでパターンサイズを縮小できる。

また、コレクタ領域（27）と高濃度コレクタ領域（2
8）が接することによって見かけ上、ベース・コレクタ
間降伏電圧V_CBO1が減少するものの、トランジスタ特性
の重要な要素の１つであるエミッタ・コレクタ間降伏電
圧V_CEOは、それがトランジスタとして活性なコケクタ領
域（27）の内側部と島領域（25）とのPN接合による実質
的なベース・コレクタ間降伏電圧V_CBO2で決定される
為、前記見かけ上のV_CBO1が低下してもV_CEOには関係せ
ず、従来と変らぬV_CEOが得られる。

（ヘ）実施例以下、本発明を図面を参照しながら詳細に説明する。

第１図Ａ及び第１図Ｂは本発明によるラテラルPNPト
ランジスタを示し、Ｐ型半導体基板（21）上に形成した
Ｎ型エピタキシャル層（22）と、基板（21）表面に設け
たN⁺型の埋込層（23）と、この埋込層（23）を囲むよう
にエピタキシャル層（22）を貫通したP⁺型の分離領域
（24）と、分離領域（24）により島状に分離された島領
域（25）と、島領域（25）表面に形成したＰ型エミッタ
領域（26）と、このエミッタ領域（26）を離間して取り
囲むように形成したＰ型コレクタ領域（27）と、コレク
タ領域（27）と接触しながらこれを取り囲むように形成
した高濃度ベース領域（28）と、島領域（25）表面に形
成したN⁺型のベースコンタクト領域（29）と、エピタキ
シャル層（22）を被覆する酸化膜（30）と、この酸化膜
（30）に開孔したコンタクトホールを介してエミッタ領
域（26）、コレクタ領域（27）及びベースコンタクト領
域（29）と夫々オーミックコンタクトする電極（31）と
で構成されている。島領域（25）はベースであり、コレ
クタ領域（27）とエミッタ領域（26）との間の島領域
（25）表面がトランジスタとして活性なベースとなる。
尚高濃度ベース領域（28）のみで良好なオーミックコン
タクトが得られるならば、ベースコンタクト領域（29）
は不要である。

本発明の特徴とする高濃度ベース領域（28）はコレク
タ領域（27）に接すると同時に分離領域（24）にも接す
るように形成し、その深さはコレクタ領域（27）より深
く、埋込層（23）上部よりは浅くしてある。コレクタ領
域（27）より深く且つコレクタ領域（27）と大きく重畳
させた方がコレクタ領域（27）底部に高濃度の領域が生
じるからベースバイアスを加える点で有利であり、埋込
層（23）に達するまで深く形成するには不純物濃度と拡
散時間の点で無理がある。そして高濃度ベース領域（2
8）の不純物濃度を、コレクタ領域（27）と高濃度ベー
ス領域（28）のPN接合による見かけ上のベース・コレク
タ間降伏電圧V_CBO1が、トランジスタとして活性なコレ
クタ領域（27）の内側部と島領域（25）とのPN接合によ
る実質的なベース・コレクタ間降伏電圧V_CBO2によって
決定するエミッタ・コレクタ間降伏電圧V_CEOを下まわら
ないような不純物濃度に設定してある。従来の構造でコ
レクタ領域（27）とコレクタコンタクト領域（29）が接
すると前記見かけ上のV_CBO1が数Ｖまで低下することが
知られているから、この不純物濃度はエピタキシャル層
（22）より高くコレクタコンタクト領域（29）より低い
範囲、具体的には10¹²〜10¹⁴cm^-2である。尚高濃度ベー
ス領域（28）と分離領域（24）とが接触することによっ
て分離耐圧V_B-SUBが低下する危惧があるものの、分離領
域（24）は最も深い拡散領域であってかなり緩やかな濃
度勾配を有し、その為従来の構造で100V前後、本発明の
ものでも数十Ｖの耐圧を保つので実用上何ら問題無い。

トランジスタの重要な特性の１つであるエミッタ・コ
レクタ間電圧V_CBOは、次式で表わされることが知られて
いる。

（但し、Ｂは比例定数、ｎは整数）ここで、V_CEOはh_FE倍のI_CBO（ベース・コレクタ間電
流）で表わされるI_CEO（エミッタ・コレクタ間電流）の
雪崩的な増倍現象が起る電圧であるから、結局（１）式
のV_CBO2はh_FEを決めている領域のベース・コレクタ接合
のダイオード的雪崩降伏電圧、つまりトランジスタとし
て活性なコレクタ領域（27）の内側部と島領域（25）と
のPN接合の降伏電圧を意味する。従って、本願の如くコ
レクタ領域（27）外周部における見かけ上のV_CBO1を減
じても、（１）式のV_CBO2は変化せず、V_CEOも何ら変化
しないのである。また、同様の理由によってh_FEも何ら
変化しない。但し、前記した如くエミッタ・コレクタ間
にはh_FE・I_CBOの担体の流れがあるので雪崩降伏はベー
ス・コレクタのPN接合より起りやすく、V_CEO＜V_CBOであ
ることが（１）式からも明らかである。従ってV_CBO1がV
_CEOとは無関係であるとはいえ、V_CBO2によって決まるV
_CEOそのものを下まわると今度はV_CEO＝V_CBO1になってし
まう。

第２図はこのようなV_CEO、V_CBO1、V_CBO2の関係を説明
するための特性図で、横軸にh_FEを、縦軸に降伏電圧を
とってある。（１）式よりV_CEOはh_FEの値が大きい程低
くなり、V_CBO2はh_FEに関して一定になる。また、従来の
構造ではコレクタ領域（27）の外周部と内周部とで島領
域（25）の不純物濃度が等しいので、従来のV_CBO1はV
_CBO2に等しい。そして本発明による構造のV_CBO1は、高
濃度ベース領域（28）とコレクタ領域（27）とが接する
ことによって減少するものの、V_CBO2は全く変り無く、
上述した理由により、V_CBO1がV_CEOを下まわらない限
り、V_CEOは変化無い。

また、本発明はトランジスタのh_FEを考慮した上で高
濃度ベース領域（28）の不純物濃度を決めれば良い。つ
まり、トランジスタのh_FEを例えば100に設定したなら
ば、そのV_CEOは第２図Ａ点の値を保持すれば良いことか
ら、高濃度のベース領域（28）の不純物濃度をやや高目
に設定してV_CBO1が図示点線（本発明の他のV_CBO1）の如
く、h_FEが100以下の範囲ではV_CBO1がV_CEOを下まわるよ
うに設定しても実用上全く問題の無いラテラルPNPトラ
ンジスタが得られるのである。

従って本発明によれば、従来と同じ数十ＶのV_CEOを維
持しつつ、エピタキシャル層（22）より高濃度ベース領
域（28）がコレクタ領域（27）と島領域（25）とのPN接
合及び島領域（25）と分離領域（24）とPN接合に生じる
空乏層を抑制し、コレクタ・基板間パンチスルー電圧を
高くできるので、その分コレクタ領域（27）から分離領
域（24）までの離間距離を縮めパターンサイズを縮小で
きる。また、高濃度ベース領域（28）がコレクタ領域
（27）外周を囲むので、ベースとして活性な領域に均等
にベースバイアスを印加することができ、それによって
コレクタ最大電流I_Cmaxが低下することの無いトランジ
スタが得られる。さらに、コレクタ領域（27）外周部の
島領域（25）表面におけるＰ型反転層を防止することも
できる。

（ト）発明の効果以上説明した如く、本発明によれば、高濃度ベース領
域（28）の不純物濃度を選定することによって、従来と
同じh_FEと数十Ｖの耐圧を維持しつつ、パターンサイズ
を縮小して高集積化が図れる利点を有する。また、パタ
ーンサイズを縮小しつつ、高濃度ベース領域（28）がベ
ースとして活性な領域を囲むので、その領域の全てに略
均等にバイアスを印加することができ、大きなコレクタ
最大電流I_cmaxを得ることができる。さらに、高濃度ベ
ース領域（28）がガードリングの役割を果すので、島領
域（25）表面のＰ型反転層を防止し、リーク電流を減少
できる利点をも有する。

【図面の簡単な説明】

第１図Ａ及び第１図Ｂは夫々本発明を説明するための断
面図及び平面図、第２図は本発明を説明するための特性
図、第３図は従来例を説明するための断面図である。（21）はＰ型半導体基板、（25）は島領域、（26）はＰ
型エミッタ領域、（27）はＰ型コレクタ領域、（28）は
Ｎ型高濃度ベース領域である。

Claims

(57)【特許請求の範囲】

【請求項１】一導電型の半導体基板上に形成した逆導電
型のエピタキシャル層と、前記エピタキシャル層を貫通する一導電型の分離領域に
より分離したベース領域となる島領域と、この島領域表面に設けた一導電型のエミッタ領域と、このエミッタ領域を離間して囲んだ一導電型のコレクタ
領域と、このコレクタ領域と前記分離領域との間に設けられたベ
ースコンタクト領域とを備え、前記エミッタ領域および前記コレクタ領域の間を除き、
前記コレクタ領域と前記分離領域に接触し、この間の前
記ベース領域となる島領域表面で、前記コレクタ領域の
底部に生じるように逆導電型の高濃度のベース領域を設
け、この高濃度のベース領域の不純物濃度を、前記コレクタ
領域と前記高濃度のベース領域とのPN接合による降伏電
圧が、トランジスタとして活性な領域における前記コレ
クタ領域と前記高濃度のベース領域を除く前記ベース領
域となる島領域とのPN接合によるベース・コレクタ間降
伏電圧によって決まるエミッタ・コレクタ間降伏電圧よ
り大となるような不純物濃度に設定したことを特徴とす
る半導体集積回路。