JPS5916414B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5916414B2
JPS5916414B2 JP50014978A JP1497875A JPS5916414B2 JP S5916414 B2 JPS5916414 B2 JP S5916414B2 JP 50014978 A JP50014978 A JP 50014978A JP 1497875 A JP1497875 A JP 1497875A JP S5916414 B2 JPS5916414 B2 JP S5916414B2
Authority
JP
Japan
Prior art keywords
region
transistor
emitter
semiconductor
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50014978A
Other languages
English (en)
Other versions
JPS5190275A (ja
Inventor
芳宏 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP50014978A priority Critical patent/JPS5916414B2/ja
Publication of JPS5190275A publication Critical patent/JPS5190275A/ja
Publication of JPS5916414B2 publication Critical patent/JPS5916414B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 バイポーラトー夛−シジスタに於て、そのエミッタとコ
レクタとを反転させた正逆両方向トランジスタに関して
高ぃhFE(エミッタ接地電流増巾率)を示し、特性に
優れたトランジスタが得られれば、AGC回路等に用い
て有利である。
通常のバイポーラトランジスタ例えばNPNトランジス
タは、第1図に示す如く、比較的高い不純物濃度を有す
るN形のサブストレイト1上に、これと同導電形を有す
るも、低い不純物濃度を有する半導体層2をエピタキシ
ャル成長し、このエピタキシャル成長半導体層2をコレ
クタ領域(第1の領域)として、その一部上にP形の不
純物を1 選択的に拡散して、P形のベース領域(第2
の領域)3を形成し、更にこのベース領域3の一部に選
択的にN形の不純物を高濃度をもつて拡散して、高濃度
のエミッタ領域(第3の領域)4を形成することによつ
て構成する。
Je及びJcは夫々第“03及び第2の領域間、第2及
び第1の領域間に形成されたエミッタ接合及びコレクタ
接合である。5、6、□はコレクタ、ベース及びエミッ
タ各電極を示し、C、B及びEは夫々コレクタ、ベース
及びエミッタ各端子を示す。
!5 このような2重拡散形の高濃度エミッタ形バイポ
ーラトランジスタに於ては、そのエミッタ領域4を高濃
度とすることによつて、エミッタ注入効率をあげて正方
向トランジスタに関するhFEを高めている。
このような構造によるバイポーラト’)0 ランジスタ
は、そのエミッタ領域4をコレクタとし、コレクタ領域
2をエミッタとする逆方向トランジスタに関しては、そ
のhFEが低い。又、第1図に示した高濃度エミッタ形
トランジスタに比して、更にhFEが高いトランジスタ
が25本出願入によつて、先に提案された。
このトランジスタは、そのエミッタ濃度が第1図に示し
た従来のトランジスタに比して充分低い。即ち、ベース
領域と同程度若しくは、これより低い濃度に選ばれ低濃
度エミッタ形トランジスタLEC構造を30有するもの
である。このLEC形トランジスタの一例を第2図につ
いて説明するに、この場合に於ても、比較的高い濃度を
有するN形のサブストレイト11と同導電形を有するも
、これに比し、充分低い不純物濃度35を有する第1の
エピタキシャル層12を形成し、その一部に選択的にP
形のベースとなる埋め込み領域13をイオン注入、若し
くは、選択的拡散によつて形成し、このエピタキシヤル
層12上に更に、このエピタキシヤル層12と同導電形
式を有し、且つ、同程度の不純物濃度を有する第2のエ
ピタキシヤル層14を形成し、このエピタキシヤル層1
4を厚昧方向に横切つて、領域13の周縁部に達する深
さの環状の拡散碩域15を形成する。
かくして、エピタキシヤル成長半導体層14よりなり、
領域15及び13によつて囲まれる部分を第3の碩域1
6とし、領域15及び13より成る部分を第2の領域1
7とし、その外周を囲むエピタキシヤル層12及び14
よりなるN形の低濃度碩域を第1の領域18とするトラ
ンジスタを構成する。そして、特にこの場合、第3の領
域16内にこの第3の領域16と第2の領域17との間
に形成されるPN接合Jeと対向して領域16内に於け
る少数キヤリアの拡散距離より小なる間隔をも・つて領
域16と同導電形式を有する高不純物濃度の領域19を
形成し、この領域19によつて、L−H接合よりなるバ
リアJBを形成する。
サブストレイト11の裏面、拡散領域15上及び高濃度
の領域19上には夫々コレクタ電極5、ベース電極6、
エミツタ電極7がオーミツクに被着される。
この構成に於て、各電極7,6及び5に夫々領域16,
17間の接合J8に順方向バイアスを与え、領域17及
び18間の接合J。
に逆方向バイアスを与えるバイアス手段を設ければ、第
3の領域16より第2の領域17に注入されたキヤリア
即ち電子は、両接合J8及びJ。間の間隔を領域13に
於ける少数キヤリア即ち、電子の拡散距離より小に選定
して置くことによつて第3の領域18に達せしめること
が出来、トランジスタ動作をなす。このような構成によ
るトランジスタLECは、そのエミツタ注入効率γが高
い。即ち、エミツタ注人効率γは、で与えられるので、
HFE従つてγを高くするにはベース即ち、第2の領域
への注人キヤリア即ち、電子の拡散による電流を一定と
した場合、エミツタ即ち、第3の領域16に注入される
ベース領域 j即ち、第2の須域17よりのキヤリア即
ちホール電流を出来るだけ小さくすればよいことになる
が、第2図に示したトランジスタLECに於ては、接合
J。
と対向してL−H接合によるバリアJBが形成されてい
るものであり、このバリアJBは例えば領域16の低濃
度部分に於ける不純物濃度を1015/Crllとし、
領域19に於ける濃度を1020/Cd程度にする時、
ポールに対して0.2eV程度のポテンシヤルバリアが
生ずるもので、この場合、領域17より領域16に注人
される少数キヤリア 3(ホール)は、バリアJBによ
つて押し戻されるためにこの第3の領域16に於けるホ
ール濃度勾配が平坦化し、領域17から領域16に向う
キヤリア(ホール)の注入が抑えられ、これがため、注
入効率rは向上し、HFEも高くなる。しかも、4,エ
ミツタ接合及びコレクタ接合となる接合J8及びJcが
形成される部分に於て、各領域の不純物濃度は低く選ば
れているので、その結晶欠陥は小で通常の高濃度エミッ
タ形トランジスタに比し、充分高いHFEを得ることが
出来るものである。第3図はLECトランジスタの他の
例を示すもので、この第3図に於ては、第2図と対応す
る部分には同一符号を附して重複説明を省略するも、こ
の場合に於ては、第3の領域16中にバリアJBとして
PN接合を形成するP形の領域20を選択的に形成した
場合である。この場合、領域17より領域16に注入さ
れた少数キヤリア即ち、ホールは須域22に向い、領域
20の電位が領域17とほぼ同電位となり、この須域2
0より領域16にホールが再注入されることによつて、
この領域16に於けるホールの濃度勾配が平坦化され、
ホールの拡散電流を減じてエミツタ注入効率rが向上さ
れ、電流増巾率HFEが高められるようになされている
。尚、第3図に示した例に於ては、領域20が電気的に
浮いてる状態を示したものであるが、第4図に示す如く
、この領域20を第2の領域17と連結した構造となす
ことも出来る。
これら、第1図乃至第4図のいずれのトランジスタに於
ても、その第3の領域をエミツタとし、第1の領域をコ
レクタとする正方向トランジスタに関しては、そのHF
Eが比較的高いか充分高く得られるものであるが、第3
の領域をコレクタとし、第1の領域をエミツタとする逆
方向トランジスタに関しては、そのHFEが比較的低い
本発明は、このようなバイポーラトランジスタ動作をな
す装置に於て、逆方向トランジスタ動作に関しても、そ
のHFEを充分高め得るようになすものである。先ず、
第5図を参照して、本発明を2重拡散形トランジスタ即
ち、高濃度エミツタ形トランジスタに適用する場合の一
例を説明しよう。
第5図に於て、第1図と対応する部分には同〒符号を附
して重複説明を省略する。本発明に於ては、高濃度のサ
ブストレイトすなわち半導体基体1上にその一部を限つ
て、第2の領域3と対向(正対)して更に高い不純物濃
度を有する埋め込み領域30を形成し、接合J。
と対向してL−H接合JB′を形成する。この埋め込み
領域30は、できるだけその周辺が領域3の周辺より外
側にあるような形状面積とする。
又、この領域30はサブストレイト1上にエピタキシヤ
ル層2を気相成長するに先き立つてサブストレイト1上
の一部に選択的に比較的拡散係数の小さい例えばAs又
はSbを5X1019〜5X1020/Cd程度の第1
〜第3の領域より高い濃度をもつて形成する。因みに、
サブストレイト1の濃度は1018Ad程度に選び得る
。又、エピタキシヤル層2の濃度は5X101524d
程度に選び得るものである。そして、この埋め込み領域
30と第2の領域即ちベース領域3との間隔、言い換え
れば接合J。及びJBI間の間隔は第1の領域に於ける
少数キヤリアの拡散距離より小に選定する。そして、第
3の領域4の多数キヤリアを第1の領域2に達せしめる
バイアス手段即ち接合J8に順方向バイアスを、接合J
cに逆方向バイアスを与える手段を設ける。
かくすれば、第3の領域4をエミツタ側とする正方向ト
ランジスタ動作がなされる。又、第1の領域2の多数キ
ヤリアを第3の領域4に達せしめるバイアス手段即ち接
合Jcに順方向バイアスを、接合Jeに逆方向バイアス
を与える手段を設ける。かくすれば、第1の領域2をエ
ミツタ側とする逆方向トランジスタ動作がなされる。尚
、第5図に示した例は本発明を高濃度エミツタ形トラン
ジスタに適用した場合であるが、第6図、第7図及び第
8図に夫々示す如く、本発明を第2図、第3図及び第4
図の構造を有するLECトランジスタに適用することも
出来る。
この場合に於ても、サブストレイト11上に比較的拡散
係数の小さいA8又はSb等の不純物を選択的に拡散し
置くことによつて、接合Jcと対向して選択的に埋め込
み領域30を形成し、L−H接合JB′を接合J。と対
向して形成する。この場合に於ても、埋め込み領域30
と第2の領域17の接合JOとの間隔は、第1の領域1
8に於ける少数キヤリアの拡散距離より小に選定する。
上述したように本発明に於ては、第1の領域18内に高
濃度の埋め込み領域30を形成したことによつて、接合
J。
と対向してL−H接合JVを形成するものであるから、
第2の領域3又は17から第1の領域2又は18に注入
される少数キヤリア即ち、ホールを押し戻すことが出来
、この領域2又は18即ち、この逆方向トランジスタに
於けるエミツタ領域内の少数キヤリアの勾配を平坦化し
、ホールの拡散電流を小とすることが出来、γ従つてH
FEの向上を計ることが出来るものである。因みに、こ
のような接合JB′を埋め込み領域30を設けることな
く、高濃度のサブストレイト1又は11とエピタキシヤ
ル層2又は12間に形成することが考えられるが、この
場合に於ては、サブストレイト1又は11の濃度を大と
する時、エピタキシヤル成長時、若しくは、その後の拡
散処理等のカロ熱工程に於て、サブストレイト中の不純
物がエピタキシヤル層2又は12中に入り込んで、所要
の特性を有するトランジスタを得難い。
然るに、本発明によればサブストレイト1若しくは11
自体は、それほどその濃度をあげることなく、埋め込み
領域30を選択的に形成するものであるから、その不純
物として、拡散係数の小なるものを選定すれば、更にこ
の濃度を高めることが出来、所望の特性を有し、しかも
、逆方向トランジスタに関しても充分高いHFEを有す
る従つて、対称性に優れたトランジスタを構成し得るも
のである。尚、上述した各例はNPNトランジスタに本
発明を適用した場合であるが、PNPトランジスタに本
発明を適用して同様の効果を奏せしめること明らかであ
ろう。
【図面の簡単な説明】
第1図は従来の高濃度エミツタ形トランジスタの拡大断
面図、第2図乃至第4図は低濃度エミツタ形トランジス
タの拡大断面図、第5図乃至第8図は本発明による半導
体装置の拡大断面図である。 1及び11はサブストレイト(半導体基体)、2,12
,14はエピタ¥シヤル成長層、2及び18は第1の領
域、3及び17は第2の領域、4及び16は第3の領域
である。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基体の一主面に臨んで該半導体基体より高い
    不純物濃度を有する部分と該半導体基体の上記一主面上
    に設けられ該半導体基体より低い不純物濃度を有する半
    導体層とを有する第1導電型の第1の半導体領域と、上
    記半導体層上に形成された第2導電型の第2の半導体領
    域と、該第2の半導体領域上に形成された第1導電型の
    第3の半導体領域とが設けられ、上記半導体層の厚さは
    該半導体層中の少数キャリアの拡散距離より小に選定さ
    れ、上記第1の半導体領域中の多数キャリアを上記第2
    の半導体領域を経て上記第3の半導体領域に送るバイア
    ス手段を具備する半導体装置。
JP50014978A 1975-02-05 1975-02-05 半導体装置 Expired JPS5916414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50014978A JPS5916414B2 (ja) 1975-02-05 1975-02-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50014978A JPS5916414B2 (ja) 1975-02-05 1975-02-05 半導体装置

Publications (2)

Publication Number Publication Date
JPS5190275A JPS5190275A (ja) 1976-08-07
JPS5916414B2 true JPS5916414B2 (ja) 1984-04-16

Family

ID=11876052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50014978A Expired JPS5916414B2 (ja) 1975-02-05 1975-02-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS5916414B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434728Y2 (ja) * 1984-06-25 1992-08-18
JPH0545210Y2 (ja) * 1987-12-25 1993-11-18

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047071A1 (fr) 1996-06-05 1997-12-11 Ntt Data Corporation Circuit electrique
JP3231003B2 (ja) * 1996-06-05 2001-11-19 株式会社エヌ・ティ・ティ・データ 電気回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5086987A (ja) * 1973-11-30 1975-07-12

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5086987A (ja) * 1973-11-30 1975-07-12

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434728Y2 (ja) * 1984-06-25 1992-08-18
JPH0545210Y2 (ja) * 1987-12-25 1993-11-18

Also Published As

Publication number Publication date
JPS5190275A (ja) 1976-08-07

Similar Documents

Publication Publication Date Title
JPS5916414B2 (ja) 半導体装置
US4249192A (en) Monolithic integrated semiconductor diode arrangement
JPS6327865B2 (ja)
JP3149913B2 (ja) トランジスタの製造方法
JP3041908B2 (ja) 半導体装置
JPH0416443Y2 (ja)
JP3135615B2 (ja) 半導体装置及びその製造方法
JPS6022504B2 (ja) 半導体装置の製造方法
JPS60123062A (ja) 半導体集積回路の製造方法
JPS621261B2 (ja)
JP3275964B2 (ja) 電界効果トランジスタを含む半導体装置
KR800001124B1 (ko) 반도체 장치
JPH0474478A (ja) ダイオード
JPH02220445A (ja) 半導体装置
JPH0462927A (ja) 半導体装置
JPH0284738A (ja) 半導体装置
JPS6092674A (ja) 定電圧ダイオ−ド
JPH0291949A (ja) トランジスタ
JPS59145567A (ja) 半導体装置
JPS5914670A (ja) トランジスタ
JPS58210659A (ja) 半導体装置およびその製造方法
JPS60150669A (ja) 半導体装置
JPS61168258A (ja) 半導体装置
JPS6149470A (ja) 半導体装置
WO2005057661A1 (ja) 半導体素子とその製造方法