JPH0284738A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0284738A JPH0284738A JP23775988A JP23775988A JPH0284738A JP H0284738 A JPH0284738 A JP H0284738A JP 23775988 A JP23775988 A JP 23775988A JP 23775988 A JP23775988 A JP 23775988A JP H0284738 A JPH0284738 A JP H0284738A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- epitaxial layer
- conductivity type
- type formed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003321 amplification Effects 0.000 abstract description 8
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特にラテラル（横型）ト
ランジスタに関するものである。
ランジスタに関するものである。
従来、この種のラテラルトランジスタは、第２図に示す
ような構造となっている。ここでは説明の都合上、ラテ
ラルＰＮＰ ）ランジスタ（以下Ｌ−ＰＮＰと記す）に
ついて述べる。Ｌ−ＰＮＰはＮ＋型埋込層２を有するＰ
型半導体基板１上のＮ型エピタキシャル層３をＰ＋型絶
縁分離領域４で分離した島領域の１つにＰ＋エミッタ領
域５ａとＰ＋コレクタ領域５ｂとＮ＋ベースコンタクト
領域６を横方向に分離して形成し、酸化膜７の開口を通
してエミッタ電極８．コレ、クタ電極１０．ベース電極
９を取り・出した構造となっている。
ような構造となっている。ここでは説明の都合上、ラテ
ラルＰＮＰ ）ランジスタ（以下Ｌ−ＰＮＰと記す）に
ついて述べる。Ｌ−ＰＮＰはＮ＋型埋込層２を有するＰ
型半導体基板１上のＮ型エピタキシャル層３をＰ＋型絶
縁分離領域４で分離した島領域の１つにＰ＋エミッタ領
域５ａとＰ＋コレクタ領域５ｂとＮ＋ベースコンタクト
領域６を横方向に分離して形成し、酸化膜７の開口を通
してエミッタ電極８．コレ、クタ電極１０．ベース電極
９を取り・出した構造となっている。
上述した従来のＬ−ＰＮＰにおいては、エミッターコレ
クタ間の所望耐圧を得るためにベース幅に相当するエミ
ッターコレクタ間の距離ＷＢをあらかじめパターン上で
充分とる必要がある。
クタ間の所望耐圧を得るためにベース幅に相当するエミ
ッターコレクタ間の距離ＷＢをあらかじめパターン上で
充分とる必要がある。
本来Ｌ−ＰＮＰは横方向の電流成分が支配的であるから
、ＷＢが大きいとエミッタ領域５ａから注入された正孔
がコレクタ領域５ｂに到達する迄にベース領域３内で電
子と再結合してしまい、エミッタ接地電流増幅率ｈ□の
低下の原因となる。
、ＷＢが大きいとエミッタ領域５ａから注入された正孔
がコレクタ領域５ｂに到達する迄にベース領域３内で電
子と再結合してしまい、エミッタ接地電流増幅率ｈ□の
低下の原因となる。
高いｈＦＥを得るために、エミッタ内部に高濃度不純物
領域を形成することも行なわれるが、ベース領域が低濃
度層であるためエミッタからの正孔の注入は側面部のみ
ならず底面部でも起こってしまい、底面部から注入され
た正孔の大部分はベース領域内で電子と再結合してしま
う。この結果ベース電流が増大するためエミッタ注入効
率の上昇に伴うｈｐｇの上昇はそれ程期待できない。
領域を形成することも行なわれるが、ベース領域が低濃
度層であるためエミッタからの正孔の注入は側面部のみ
ならず底面部でも起こってしまい、底面部から注入され
た正孔の大部分はベース領域内で電子と再結合してしま
う。この結果ベース電流が増大するためエミッタ注入効
率の上昇に伴うｈｐｇの上昇はそれ程期待できない。
又、正孔の注入密度が上昇するためＷｅｂｓｔｅｒ効果
等によるベース伝導度変調が起こり、ｈア、の電流特性
を悪化させる結果となる。したがって、正孔の注入密度
を下げる目的でエミッタ底面積Ａ８を大きくすると、エ
ミッタ底面積Ａ！ｌに対する周囲長Ｌ８の割合（Ｌｍ／
Ａｇ）は小さくなり、第３図にエミッタサイズとｈＦ８
の相関図を示したようにｈＦ８の低下を招き電流特性は
向上するがエミッタ接地電流増幅率ｈａｌｌが小さくな
るという欠点がある。
等によるベース伝導度変調が起こり、ｈア、の電流特性
を悪化させる結果となる。したがって、正孔の注入密度
を下げる目的でエミッタ底面積Ａ８を大きくすると、エ
ミッタ底面積Ａ！ｌに対する周囲長Ｌ８の割合（Ｌｍ／
Ａｇ）は小さくなり、第３図にエミッタサイズとｈＦ８
の相関図を示したようにｈＦ８の低下を招き電流特性は
向上するがエミッタ接地電流増幅率ｈａｌｌが小さくな
るという欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置は、−導電型の半導体基板表面に形
成された逆導電型の埋込層と、該半導体基板上に形成さ
れた逆導電型のエピタキシャル層と、該エピタキシャル
層に形成された一導電型のコレクタ領域と、該エピタキ
シャル層に形成された逆導電型の接触領域と、前記エピ
タキシャル層上に形成された一導電型のエミッタ領域を
有することを特徴とする。本発明のラテラルトランジス
タは、エピタキシャル層の上にエミッタ領域が形成され
る構造を有することによってエミッターベース接合面を
エミッタ領域底面だけに限ることができるためエミッタ
接地電流増幅率ｈＦＫをエミッタサイズに制限されるこ
となく、設定できる。
成された逆導電型の埋込層と、該半導体基板上に形成さ
れた逆導電型のエピタキシャル層と、該エピタキシャル
層に形成された一導電型のコレクタ領域と、該エピタキ
シャル層に形成された逆導電型の接触領域と、前記エピ
タキシャル層上に形成された一導電型のエミッタ領域を
有することを特徴とする。本発明のラテラルトランジス
タは、エピタキシャル層の上にエミッタ領域が形成され
る構造を有することによってエミッターベース接合面を
エミッタ領域底面だけに限ることができるためエミッタ
接地電流増幅率ｈＦＫをエミッタサイズに制限されるこ
となく、設定できる。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例であるＬ−ＰＮＰの構造断
面図である。
面図である。
本発明のＬ−ＰＮＰは以下のようにして得られる。まず
、Ｐ型基板１０表面よりＮ＋＋不純物を拡散してＮ＋型
型埋領領域２形成し、次にベース領域となるＮ型エピタ
キシャル層３を気相成長法により基板１上に成長させ、
各素子領域を電気的に絶縁するためにエピタキシャル層
３の表面よりＰ＋型不純物を拡散し工絶縁分離領＄４を
形成する。
、Ｐ型基板１０表面よりＮ＋＋不純物を拡散してＮ＋型
型埋領領域２形成し、次にベース領域となるＮ型エピタ
キシャル層３を気相成長法により基板１上に成長させ、
各素子領域を電気的に絶縁するためにエピタキシャル層
３の表面よりＰ＋型不純物を拡散し工絶縁分離領＄４を
形成する。
次にエピタキシャル層３の上に多結晶シリコンをたとえ
ばＬＰＣＶＤ法により成長させ、所定の領域にＰ＋型不
純物をイオン注入してエミッタ領域５ａを、エピタキシ
ャル層３にコレクタ領域５ｂを形成する。次に、レーザ
アニール等を行ない、多結晶シリコンの単結晶化を行な
うと共に、エミッタ領域５ａとエピタキシャル層３との
オーミック性の改善、並びにエピタキシャル層３表面の
結晶欠陥の改善を行なう。
ばＬＰＣＶＤ法により成長させ、所定の領域にＰ＋型不
純物をイオン注入してエミッタ領域５ａを、エピタキシ
ャル層３にコレクタ領域５ｂを形成する。次に、レーザ
アニール等を行ない、多結晶シリコンの単結晶化を行な
うと共に、エミッタ領域５ａとエピタキシャル層３との
オーミック性の改善、並びにエピタキシャル層３表面の
結晶欠陥の改善を行なう。
次にエピタキシャル層３表面よりＮ＋＋不純物を拡散（
又は、イオン注入）しベースコンタクト領域６を形成す
る。
又は、イオン注入）しベースコンタクト領域６を形成す
る。
次に、Ｌ−ＰＮＰのエミ、り電極８、コレクタ電極１０
およびベース電極９を形成する。
およびベース電極９を形成する。
以上の様にして本発明によるＬ−ＰＮＰが製造される。
かかる本発明の実施例によれば、エミッタ領域５ａをエ
ピタキシャル層３上に形成するためエミッターベース接
合面はエミッタ領域５ａの底面のみとなり、エミッタ接
地電流増幅率ｈＦＫは正孔の拡散長とエミッターコレク
タ間距離ＷＢに依存し、エミッタ領域５ａからの正孔の
注入密度以外はエミッタサイズ（Ａｍ、 Ｌｌｌ）に依
存しなくなる。すなわち、第３図に示したようにエミッ
タのサイズを大きくすることにより、ｌｌＦ！＋を低下
させることはなく、電流特性を伸ばすことができる。
ピタキシャル層３上に形成するためエミッターベース接
合面はエミッタ領域５ａの底面のみとなり、エミッタ接
地電流増幅率ｈＦＫは正孔の拡散長とエミッターコレク
タ間距離ＷＢに依存し、エミッタ領域５ａからの正孔の
注入密度以外はエミッタサイズ（Ａｍ、 Ｌｌｌ）に依
存しなくなる。すなわち、第３図に示したようにエミッ
タのサイズを大きくすることにより、ｌｌＦ！＋を低下
させることはなく、電流特性を伸ばすことができる。
又、エミッタをたとえば、エネルギー７０ＫｅＶ。
ドーズ量１ｘｌＯ”ａｄの条件でイオン注入を行なうと
ｌＸｌ０”〜ｌＸｌ０”ｃｕｔ程度の濃度を持つ、エミ
ッタ領域が形成でき、これは従来のＬ−ＰＮＰのエミッ
タ領域の場合と同程度のｈＦＫを示す。
ｌＸｌ０”〜ｌＸｌ０”ｃｕｔ程度の濃度を持つ、エミ
ッタ領域が形成でき、これは従来のＬ−ＰＮＰのエミッ
タ領域の場合と同程度のｈＦＫを示す。
なお、本発明は、上記実施例に限られることなく、例え
ば全領域の導電型の種類を換えても同様な効果が得られ
る。
ば全領域の導電型の種類を換えても同様な効果が得られ
る。
以上、説明したように本発明によればラテラルトランジ
スタのエミッタサイズを大きくしても、エミッタ接地電
流増幅率ｈ１Ｍを低下させることなく電流特性を向上さ
せた半導体装置を得ることができる。また、本発明によ
れば、エミッタサイズの大型化に伴う集積化の低下も小
さく抑えることができ、エミッターコレクタ間耐圧も十
分に設定することが可能である。
スタのエミッタサイズを大きくしても、エミッタ接地電
流増幅率ｈ１Ｍを低下させることなく電流特性を向上さ
せた半導体装置を得ることができる。また、本発明によ
れば、エミッタサイズの大型化に伴う集積化の低下も小
さく抑えることができ、エミッターコレクタ間耐圧も十
分に設定することが可能である。
ｈア、・・・・・・エミッタ接地電流増幅率、Ａ、Ｉ・
・・・・・エミッタ底面積、Ｌ８・・・・・・エミッタ
周囲長。
・・・・・エミッタ底面積、Ｌ８・・・・・・エミッタ
周囲長。
Claims (1)
- 一導電型の半導体基板表面に形成された逆導電型の埋込
層と、該半導体基板上に形成された逆導電型のエピタキ
シャル層と、該エピタキシャル層に形成された一導電型
の第１の領域と、該エピタキシャル層に形成された逆導
電型の第２の領域と、前記エピタキシャル層上に形成さ
れた一導電型の第３の領域を有することを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23775988A JPH0284738A (ja) | 1988-09-21 | 1988-09-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23775988A JPH0284738A (ja) | 1988-09-21 | 1988-09-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0284738A true JPH0284738A (ja) | 1990-03-26 |
Family
ID=17020030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23775988A Pending JPH0284738A (ja) | 1988-09-21 | 1988-09-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0284738A (ja) |
-
1988
- 1988-09-21 JP JP23775988A patent/JPH0284738A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPH06302610A (ja) | 高利得ｍｉｓトランジスタ | |
| JPS6170758A (ja) | トランジスタ構造 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0284738A (ja) | 半導体装置 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JPS61137364A (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| US3443174A (en) | L-h junction lateral transistor | |
| JPH0521442A (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JPS6241427B2 (ja) | ||
| KR800001124B1 (ko) | 반도체 장치 | |
| JP4691224B2 (ja) | 注入ステップを使用して半導体デバイスを製造する方法およびこの方法により製造されるデバイス | |
| KR100281556B1 (ko) | 이종접합 쌍극자 트랜지스터를 이용한 집적화된 주입논리 소자제조 방법 | |
| JPS621261B2 (ja) | ||
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH01246873A (ja) | 半導体装置 | |
| JPH0462927A (ja) | 半導体装置 | |
| JPS60150669A (ja) | 半導体装置 |