JPS60150669A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60150669A JPS60150669A JP661584A JP661584A JPS60150669A JP S60150669 A JPS60150669 A JP S60150669A JP 661584 A JP661584 A JP 661584A JP 661584 A JP661584 A JP 661584A JP S60150669 A JPS60150669 A JP S60150669A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- emitter
- base
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置に関し、特に電気的特性を向上させ
た横型トランジスタに関する。
た横型トランジスタに関する。
（従来技術）
従来横型トランジスタ例えば横型ＰＮＰト？ンジスタは
、第１図の構造断面図に示す通シ埋込層２２．２３を有
する半導体基板２１上のエピタキシャル層２４を分子ｔ
シた島領域の１つにエミッタ領域２７とコレクタ領域２
７′とベースコンタクト領域２８を横方向に分離して形
成し酸化膜２９の開口を通して各電極３０，３１．３２
を取シ出した構造をしている。
、第１図の構造断面図に示す通シ埋込層２２．２３を有
する半導体基板２１上のエピタキシャル層２４を分子ｔ
シた島領域の１つにエミッタ領域２７とコレクタ領域２
７′とベースコンタクト領域２８を横方向に分離して形
成し酸化膜２９の開口を通して各電極３０，３１．３２
を取シ出した構造をしている。
横型ＰＮＰ）２ンジスタは従来の製造方法及び製造技術
でＮＰＮ）ランジスタカダイオード、抵抗々どの素子と
共に同一基板上に容易に形成することができる。しかし
従来の横型ＰＮＰトランジスタにおいてはエミッタ・コ
レクタ間の所望耐圧を得るためにエミッタ・コレクタ間
距離Ｗｎ （ベース幅に相当）を予めパターン上で充分
とる必要がある。本来横型トランジスタは横方向の電流
成分が支配的であるからＷＢが大きいということはエミ
ッタ領域２７から注入された正孔がコレクタ領域２７′
に到達する迄にベース領域２４内で電子と再結合してし
まいエミッタ接地電流増幅率１１ＦＦ。
でＮＰＮ）ランジスタカダイオード、抵抗々どの素子と
共に同一基板上に容易に形成することができる。しかし
従来の横型ＰＮＰトランジスタにおいてはエミッタ・コ
レクタ間の所望耐圧を得るためにエミッタ・コレクタ間
距離Ｗｎ （ベース幅に相当）を予めパターン上で充分
とる必要がある。本来横型トランジスタは横方向の電流
成分が支配的であるからＷＢが大きいということはエミ
ッタ領域２７から注入された正孔がコレクタ領域２７′
に到達する迄にベース領域２４内で電子と再結合してし
まいエミッタ接地電流増幅率１１ＦＦ。
の低下の原因となっている。しばしばｈＦＥ上昇の目的
からエミッタ内部に高濃度不純物領域を形成することも
行なわれたがベース領域がエピタキシャル層であるから
エミッタからのホールの注入は側面部のみならず底面部
でも均等におこっており底面部からの注入は大部分がベ
ース内で宜子と再結合してし筐う。この結果ベース電流
が増大しエミッタ注入効率の上昇に伴うｈＦＥの上昇は
それ程期待できない。又ホールの注入密層が上昇するた
めＷｅｂｓｔｅ＋−効果等に依りベース伝辱度変調が起
りｈＦＦＨの電流特性を悪化させる結果ともなる。
からエミッタ内部に高濃度不純物領域を形成することも
行なわれたがベース領域がエピタキシャル層であるから
エミッタからのホールの注入は側面部のみならず底面部
でも均等におこっており底面部からの注入は大部分がベ
ース内で宜子と再結合してし筐う。この結果ベース電流
が増大しエミッタ注入効率の上昇に伴うｈＦＥの上昇は
それ程期待できない。又ホールの注入密層が上昇するた
めＷｅｂｓｔｅ＋−効果等に依りベース伝辱度変調が起
りｈＦＦＨの電流特性を悪化させる結果ともなる。
（発明の目的）
本発明の目的にかかる欠点をなくすべく考案されたもの
であり、同一のパターン寸法でｈＦＥの上昇を実現する
侑型トランジスタを提供することにある。
であり、同一のパターン寸法でｈＦＥの上昇を実現する
侑型トランジスタを提供することにある。
（発明の構成）
本発明の半導体装置は、−導電型基板と、該基板上に第
１ベース領域となるように形成された他の導電型のエピ
タキシャル層と、該エピタキシャル層表面に横方向に離
間して形成された一導電型エミッタ領域及びコレクタ領
域を具備する半導体装置において、前記エミッタ領域の
内側に前記ベース領域の一部となるように形成され前記
エミッタ領域に比べ低濃度かつ深い接合を有する他の導
電型の第２ベース領域を具備することにより構成される
。
１ベース領域となるように形成された他の導電型のエピ
タキシャル層と、該エピタキシャル層表面に横方向に離
間して形成された一導電型エミッタ領域及びコレクタ領
域を具備する半導体装置において、前記エミッタ領域の
内側に前記ベース領域の一部となるように形成され前記
エミッタ領域に比べ低濃度かつ深い接合を有する他の導
電型の第２ベース領域を具備することにより構成される
。
（実施例）
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第２図（ａｌ〜（Ｃ１は本発明の一実施例の横型ＰＮＰ
トランジスタの製造工程を示す断開図である。ｔず第２
図（ａｌに示すようにＰ型基板１の表面より Ｎ＋＋不
純物を拡散しＮ＋型型埋領領域２形成する。
トランジスタの製造工程を示す断開図である。ｔず第２
図（ａｌに示すようにＰ型基板１の表面より Ｎ＋＋不
純物を拡散しＮ＋型型埋領領域２形成する。
次に同様にＰ型基板ｌの表面よシＰ＋型不純物を拡散し
Ｐ 型埋込領域３金形成する。次に第１ペース領域とな
るＮ型エピタキシャル層４ｔ−気相成長法によ６ｐ型基
板ｌ上に成長させ各素子を電気的に絶縁するためにエピ
タキシャル層４の表面よすＰ＋型不純物を拡散し絶縁分
離領域５を形成する。この時予めＰ型基板１に形成され
たＰ 型罪込領域３もエピタキシャル層４の方へせシ上
がり絶縁分離領域５と連続する。
Ｐ 型埋込領域３金形成する。次に第１ペース領域とな
るＮ型エピタキシャル層４ｔ−気相成長法によ６ｐ型基
板ｌ上に成長させ各素子を電気的に絶縁するためにエピ
タキシャル層４の表面よすＰ＋型不純物を拡散し絶縁分
離領域５を形成する。この時予めＰ型基板１に形成され
たＰ 型罪込領域３もエピタキシャル層４の方へせシ上
がり絶縁分離領域５と連続する。
次に、第２図（ｂ）に示すようにエピタキシャル層４表
面よりＮ型不純物を拡散（又はイオン注入）し横型ＰＮ
Ｐトランジスタの所定エミッタ領域の内側にベース領域
の一部となるようにＮ型第２ベース領域６と所定のベー
スコンタクト領域にＮ型第１ベースコンタクト領域σを
同時に形成する。
面よりＮ型不純物を拡散（又はイオン注入）し横型ＰＮ
Ｐトランジスタの所定エミッタ領域の内側にベース領域
の一部となるようにＮ型第２ベース領域６と所定のベー
スコンタクト領域にＮ型第１ベースコンタクト領域σを
同時に形成する。
このときＮ型第２ベース領域６及びＮ型第１ベースコン
タクト領域σはこの後に形成されるＰ型エミッタ領域７
よ少も低濃度で、かつ接合が深くなるように形成する。
タクト領域σはこの後に形成されるＰ型エミッタ領域７
よ少も低濃度で、かつ接合が深くなるように形成する。
尚Ｎ型第１ベースコンタクト領域ＣはＮ型第２ベース領
域６と同時に形成する必要はなく濃度及び接合の深さは
任意であっても良い。
域６と同時に形成する必要はなく濃度及び接合の深さは
任意であっても良い。
次に、第２図（ＣＪに示すように、エピタキシャル層４
の表面よシＰ型不純物を拡散し横型ＰＮＰ トランジス
タのエミッタ及びコレクタ領域７及びτ全形成し、その
後Ｎ＋＋不純物を同様に拡散しＮ＋＋第２ベースコンタ
クト領域８を形成する。次に横型ＰＮＰトランジスタの
エミッタ拳ベース及びコレクタ領域の電極パターン１０
，１１．１２ を形成する。
の表面よシＰ型不純物を拡散し横型ＰＮＰ トランジス
タのエミッタ及びコレクタ領域７及びτ全形成し、その
後Ｎ＋＋不純物を同様に拡散しＮ＋＋第２ベースコンタ
クト領域８を形成する。次に横型ＰＮＰトランジスタの
エミッタ拳ベース及びコレクタ領域の電極パターン１０
，１１．１２ を形成する。
以上の工程で本発明による横型ＰＮＰ トランジスタが
製造される。
製造される。
本発明の一実施例による横型ＰＮＰ ）ランジスタにお
いてはエミッタ領域内側に第１ベース領域ノエヒタキシ
ヤル層よりも高濃度でエミッタ領域よ）も低濃度かつ深
い接合のＮ型第２ベース領域を形成するためエミッタ領
域底面部のベース濃度は従来（エピタキシャル層濃度）
よりも高くなる。
いてはエミッタ領域内側に第１ベース領域ノエヒタキシ
ヤル層よりも高濃度でエミッタ領域よ）も低濃度かつ深
い接合のＮ型第２ベース領域を形成するためエミッタ領
域底面部のベース濃度は従来（エピタキシャル層濃度）
よりも高くなる。
従ってエミッタ領域底面部からのベース領域へのホール
の注入は低下しベース電流の減少となってｈＦＥを上昇
させる。側面部は従来通シベース領域がエピタキシャル
層であるからエミッタ注入効率は変わらずベース電流の
減少分だけｈＦＥは上昇する。尚Ｎ型第２ベース領域は
エミッタ領域に比し約２桁位ａ度が低いのでエミッタ領
域自体の濃度の低下は無視し得る。又側面部及び底面部
でのベース領域からエミッタ領域への電子の注入は充分
小さ〈従来と同程度であることはいうまでもない。
の注入は低下しベース電流の減少となってｈＦＥを上昇
させる。側面部は従来通シベース領域がエピタキシャル
層であるからエミッタ注入効率は変わらずベース電流の
減少分だけｈＦＥは上昇する。尚Ｎ型第２ベース領域は
エミッタ領域に比し約２桁位ａ度が低いのでエミッタ領
域自体の濃度の低下は無視し得る。又側面部及び底面部
でのベース領域からエミッタ領域への電子の注入は充分
小さ〈従来と同程度であることはいうまでもない。
以上により本実施例によれば従来と同程度のパターン寸
法でｈＦＥの高い横型ＰＮＰ ）ランジスタが得られる
ことが明らかになった。
法でｈＦＥの高い横型ＰＮＰ ）ランジスタが得られる
ことが明らかになった。
尚上記実施例は横型ＰＮＰ ）ランジスタについて説明
したが本発明は上記実施例に限定されるものでなく、極
性をかえても同様効果が得られ本発明の範囲を逸脱する
ものではない。
したが本発明は上記実施例に限定されるものでなく、極
性をかえても同様効果が得られ本発明の範囲を逸脱する
ものではない。
（発明の効果）
以上説明したとおシ、本発明によれば、従来と同程度の
パターン寸法でｈＦＥの上昇を実現できる横型トランジ
スタを得ることができる。
パターン寸法でｈＦＥの上昇を実現できる横型トランジ
スタを得ることができる。
第１図は従来の横型ＰＮＰトランジスタの断面図、第２
図（ａｌ〜（Ｃ）は本発明の一実施例及びその製法を説
明するために工程順に示した断面図である。 １．２１・・・・・・Ｐ型基板、２．２２・・・・・・
Ｎ＋型型埋領領域 ３．２３・・・・・・戸型埋込領域
、４．２４・・・・・・Ｎ型エピタキシャル層（第１ベ
ース領域）、５．２５・・・・・・戸型絶縁分離領域％
６１６’ｌ・・・・・・Ｎ型第２ベース領域及び第１ベ
ースコンタクト領域、７．７’・・ＩＰ型エミッタ領域
及びコレクタ領域、８・・・・・・Ｎ＋＋第２ベースコ
ンタクト領域、９．２９・・・・・・酸化膜、１０．３
０・・・・・・エミッタ電極パターン、１１．３１・・
・・・・ベース電極パターン、１２．３２・旧・・コレ
クタ電極パターン。
図（ａｌ〜（Ｃ）は本発明の一実施例及びその製法を説
明するために工程順に示した断面図である。 １．２１・・・・・・Ｐ型基板、２．２２・・・・・・
Ｎ＋型型埋領領域 ３．２３・・・・・・戸型埋込領域
、４．２４・・・・・・Ｎ型エピタキシャル層（第１ベ
ース領域）、５．２５・・・・・・戸型絶縁分離領域％
６１６’ｌ・・・・・・Ｎ型第２ベース領域及び第１ベ
ースコンタクト領域、７．７’・・ＩＰ型エミッタ領域
及びコレクタ領域、８・・・・・・Ｎ＋＋第２ベースコ
ンタクト領域、９．２９・・・・・・酸化膜、１０．３
０・・・・・・エミッタ電極パターン、１１．３１・・
・・・・ベース電極パターン、１２．３２・旧・・コレ
クタ電極パターン。
Claims (1)
- 一導電型基板と、該基板上に第１ペース領域となるよう
に形成された他の導電型のエピタキシャル層と、該エピ
タキシャル層表面に横方向に離間して形成されたー導電
型エミッタ領域及びコレクタ領域を具備する半導体装置
において、前記エミッタ領域の内側に前記ベース領域の
一部となるように形成され前記エミッタ領域に比べ低濃
度かつ深い接合を有する他の導電型の第２ベース領域を
具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP661584A JPS60150669A (ja) | 1984-01-18 | 1984-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP661584A JPS60150669A (ja) | 1984-01-18 | 1984-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150669A true JPS60150669A (ja) | 1985-08-08 |
Family
ID=11643266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP661584A Pending JPS60150669A (ja) | 1984-01-18 | 1984-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150669A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7894958B2 (en) * | 2008-02-11 | 2011-02-22 | Caterpillar Inc | Traction control system |
-
1984
- 1984-01-18 JP JP661584A patent/JPS60150669A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7894958B2 (en) * | 2008-02-11 | 2011-02-22 | Caterpillar Inc | Traction control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| JPS6229904B2 (ja) | ||
| JPS6170758A (ja) | トランジスタ構造 | |
| JPS60150669A (ja) | 半導体装置 | |
| JPH0521442A (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPS61265867A (ja) | 半導体装置 | |
| KR900001035A (ko) | 분리식 수직형 수퍼베타 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPS6364058B2 (ja) | ||
| JPS634715B2 (ja) | ||
| JPH02220445A (ja) | 半導体装置 | |
| JPH08330324A (ja) | ｐｎｐ形バイポーラトランジスタ | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JPH0294527A (ja) | 半導体装置 | |
| JPH08162469A (ja) | 縦型ｐｎｐトランジスタ | |
| JPH0574791A (ja) | 半導体装置 | |
| JPS5837958A (ja) | 半導体装置 | |
| JPS59169176A (ja) | 半導体装置 | |
| JPH0235470B2 (ja) |