JPS61135147A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61135147A JPS61135147A JP25866484A JP25866484A JPS61135147A JP S61135147 A JPS61135147 A JP S61135147A JP 25866484 A JP25866484 A JP 25866484A JP 25866484 A JP25866484 A JP 25866484A JP S61135147 A JPS61135147 A JP S61135147A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- pnp transistor
- type
- type diffusion
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、定電圧ダイオードと縦形ＰＮＰ トランジ
スタと縦続接続した両面分離方式の半導体集積回路装置
（以下ＩＣとい５）く関するものである。
スタと縦続接続した両面分離方式の半導体集積回路装置
（以下ＩＣとい５）く関するものである。
第２図は従来のＩＣの定電圧ダイオードと縦形ＰＮＰト
ランジスタの縦続接続の場合で、前面に切断面を示す斜
視図である。１はＰ十形の半導体基板、２は縦形ＰＮＰ
トランジスタのベース領域として動作するＮ−形のエピ
タキシャル層、３はこのＩＣのＰＮＰトクンンスタのエ
ミッタ拡散領域であると同時にエピタキシャル層２の表
面部に形成された定電圧ダイオードの７ノード領域とな
るＰ膨拡散層、４はＰＮＰ トランジスタのベース拡散
工程と同時にＰ形波散層３０表面部に形成された定電圧
ダイオードのカンード領域となるＮ十形層、５はＰＮＰ
トク／ジスタのベースコンタクトを構成するＮ十形層、
６はｌ「記エピタキシャル層２の中に形成されたＰ十形
の上面分離領域、Ｔはこの上面分離領域６と連結するＰ
十形の下面分離領域である。
ランジスタの縦続接続の場合で、前面に切断面を示す斜
視図である。１はＰ十形の半導体基板、２は縦形ＰＮＰ
トランジスタのベース領域として動作するＮ−形のエピ
タキシャル層、３はこのＩＣのＰＮＰトクンンスタのエ
ミッタ拡散領域であると同時にエピタキシャル層２の表
面部に形成された定電圧ダイオードの７ノード領域とな
るＰ膨拡散層、４はＰＮＰ トランジスタのベース拡散
工程と同時にＰ形波散層３０表面部に形成された定電圧
ダイオードのカンード領域となるＮ十形層、５はＰＮＰ
トク／ジスタのベースコンタクトを構成するＮ十形層、
６はｌ「記エピタキシャル層２の中に形成されたＰ十形
の上面分離領域、Ｔはこの上面分離領域６と連結するＰ
十形の下面分離領域である。
従来のＩＣは上記のように構成され、Ｐ膨拡散層３とＮ
十形層４のＰＮ＋接合のダイオードに高い逆バイアスが
かかるとなだれ降伏が起きて、逆方向に電流が流れて定
電圧ダイオードとして動作し、ＰＮＰトランジスタのエ
ミッタに相当するＰ膨拡散層３に接続される。一般に電
流増幅率はベース領域の長さＷｌｌによってほぼ決定さ
れる。
十形層４のＰＮ＋接合のダイオードに高い逆バイアスが
かかるとなだれ降伏が起きて、逆方向に電流が流れて定
電圧ダイオードとして動作し、ＰＮＰトランジスタのエ
ミッタに相当するＰ膨拡散層３に接続される。一般に電
流増幅率はベース領域の長さＷｌｌによってほぼ決定さ
れる。
上記のような従来のＩＣでは、定電圧ダイオードのＰ膨
拡散層３とＮ十形層４とが半導体基板表面の露出する部
分でなだれ降伏奮起こすため、半導体基板表面上に形成
されるＳ ｉ Ｏ，膜中の汚染不純物などに影響されや
す（、特性が悪くなるという問題点があった。ま−た、
縦形ＰＮＰ トランジスタの電流増幅率は前述のように
ベース領域の長さＷ、、の値で決定されるが、一般にこ
のようなＩＣでは、Ｐ膨拡散層３は他のＮＰＮトランジ
スタのベース拡散工程と同時く形成されるために、どう
してもペース領域の長さＷ３□は小さくとれないという
問題点があった。
拡散層３とＮ十形層４とが半導体基板表面の露出する部
分でなだれ降伏奮起こすため、半導体基板表面上に形成
されるＳ ｉ Ｏ，膜中の汚染不純物などに影響されや
す（、特性が悪くなるという問題点があった。ま−た、
縦形ＰＮＰ トランジスタの電流増幅率は前述のように
ベース領域の長さＷ、、の値で決定されるが、一般にこ
のようなＩＣでは、Ｐ膨拡散層３は他のＮＰＮトランジ
スタのベース拡散工程と同時く形成されるために、どう
してもペース領域の長さＷ３□は小さくとれないという
問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、 Ｓｉｎ、膜中の汚染不純物などの影響を受；
することなく、また、ベース領域を小さくした縦形ＰＮ
Ｐ トランジスタを得ることを目的とする。
ので、 Ｓｉｎ、膜中の汚染不純物などの影響を受；
することなく、また、ベース領域を小さくした縦形ＰＮ
Ｐ トランジスタを得ることを目的とする。
この発明に係るＩＣは、Ｎ−形のエピタキシャル層へも
一部拡散させて形成したＰ十形拡散層を設けて、このＰ
十形拡散層を定電圧ダイオードの７ノード領域およびＰ
ＮＰトランジスタのエミッタとしたものである。
一部拡散させて形成したＰ十形拡散層を設けて、このＰ
十形拡散層を定電圧ダイオードの７ノード領域およびＰ
ＮＰトランジスタのエミッタとしたものである。
この発明においては、Ｎ−形のエピタキシャル層へ形成
したＰ十形拡散層は、定電圧ダイオードのなだれ降伏面
を表面へ露出させず、また、縦形ＰＮＰ トランジスタ
のペース領域を小さくしている。
したＰ十形拡散層は、定電圧ダイオードのなだれ降伏面
を表面へ露出させず、また、縦形ＰＮＰ トランジスタ
のペース領域を小さくしている。
第１図はこの発明の一実施Ｐｌｔ示す断面図であり、１
〜Ｔは前記従来装置と全（同一のものである。８は前記
上面分離領域６と同時く形成されたＰ十形の縦形ＰＮＰ
トランジスタのエミッタ用の° Ｐ十形拡散層で、定
電圧ダイオードと縦形ＰＮＰトランジスタの縦続接続で
ある。
〜Ｔは前記従来装置と全（同一のものである。８は前記
上面分離領域６と同時く形成されたＰ十形の縦形ＰＮＰ
トランジスタのエミッタ用の° Ｐ十形拡散層で、定
電圧ダイオードと縦形ＰＮＰトランジスタの縦続接続で
ある。
上記のよ５に構成されたＩＣにおいては、エミッタ用の
Ｐ十形拡散層８は深く拡散されるの゛で縦形ＰＮＰトラ
ンジスタのベース領域の長さＷａＳは小さくなる。一般
に、Ｐ＋ Ｎ十接合の降伏電圧はＰＮ十 接合の降伏電
圧より低いので、定電圧ダイオードのなだれ降伏現象は
Ｐ十Ｎ＋接合面、つまり上面分離領域６と同時に形成さ
れたエミッタ用のＰ＋十形拡散層とＮ十形層４との面で
起こることになる。
Ｐ十形拡散層８は深く拡散されるの゛で縦形ＰＮＰトラ
ンジスタのベース領域の長さＷａＳは小さくなる。一般
に、Ｐ＋ Ｎ十接合の降伏電圧はＰＮ十 接合の降伏電
圧より低いので、定電圧ダイオードのなだれ降伏現象は
Ｐ十Ｎ＋接合面、つまり上面分離領域６と同時に形成さ
れたエミッタ用のＰ＋十形拡散層とＮ十形層４との面で
起こることになる。
この発明は以上説明したとおり、定電圧ダイオードの７
ノード領域となるＰ十形拡散層と、このＰ十形拡散層の
深さより浅く、かつ前記Ｐ十形拡散層の周縁より外側に
形成されたＰ膨拡散層と。
ノード領域となるＰ十形拡散層と、このＰ十形拡散層の
深さより浅く、かつ前記Ｐ十形拡散層の周縁より外側に
形成されたＰ膨拡散層と。
さらに前記定電圧ダイオードのカソード領域となるＮ十
形拡散層とを具備しているので、定電圧ダイオードの降
伏奮起こす面が半導体基板表面上に現れず、５ｉ０２膜
中の不純汚染物の影響を受けないため、雑音特性の向上
や基準電圧のドリフト、経時変化の防止を可能くすると
ともに、縦形ＰＮＰトランジスタの電流増幅率を太き（
する効果がある。
形拡散層とを具備しているので、定電圧ダイオードの降
伏奮起こす面が半導体基板表面上に現れず、５ｉ０２膜
中の不純汚染物の影響を受けないため、雑音特性の向上
や基準電圧のドリフト、経時変化の防止を可能くすると
ともに、縦形ＰＮＰトランジスタの電流増幅率を太き（
する効果がある。
第１図はこの発明の一実施例のＩＣの定電圧ダイオード
と縦形ＰＮＰ トランジスタの縦続接続で前面に切断面
を示す斜視図、第２図は従来のＩＣの定電圧ダイオード
と縦形ＰＮＰ トランジスタの縦続接続で前面に切断面
を示す斜視図である。 図において、１は半導体基板、２はエピタキシャル層、
３はＰ膨拡散層、４はＮ十形層、５はＮ十形層、６は上
面分離領域、Ｔは下面分離領域、８はＰ十形拡散層であ
る。 なお、各図中同一符号は同一または相当部分を示す。
と縦形ＰＮＰ トランジスタの縦続接続で前面に切断面
を示す斜視図、第２図は従来のＩＣの定電圧ダイオード
と縦形ＰＮＰ トランジスタの縦続接続で前面に切断面
を示す斜視図である。 図において、１は半導体基板、２はエピタキシャル層、
３はＰ膨拡散層、４はＮ十形層、５はＮ十形層、６は上
面分離領域、Ｔは下面分離領域、８はＰ十形拡散層であ
る。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 半導体基板に形成した素子間分離領域と、内部に定電
圧ダイオードと、縦形ＰＮＰトランジスタとを縦続接続
した半導体集積回路装置において、前記半導体基板に形
成された前記定電圧ダイオーードのアノード領域となる
Ｐ＾＋形拡散層と、前記Ｐ＾＋形拡散層の深さより浅く
、かつ前記Ｐ＾＋形拡散層の周縁より外側に形成された
Ｐ形拡散層と、このＰ形拡散層中に形成された前記定電
圧ダイオードのカソード領域となるＮ＾＋形拡散層とを
具備したことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25866484A JPS61135147A (ja) | 1984-12-05 | 1984-12-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25866484A JPS61135147A (ja) | 1984-12-05 | 1984-12-05 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61135147A true JPS61135147A (ja) | 1986-06-23 |
Family
ID=17323382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25866484A Pending JPS61135147A (ja) | 1984-12-05 | 1984-12-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0232589A2 (en) * | 1986-01-06 | 1987-08-19 | SILICONIX Incorporated | Zener diode |
-
1984
- 1984-12-05 JP JP25866484A patent/JPS61135147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0232589A2 (en) * | 1986-01-06 | 1987-08-19 | SILICONIX Incorporated | Zener diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6153861B2 (ja) | ||
| US4642667A (en) | Integrated circuits | |
| US5316964A (en) | Method of forming integrated circuits with diffused resistors in isolation regions | |
| JPS61135147A (ja) | 半導体集積回路装置 | |
| JP2002190480A (ja) | 半導体装置 | |
| JP3125401B2 (ja) | 半導体集積回路装置 | |
| US4035828A (en) | Semiconductor integrated circuit device | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPS59124157A (ja) | 相補型半導体集積回路 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPH0575035A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0997853A (ja) | 半導体集積回路とその製造方法 | |
| JPH07321347A (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| JPS62219555A (ja) | バイポ−ラ・ｍｏｓ半導体装置 | |
| JPS60157265A (ja) | 定電圧ダイオ−ド | |
| JPS63244876A (ja) | 相補型ｍｉｓ半導体装置及びその製造方法 | |
| JPS6333306B2 (ja) | ||
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPS61276380A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03157935A (ja) | 半導体集積回路 | |
| JPH0558256B2 (ja) | ||
| JPS63144569A (ja) | 半導体装置 | |
| GB1325019A (en) | Semiconductor devices | |
| JPS5958863A (ja) | 横型トランジスタ | |
| JPS62130554A (ja) | 半導体装置 |