JPS60157265A - 定電圧ダイオ−ド - Google Patents
定電圧ダイオ−ドInfo
- Publication number
- JPS60157265A JPS60157265A JP1268484A JP1268484A JPS60157265A JP S60157265 A JPS60157265 A JP S60157265A JP 1268484 A JP1268484 A JP 1268484A JP 1268484 A JP1268484 A JP 1268484A JP S60157265 A JPS60157265 A JP S60157265A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- diffused
- regions
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 230000015556 catabolic process Effects 0.000 abstract description 21
- 230000035515 penetration Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、゛シリコンエピータキシャルブレーナ技術ｌ
こより作られる定電圧ダイオードに係り、降伏電圧特性
を向」二させることに関する。
こより作られる定電圧ダイオードに係り、降伏電圧特性
を向」二させることに関する。
一般に、半導体集積回路中に定電圧ダイオードを作ろう
とする場合トランジスタのベース、エミンタ接合の逆方
向ブレークダウン電圧（降伏電圧）が利用される。とこ
ろで、半導体集積回路におけるトランジスタの基本的な
構造はプレーナ構造であるが、プレーナ構造でトランジ
スタを作った場合はＰ’Ｎ接合の端部が表面保護被膜直
下の基板表面に存在しかつ表面から拡散が行なわれるの
で基板表面に近い程不純物濃度勾配が高く、このため前
記ブレークダウンはＰＮ接合の表面で起こることが知ら
れている。しかるに、該表面では結晶の不整や汚れなど
があることによりＰＮ接合のブレークダウンは一様には
起こりにくくなる。これを解決するための従来技術とし
て特公昭５４−９４７３号公報に記載されたものがある
。この従来技術は第１図に示す構成を有している。第１
図において、符号１はＰ型のシリコン基板、２はＮ＋型
埋め込み拡散領域、３はＮ型エピタキシャル島領域、４
はＰ型分離拡散領域、５，６は高濃度のＰ十型拡散領域
、７はＰ型ベース拡散領域、８はＮ型エミッタ拡散領域
、９はオーミックコンタクト用のＮ中型拡散領域、１０
，１１．１２は電極である。
とする場合トランジスタのベース、エミンタ接合の逆方
向ブレークダウン電圧（降伏電圧）が利用される。とこ
ろで、半導体集積回路におけるトランジスタの基本的な
構造はプレーナ構造であるが、プレーナ構造でトランジ
スタを作った場合はＰ’Ｎ接合の端部が表面保護被膜直
下の基板表面に存在しかつ表面から拡散が行なわれるの
で基板表面に近い程不純物濃度勾配が高く、このため前
記ブレークダウンはＰＮ接合の表面で起こることが知ら
れている。しかるに、該表面では結晶の不整や汚れなど
があることによりＰＮ接合のブレークダウンは一様には
起こりにくくなる。これを解決するための従来技術とし
て特公昭５４−９４７３号公報に記載されたものがある
。この従来技術は第１図に示す構成を有している。第１
図において、符号１はＰ型のシリコン基板、２はＮ＋型
埋め込み拡散領域、３はＮ型エピタキシャル島領域、４
はＰ型分離拡散領域、５，６は高濃度のＰ十型拡散領域
、７はＰ型ベース拡散領域、８はＮ型エミッタ拡散領域
、９はオーミックコンタクト用のＮ中型拡散領域、１０
，１１．１２は電極である。
この従来技術ではベースエミッタ接合の底面部分１５で
最大の不純物濃度とし、表面でのブレークダウンが抑制
されるようにしている。ところが、この従来技術ではベ
ース、エミ・ン夕を入れ、このエミッタと高濃度のベー
スとの間でブレークダウンを起こすようにしているため
に構造が複雑であるのみならずブレーフグ・ンン電圧を
設定制御することに難点があった。
最大の不純物濃度とし、表面でのブレークダウンが抑制
されるようにしている。ところが、この従来技術ではベ
ース、エミ・ン夕を入れ、このエミッタと高濃度のベー
スとの間でブレークダウンを起こすようにしているため
に構造が複雑であるのみならずブレーフグ・ンン電圧を
設定制御することに難点があった。
本発明は、降伏電圧が経時変化することなく一様なブレ
ークダウンを起こすことができるようにしかつ構造が簡
単であるとともに７レークダウン電圧の設定制御が容易
に行なえるようにすることを目的とする。
ークダウンを起こすことができるようにしかつ構造が簡
単であるとともに７レークダウン電圧の設定制御が容易
に行なえるようにすることを目的とする。
以下、本発明を図面に示す実施例に基づν）で詳細に説
明する。第２図はこの実施例の構造断面図である。第２
図において、符号２０はＰ型シリコン基板、２１はシリ
コン基板２０上に埋め込まれてなり、該シリコン基板２
０とは反対導電型のＮ＋１型の埋め込み拡散領域、２２
は該シリコン基板２０上にエピタキシャル成長されかつ
Ｐ型分離拡散領域２３．２４により島状に分離されると
ともにシリコン基板２（）とは反対導電型のＮ型エピタ
キシャル島領域、３２は該エピタキシャル島領域２２と
同導電型でかつこのエピタキシャル島領域２２より低不
純物濃度のＮ−型接続用拡散領域、２５．２６は該エピ
タキシャル島領域２２とは同じ導電型で、即ちシリコン
基板２０とは反対導電型で接続用拡散領域３２を貴通し
少なくともエピタキシャル島領域２２に達する（ただし
、好ましくは埋め込み拡散領域２１に達する。）高不純
物濃度の２つのＮ＋型貫通拡散領域、２７は一方の貫通
拡散領域２６から浅く拡散されてシリコン基板２０と同
し導電型のＰ＋型高不純物濃度拡散領域、２８はシリコ
ン酸化膜、２９はカソード電極、３０はア７−ド電極で
ある。
明する。第２図はこの実施例の構造断面図である。第２
図において、符号２０はＰ型シリコン基板、２１はシリ
コン基板２０上に埋め込まれてなり、該シリコン基板２
０とは反対導電型のＮ＋１型の埋め込み拡散領域、２２
は該シリコン基板２０上にエピタキシャル成長されかつ
Ｐ型分離拡散領域２３．２４により島状に分離されると
ともにシリコン基板２（）とは反対導電型のＮ型エピタ
キシャル島領域、３２は該エピタキシャル島領域２２と
同導電型でかつこのエピタキシャル島領域２２より低不
純物濃度のＮ−型接続用拡散領域、２５．２６は該エピ
タキシャル島領域２２とは同じ導電型で、即ちシリコン
基板２０とは反対導電型で接続用拡散領域３２を貴通し
少なくともエピタキシャル島領域２２に達する（ただし
、好ましくは埋め込み拡散領域２１に達する。）高不純
物濃度の２つのＮ＋型貫通拡散領域、２７は一方の貫通
拡散領域２６から浅く拡散されてシリコン基板２０と同
し導電型のＰ＋型高不純物濃度拡散領域、２８はシリコ
ン酸化膜、２９はカソード電極、３０はア７−ド電極で
ある。
このような構造の定電圧ダイオードでは貫通拡散領域２
６と高不純物濃度拡散領域２７との開のＰＮ接合面３１
でブレークダウンが起こり、表面でのブレークダウンは
抑制される。また、第１図の従来技術とは異なり、エミ
ッタやベースの拡散領域がなくなりブレークダウン電圧
の設定制御は両領域２６．３１の濃度の制御により容易
にできる。ここで、本発明の実施例では貫通拡散領域２
５．２６が接続用拡散領域３２により接続されているの
で、この貫通拡散領域２５．２６を埋め込み拡散領域２
１にまで達していなくても定電圧ダイオードの導通（Ｏ
Ｎ）抵抗をこの接続用拡散領域３２で決定させることが
で終る。したがって、この実施例によればエピタキシャ
ル島領域２２が深い場合でＰ型分離拡散領域２３．２４
の拡散が深かっても、貫通拡散領域２５．２６を埋め込
み拡散領域２１にまで届かす必要がなく、つまりチップ
面積を増加させることなく定電圧ダイオードを製造する
ことかで外、歩どまりを向上させることができる。貫通
拡散領域２５．２６および接続用拡散領域３２をイオン
インプランテーションで形成してもよい。
６と高不純物濃度拡散領域２７との開のＰＮ接合面３１
でブレークダウンが起こり、表面でのブレークダウンは
抑制される。また、第１図の従来技術とは異なり、エミ
ッタやベースの拡散領域がなくなりブレークダウン電圧
の設定制御は両領域２６．３１の濃度の制御により容易
にできる。ここで、本発明の実施例では貫通拡散領域２
５．２６が接続用拡散領域３２により接続されているの
で、この貫通拡散領域２５．２６を埋め込み拡散領域２
１にまで達していなくても定電圧ダイオードの導通（Ｏ
Ｎ）抵抗をこの接続用拡散領域３２で決定させることが
で終る。したがって、この実施例によればエピタキシャ
ル島領域２２が深い場合でＰ型分離拡散領域２３．２４
の拡散が深かっても、貫通拡散領域２５．２６を埋め込
み拡散領域２１にまで届かす必要がなく、つまりチップ
面積を増加させることなく定電圧ダイオードを製造する
ことかで外、歩どまりを向上させることができる。貫通
拡散領域２５．２６および接続用拡散領域３２をイオン
インプランテーションで形成してもよい。
以上のように、本発明によればシリコン基板上に埋め込
まれてなり、該シリコン基板とは反対導電型の埋め込み
拡散領域と、該シリコン基板上にエピタキシャル成長さ
れかつ分離拡散領域により島状に分離されるとともにシ
リコン基板とは反対導電型のエピタキシャル島領域と、
該エピタキシャル島領域と同導電型でかつこのエピタキ
シャル島領域より低不純物濃度の接続用拡散領域と、該
シリコン基板とは反対導電型で接続用拡散領域を貫通し
少なくとも前記エピタキシャル島領域に達する高不純物
濃度の２つの貫通拡散領域と、一方の貫通拡散領域から
浅く拡散されてシリコン基板と同じ導電型の高不純物濃
度拡散領域とを含むので、ブレークダウンが表面で起き
ることかなくなり、したがって降伏電圧の経時変化の度
合が減少し該降伏電圧特性に優れた定電圧ダイオードを
得ることができる。また、貫通拡散領域が接続用拡散領
域により接続されているので、この貫通拡散領域を埋め
込み拡散領域にまで達していなくても定電圧ダイオード
の導通（ＯＮ）抵抗をこの接続用拡散領域で決定させる
ことがで与る。したがって、エピタキシャル島領域が深
い場合でＰ型分離く 拡散領域の拡散が深か日。でも、貫通拡散領域を埋め込
み拡散領域にまで届かす必要がなく、つまりチップ面積
を増加させることなく定電圧ダイオードを製造すること
かでき、歩どまりを向上させることができる。更に、構
造も簡単化しているのでブレークダウン電圧の設定制御
も容易になり、製造工程も簡便である。
まれてなり、該シリコン基板とは反対導電型の埋め込み
拡散領域と、該シリコン基板上にエピタキシャル成長さ
れかつ分離拡散領域により島状に分離されるとともにシ
リコン基板とは反対導電型のエピタキシャル島領域と、
該エピタキシャル島領域と同導電型でかつこのエピタキ
シャル島領域より低不純物濃度の接続用拡散領域と、該
シリコン基板とは反対導電型で接続用拡散領域を貫通し
少なくとも前記エピタキシャル島領域に達する高不純物
濃度の２つの貫通拡散領域と、一方の貫通拡散領域から
浅く拡散されてシリコン基板と同じ導電型の高不純物濃
度拡散領域とを含むので、ブレークダウンが表面で起き
ることかなくなり、したがって降伏電圧の経時変化の度
合が減少し該降伏電圧特性に優れた定電圧ダイオードを
得ることができる。また、貫通拡散領域が接続用拡散領
域により接続されているので、この貫通拡散領域を埋め
込み拡散領域にまで達していなくても定電圧ダイオード
の導通（ＯＮ）抵抗をこの接続用拡散領域で決定させる
ことがで与る。したがって、エピタキシャル島領域が深
い場合でＰ型分離く 拡散領域の拡散が深か日。でも、貫通拡散領域を埋め込
み拡散領域にまで届かす必要がなく、つまりチップ面積
を増加させることなく定電圧ダイオードを製造すること
かでき、歩どまりを向上させることができる。更に、構
造も簡単化しているのでブレークダウン電圧の設定制御
も容易になり、製造工程も簡便である。
第１図は従来例の゛構造断面図、第２図は本発明の実施
例の構造断面図である。 ２０はＦ）型シリコン基板、２１は埋め込み拡散領域、
２２はエピタキシャル島領域、２５．２６は貫通拡散領
域、２７は高不純物濃度拡散領域、２８はシリコン酸化
膜、２９．３０は電極、３２は接続用拡散領域。
例の構造断面図である。 ２０はＦ）型シリコン基板、２１は埋め込み拡散領域、
２２はエピタキシャル島領域、２５．２６は貫通拡散領
域、２７は高不純物濃度拡散領域、２８はシリコン酸化
膜、２９．３０は電極、３２は接続用拡散領域。
Claims (1)
- （１）シリコン基板上に埋め込まれてなり、該シリコン
基板とは反対導電型の埋め込み拡散領域と、該シリコン
基板上にエピタキシャル成長されかつ分離拡散領域によ
り島状に分離されるとともにシリコン基板とは反対導電
型のエピタキシャル島領域と、該エピタキシャル島領域
と同導電型でかつこのエピタキシャル島領域より低不純
物濃度の接続用拡散領域と、該シリコン基板とは反対導
電型で接続用拡散領域を貫通し少なくとも前記エピタキ
シャル島領域に達する高不純物濃度の２つの貫通拡散領
域と、一方の貫通拡散領域から浅く拡散されてシリコン
基板と同じ導電型の高不純物濃度拡散領域とを含む、定
電圧ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268484A JPS60157265A (ja) | 1984-01-26 | 1984-01-26 | 定電圧ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268484A JPS60157265A (ja) | 1984-01-26 | 1984-01-26 | 定電圧ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157265A true JPS60157265A (ja) | 1985-08-17 |
Family
ID=11812200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1268484A Pending JPS60157265A (ja) | 1984-01-26 | 1984-01-26 | 定電圧ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60157265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63255973A (ja) * | 1987-04-13 | 1988-10-24 | Rohm Co Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58132981A (ja) * | 1982-02-02 | 1983-08-08 | Seiko Instr & Electronics Ltd | ツエナ−ダイオ−ド |
-
1984
- 1984-01-26 JP JP1268484A patent/JPS60157265A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58132981A (ja) * | 1982-02-02 | 1983-08-08 | Seiko Instr & Electronics Ltd | ツエナ−ダイオ−ド |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63255973A (ja) * | 1987-04-13 | 1988-10-24 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939769A (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| JPH03155137A (ja) | 半導体デバイス及びその製造方法 | |
| JPS60157265A (ja) | 定電圧ダイオ−ド | |
| JPH0745842A (ja) | 埋込みアバランシュ・ダイオード | |
| JPS60157266A (ja) | 定電圧ダイオ−ド | |
| JPS6092674A (ja) | 定電圧ダイオ−ド | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPS6327865B2 (ja) | ||
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JPS6194378A (ja) | 半導体装置 | |
| JPH07321347A (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| JPS586168A (ja) | 半導体集積回路 | |
| JPS61276380A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6092675A (ja) | 定電圧ダイオ−ド | |
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 | |
| JPS61135147A (ja) | 半導体集積回路装置 | |
| JPH03222453A (ja) | 半導体集積回路装置 | |
| JPS62165964A (ja) | 半導体装置 | |
| JPH0277173A (ja) | トランジスタ | |
| JPS6058634A (ja) | 半導体集積回路装置 | |
| JPS61150383A (ja) | 半導体装置 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPS59191347A (ja) | 半導体集積回路 |