JPS586168A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS586168A JPS586168A JP10415581A JP10415581A JPS586168A JP S586168 A JPS586168 A JP S586168A JP 10415581 A JP10415581 A JP 10415581A JP 10415581 A JP10415581 A JP 10415581A JP S586168 A JPS586168 A JP S586168A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- type
- collector
- vcbo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 3
- 238000005452 bending Methods 0.000 abstract 2
- 230000005684 electric field Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ｐｎｐ）ランジスタを備えた半導体集積回路
（以下ＩＧという）に関するものである。
（以下ＩＧという）に関するものである。
バイポーラＩＣの製造プロセスは周知のようにｎｐｎプ
レーナプロセスであｆｉ、Ｉ’Ｃ内へ作り込むＮＰＩＩ
Ｉ ）ランジスタの構造は、一般に横型１）ｎｐ）ラン
ジスタ構造と、第１図に示す縦型１）ｉｐ）ランジスタ
構造のいずれかとなる。第１図において、１はｐ型半導
体基板、２はＮ型埋込層、３はＰ型埋込コレクタ領域、
４はＰ型埋込分離層、６はＮ−型エピタキシャル層、６
はＰ型分離層、７はＰ１型コレクタ領域、８はメ型エミ
ッタ領域、９はｔ型ベースコンタクト領域、１０は保護
被膜、１１は電極である。
レーナプロセスであｆｉ、Ｉ’Ｃ内へ作り込むＮＰＩＩ
Ｉ ）ランジスタの構造は、一般に横型１）ｎｐ）ラン
ジスタ構造と、第１図に示す縦型１）ｉｐ）ランジスタ
構造のいずれかとなる。第１図において、１はｐ型半導
体基板、２はＮ型埋込層、３はＰ型埋込コレクタ領域、
４はＰ型埋込分離層、６はＮ−型エピタキシャル層、６
はＰ型分離層、７はＰ１型コレクタ領域、８はメ型エミ
ッタ領域、９はｔ型ベースコンタクト領域、１０は保護
被膜、１１は電極である。
第１図の縦型１）ｎｐ）ランジスタ構造では、ベース領
域エピタキシャル層６で警戒するのが一般的である。エ
ピタキシャル法は、拡散法に較べ厚さ制御が難しく、し
たがってｎｐｎ ）ランジスタに比べ、エピタキシャル
ベース層厚のバラツキによるｈｙｍのバラツキが大きい
。またベース領域の不純物濃度が低いことによりアーリ
ー電圧が小さく、リニアリティが悪いなどの問題がある
。
域エピタキシャル層６で警戒するのが一般的である。エ
ピタキシャル法は、拡散法に較べ厚さ制御が難しく、し
たがってｎｐｎ ）ランジスタに比べ、エピタキシャル
ベース層厚のバラツキによるｈｙｍのバラツキが大きい
。またベース領域の不純物濃度が低いことによりアーリ
ー電圧が小さく、リニアリティが悪いなどの問題がある
。
上記の問題点を改善するために、例えば第２図に示すよ
うな縦型Ｐｎｐ）ランジスタが提案されている。第２図
において、１２は拡散によるＮ型ベース領域、１３はｐ
−″型ベース領域である。
うな縦型Ｐｎｐ）ランジスタが提案されている。第２図
において、１２は拡散によるＮ型ベース領域、１３はｐ
−″型ベース領域である。
ところで、トランジスタのコレクタベース間耐圧（Ｖａ
ａｏ）は、理論的には、ベース領域とコレクタ領域との
ＰＮ接合面におけるアバランシェ降伏電圧より決定され
る。しかぎながら第２図に示す縦型ｐｎｐトランジスタ
のコレクタベース接合は、第３図の拡大図で示すように
、点線で包囲した部分で円弧状に屈曲しており、この屈
曲部における電界集中現象が避けられず、平坦なコレク
タベース接合面をもち、ＶＯＢＯがほぼ理論値となるト
ランジスタに比べ低電圧で降伏する。上記の問題点は、
半導体集積回路の高耐圧化を制限する１原因とな−っで
いた。
ａｏ）は、理論的には、ベース領域とコレクタ領域との
ＰＮ接合面におけるアバランシェ降伏電圧より決定され
る。しかぎながら第２図に示す縦型ｐｎｐトランジスタ
のコレクタベース接合は、第３図の拡大図で示すように
、点線で包囲した部分で円弧状に屈曲しており、この屈
曲部における電界集中現象が避けられず、平坦なコレク
タベース接合面をもち、ＶＯＢＯがほぼ理論値となるト
ランジスタに比べ低電圧で降伏する。上記の問題点は、
半導体集積回路の高耐圧化を制限する１原因とな−っで
いた。
本発明は、ベース・コレクタ接合面から上記のような屈
曲部をなくすことにより、ＶＣＢＯｆ：アバランシェ降
伏電圧の理論値にまで高め、ＶＯＢＯの高いトランジス
タを有するＩＣを実現する目的でなされたものである。
曲部をなくすことにより、ＶＣＢＯｆ：アバランシェ降
伏電圧の理論値にまで高め、ＶＯＢＯの高いトランジス
タを有するＩＣを実現する目的でなされたものである。
以下その実施例を図面とともに説明する。
第４図は、本発明による縦型ｐｎｐトランジスタの一実
施例を示す断面図である。第４図において、第１図およ
び第２図と同一部分または相当部分には同一符号を付し
ている。ところで本発明の縦形ｐｎｐトランジスタでは
埋込コレクタ領域３に加えて拡散によるｆ型コレクタ領
域１４を形成しコレクタ領域を全体として凸形としてい
る。
施例を示す断面図である。第４図において、第１図およ
び第２図と同一部分または相当部分には同一符号を付し
ている。ところで本発明の縦形ｐｎｐトランジスタでは
埋込コレクタ領域３に加えて拡散によるｆ型コレクタ領
域１４を形成しコレクタ領域を全体として凸形としてい
る。
かかるＰ型コレクタ領域１４は図示するようにＮ型のベ
ース領域部分６を貫通し、このベース領域部分の中に選
択的に作り込まれたこれより高濃度Ｎ型ベース領域部分
１２の底面に接している。
ース領域部分６を貫通し、このベース領域部分の中に選
択的に作り込まれたこれより高濃度Ｎ型ベース領域部分
１２の底面に接している。
第４図の構造によると、Ｎ型ベース領域１ｉの屈曲部が
、同一導電型のエピタキシャル層からなるＮ型ベース領
域部分６によって囲まれているためＶｃｎｏはＰ型コレ
クタ領域１４とこれが底部に接するＨ型ベース領域部分
１２との間に形成されるＰＫ接合面、すなわち、平坦な
接合面で決定され、アバランシェ降伏電圧の理論値近傍
までＶｃｍｏが高められる。
、同一導電型のエピタキシャル層からなるＮ型ベース領
域部分６によって囲まれているためＶｃｎｏはＰ型コレ
クタ領域１４とこれが底部に接するＨ型ベース領域部分
１２との間に形成されるＰＫ接合面、すなわち、平坦な
接合面で決定され、アバランシェ降伏電圧の理論値近傍
までＶｃｍｏが高められる。
また、第４図の構造では、Ｐ−コレクタ領域１４の上の
Ｎ型ベース領域部分におけるＮ型不純物量は、領域１４
をたとえば表面からのＰ型不純物導入により決定すれば
、Ｐ−型不純物量だけ相殺される。したがってＰ−コレ
クタ領域１４上のに型ベース領域１２におけるＮ型不純
物濃度が減少し、Ｎ型不純物濃度を第２図の縦型ｐｎｐ
）ランジスタと同じにすれば、上記領域１４上の領域
以外つ壕り外部ベース領域のＮ型不純物濃度は、第２図
の縦型Ｐｎｐ ）ランジスタのそれより高くなり、外部
ベース抵抗を減少させることが出来る。
Ｎ型ベース領域部分におけるＮ型不純物量は、領域１４
をたとえば表面からのＰ型不純物導入により決定すれば
、Ｐ−型不純物量だけ相殺される。したがってＰ−コレ
クタ領域１４上のに型ベース領域１２におけるＮ型不純
物濃度が減少し、Ｎ型不純物濃度を第２図の縦型ｐｎｐ
）ランジスタと同じにすれば、上記領域１４上の領域
以外つ壕り外部ベース領域のＮ型不純物濃度は、第２図
の縦型Ｐｎｐ ）ランジスタのそれより高くなり、外部
ベース抵抗を減少させることが出来る。
尚、上述した例は、本発明をＰＮＰ ）ランジスタに適
用した場合であるが、ｎｐｎトランジスタ構成となすこ
ともでき、この場合は、第４図に示した各領域の導電型
を図示とは逆導電型に選定すれば良い。
用した場合であるが、ｎｐｎトランジスタ構成となすこ
ともでき、この場合は、第４図に示した各領域の導電型
を図示とは逆導電型に選定すれば良い。
以上述べたように、本発明によれば、他のトランジスタ
特性を損うことな（Ｖｃｉ＋ｏをアバランシェ降伏電圧
の理論値にまで高めたバイポーラトランジスタを設ける
ことができ、高耐圧、高精度な半導体集積回路が得られ
る。
特性を損うことな（Ｖｃｉ＋ｏをアバランシェ降伏電圧
の理論値にまで高めたバイポーラトランジスタを設ける
ことができ、高耐圧、高精度な半導体集積回路が得られ
る。
第１図は従来のＩＣにおける縦型ｐｎｐ ）ランジスタ
の一例を示す断面図、第２図は改善された縦型ＰＮＰ
）ランジスタの一例を示す断面図、第３図は第２図のＰ
Ｍ接合断面図、第４図は本発明の一実施例にかかる縦型
ｐｎｐトランジスタを示す断面図である。 １ 、、、、、、Ｐ型半導体基板、６・・・・・・Ｎ型
エピタキ・イヤル層、３，７．１３および１４・・・・
・・コレクタ領域、１２・・・・・・ベース領域、８・
・・・・・エミッタ領域、９・・・・・・ベースコンタ
クト領域。
の一例を示す断面図、第２図は改善された縦型ＰＮＰ
）ランジスタの一例を示す断面図、第３図は第２図のＰ
Ｍ接合断面図、第４図は本発明の一実施例にかかる縦型
ｐｎｐトランジスタを示す断面図である。 １ 、、、、、、Ｐ型半導体基板、６・・・・・・Ｎ型
エピタキ・イヤル層、３，７．１３および１４・・・・
・・コレクタ領域、１２・・・・・・ベース領域、８・
・・・・・エミッタ領域、９・・・・・・ベースコンタ
クト領域。
Claims (1)
- 半導体基板内に、１導電型の低濃度領域とさらにこの内
部に選択的に作り込まれ、これよシ高濃度の１導電型領
域よりなるベースと、反対導電型の高濃度領域部分およ
びこの一部から前記ベースへ向って突出する低濃度部よ
りなる凸形コレクタと、前記ベースの高濃度領域内に選
択形成したエミッタを有し、さらに前記コレクタの高濃
度領域部分が前記ベースの低濃度領域と接し、前記コレ
クタの突出部が前記ベースの低濃度領域を貫通して前記
ベースの高濃度領域の底面の一部と接するトランジスタ
を具備することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10415581A JPS586168A (ja) | 1981-07-02 | 1981-07-02 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10415581A JPS586168A (ja) | 1981-07-02 | 1981-07-02 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS586168A true JPS586168A (ja) | 1983-01-13 |
Family
ID=14373168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10415581A Pending JPS586168A (ja) | 1981-07-02 | 1981-07-02 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586168A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6230372A (ja) * | 1985-04-19 | 1987-02-09 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
| JPS62214662A (ja) * | 1986-03-14 | 1987-09-21 | Sanyo Electric Co Ltd | 縦型ｐｎｐトランジスタの製造方法 |
| US5406112A (en) * | 1991-10-04 | 1995-04-11 | Rohm, Co., Ltd. | Semiconductor device having a buried well and a crystal layer with similar impurity concentration |
-
1981
- 1981-07-02 JP JP10415581A patent/JPS586168A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6230372A (ja) * | 1985-04-19 | 1987-02-09 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
| JPS62214662A (ja) * | 1986-03-14 | 1987-09-21 | Sanyo Electric Co Ltd | 縦型ｐｎｐトランジスタの製造方法 |
| US5406112A (en) * | 1991-10-04 | 1995-04-11 | Rohm, Co., Ltd. | Semiconductor device having a buried well and a crystal layer with similar impurity concentration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040048428A1 (en) | Semiconductor device and method of manufacturing the same | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| US5432360A (en) | Semiconductor device including an anode layer having low density regions by selective diffusion | |
| US4032957A (en) | Semiconductor device | |
| US4027324A (en) | Bidirectional transistor | |
| JPS586168A (ja) | 半導体集積回路 | |
| JPH06104459A (ja) | 半導体装置 | |
| JPS6155775B2 (ja) | ||
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| KR920000633B1 (ko) | Pnp 트랜지스터의 제조방법 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPH05864B2 (ja) | ||
| KR0161869B1 (ko) | 반도체장치 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JP2729059B2 (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS6047463A (ja) | 半導体集積回路装置 | |
| JPH0294527A (ja) | 半導体装置 | |
| JPH0263156A (ja) | 半導体集積回路装置 | |
| JPS59152666A (ja) | 横形トランジスタ | |
| JPS60233856A (ja) | 半導体装置 | |
| JPS61208260A (ja) | 半導体装置 | |
| JPH02220445A (ja) | 半導体装置 | |
| JPH1174281A (ja) | トランジスタ及びその製造方法 |