JPH1174281A - トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 集積回路に含まれるトランジスタのベース・
エミッタ間の耐圧を高くすることが困難であった。 【解決手段】 半導体基体２１にコレクタ領域２３、ベ
ース領域２４を埋め込んだ状態に形成する。エミッタ領
域２５を不純物濃度の低いエピタキシャル成長層で形成
する。エミッタ領域２５にはこれよりも不純物濃度の高
いエミッタ接続領域２８を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベース・エミッタ
間の高耐圧化が図られたトランジスタ及びその製造方法
に関する。

【０００２】

【従来の技術】図１は従来の半導体集積回路（モノリシ
ックＩＣ）１におけるトランジスタ２が設けられている
部分を示す。この集積回路１はＰ形半導体基板３、Ｐ形
半導体基板３の上面に周知のエピタキシャル成長方法で
形成されたＮ形半導体領域４、Ｎ形半導体領域４の上面
側に不純物拡散して形成されたＰ形半導体領域５、Ｐ形
半導体領域５の上面側に不純物拡散して形成されたＮ形
半導体領域６、Ｐ形半導体基板３とＮ形半導体領域４の
界面に形成されたＮ形埋め込み領域７、下面がＮ形埋め
込み領域７に達するようにＮ形半導体領域４の上面側に
形成されたＮ形半導体領域８、Ｎ形半導体領域４内に不
純物拡散して形成されたＰ形半導体領域９を備えてい
る。トランジスタ２の部分において、Ｎ形半導体領域４
がコレクタ領域、Ｐ形半導体領域５がベース領域、Ｎ形
半導体領域６がエミッタ領域、Ｎ形埋め込み領域７が低
抵抗コレクタ領域、Ｎ形半導体領域８がコレクタ接続領
域として機能する。また、Ｐ形半導体領域９はトランジ
スタ２の部分を他の半導体素子（図示せず）とＰＮ接合
分離する機能を有する。Ｐ形半導体領域５、Ｎ形半導体
領域６及びＮ形半導体領域８には、ベース電極１０、エ
ミッタ電極１１及びコレクタ電極１２が電気的にそれぞ
れ接続されている。また、Ｐ形半導体領域９にはグラン
ド電極１３が電気的に接続されている。

【０００３】

【発明が解決しようとする課題】ところで、図１に示す
集積回路１のトランジスタ２において、ベース領域とエ
ミッタ領域との間に形成されるＰＮ接合の逆方向耐圧
は、ベース領域として機能するＰ形半導体領域５の表面
不純物濃度に依存する。ここで、Ｐ形半導体領域５の表
面不純物濃度はベース電極１０とのオーミックコンタク
トを良好にとるため等の理由で低い濃度に設定すること
ができない。このため、このＰＮ接合の逆方向耐圧を１
０Ｖ以上にすることは困難であった。

【０００４】そこで、本発明の目的はベース・エミッタ
間の高耐圧化を容易に図ることができるトランジスタ及
びその製造方法を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための物の発明は、半導体基体の互いに
対向する第１及び第２の主面間にエミッタ領域とエミッ
タ接続領域とベース領域とベース接続領域とコレクタ領
域とコレクタ接続領域とが設けられ、前記エミッタ領域
は実質的に均一な不純物分布を有し且つ前記半導体基体
の前記第１の主面に露出するように配置され、前記エミ
ッタ接続領域は前記半導体基体の前記第１の主面に露出
する部分を有し且つこの露出する部分を除いて前記エミ
ッタ領域で囲まれるように配置され且つ前記エミッタ領
域よりも高い不純物濃度を有し且つ前記エミッタ領域と
同一の導電形を有し、前記ベース領域は前記エミッタ領
域に隣接するように前記半導体基体に埋設され、前記ベ
ース接続領域は前記半導体基体の前記第１の主面に環状
に露出する部分を有し且つ前記ベース領域に接続され且
つ前記ベース領域よりも高い不純物濃度を有し且つ前記
ベース領域と同一の導電形を有し、前記エミッタ領域は
その前記第１の主面への露出部分を除いて前記ベ−ス領
域及び前記ベ−ス接続領域によって囲まれ、前記コレク
タ領域は前記ベース領域に隣接配置され、前記コレクタ
接続領域は前記第１の主面に露出する部分を有し且つ前
記コレクタ領域に接続され且つ前記コレクタ領域と同一
の導電形を有し、前記第１の主面において前記エミッタ
接続領域にエミッタ電極が接続され、前記第１の主面に
おいて前記ベース接続領域にベース電極が接続され、前
記第１の主面において前記コレクタ接続領域にコレクタ
電極が接続されていることを特徴とするトランジスタに
係わるものである。また、方法の発明は、第１導電形の
半導体基板に前記第１導電形と反対の第２導電形の不純
物を拡散して前記半導体基板の所定領域に第１の半導体
領域を形成する工程と、前記第１の半導体領域に第１導
電形の不純物を拡散してその表面を除いて前記第１の半
導体領域に囲まれた第２の半導体領域を形成する工程
と、前記第１及び第２の半導体領域の露出表面を覆うよ
うに前記半導体基板の上にエピタキシャル成長法によっ
て第２導電形の第３の半導体領域を形成する工程と、前
記第３の半導体領域に第２導電形の不純物を拡散し、前
記第３の半導体領域の表面に露出する部分を有し且つ前
記第１の半導体領域に接続された第４の半導体領域を形
成する工程と、前記第３の半導体領域に第１導電形の不
純物を拡散し、前記第３の半導体領域の表面に露出する
部分を有し且つ前記第２の半導体領域に接続され且つ前
記第３の半導体領域の一部を環状に囲んでいる第５の半
導体領域を形成する工程と、前記第２及び第５の半導体
領域によって表面を除いて囲まれた前記第３の半導体領
域の一部から成る島状領域に第２導電形の不純物を拡散
し、その表面を除いて前記島状領域で囲まれ且つ前記島
状領域よりも高い不純物濃度を有している第６の半導体
領域を形成する工程と、前記第４の半導体領域にコレク
タ電極を接続し、前記第５の半導体領域にベース電極を
接続し、前記第６の半導体領域にエミッタ電極を接続す
る工程とを備えたトランジスタの製造方法に係わるもの
である。

【０００６】

【発明の効果】各請求項の発明では、エミッタ領域が実
質的に均一な不純物分布を有し、且つエミッタ電極を設
けるためのエミッタ接続領域を有する。従って、エミッ
タ領域の不純物濃度を比較的低くすることができ、ベー
ス・エミッタ間の逆方向耐圧を高くすることができる。
また、請求項２の発明によれば、均一不純物濃度のエミ
ッタ領域を容易に形成することができる。

【０００７】

【実施形態及び実施例】次に、図２〜図１１を参照して
本発明の実施の形態及び実施例を説明する。図２は本発
明の実施例に従うモノリシック集積回路２０の一部を示
し、図３は図２の集積回路２０のシリコン半導体基体２
１の表面を示す。この集積回路２０の半導体基体２１
は、Ｐ形基板領域２２、Ｎ形コレクタ領域２３、Ｐ形ベ
ース領域２４、Ｎ形のエピタキシャル成長層の一部から
成るエミッタ領域２５、Ｎ形コレクタ接続領域２６、Ｐ
形ベース接続領域２７、Ｎ形エミッタ接続領域２８、Ｎ
形のベース・コレクタ間分離領域２９、ＰＮ分離用のＮ
形領域３０、ＰＮ分離用のＰ形領域３１及び別の半導体
素子形成のためのＮ形領域３２を備えている。各領域２
３〜３２の構成の詳細は追って製造方法と共に説明す
る。半導体基体２１は第１及び第２の主面３３、３４を
有し、第１の主面３３には４つの開口３５、３６、３
７、３８を有する絶縁膜３９が設けられ、開口３５、３
６、３７、３８中にコレクタ電極４０、ベース電極４
１、エミッタ電極４２、及びグランド電極４３が設けら
れている。半導体基体２１に設けられたトランジスタ４
４はＮ形コレクタ領域２３と、Ｐ形ベース領域２４と、
Ｎ形エミッタ領域２５とを含むＮＰＮ形トランジスタで
ある。

【０００８】図２及び図３に示すトランジスタ４４を含
む集積回路２０を製造する場合にはまず、図４に示すＰ
形のシリコン半導体基板（サブストレート）２２ａを用
意する。この基板２２ａは最終的に図２のＰ形基板領域
２２になるものであって、約１０Ωｃｍの抵抗率となる
ようにＰ形不純物としてボロンを含む。

【０００９】次にＰ形半導体基板２２ａにその上面から
Ｎ形の不純物としてアンチモンを選択的に拡散し、図２
のコレクタ領域２３を得るためのＮ形の第１の半導体領
域２３ａを図５に示すように形成する。

【００１０】次に、図２のベース領域２４を得るため
に、図５のＮ形領域２３ａにこの表面からＰ形の不純物
としてボロンを選択的に拡散し、図６に示すように第１
の半導体領域２３ａの内側にＰ形の第２の半導体領域２
４ａを形成する。また、図２のＰＮ分離用Ｐ形領域３１
を得るためにＰ形半導体基板２２ａにＰ形の不純物とし
てボロンを拡散して図６のＰ形領域３１ａを形成する。
このＰ形領域３１ａは、平面的に見てＮ形領域２３ａを
離間して環状に包囲しており、基板２２ａよりも高い不
純物濃度を有する。

【００１１】次に、図７に示すように、領域２３ａ、２
４ａ、３１ａを含むＰ形半導体基板２２ａの上面に周知
のエピタキシャル成長方法によってＮ形の第３の半導体
領域２５ａを形成し、図２に示した基体２１を得る。図
７の工程で基体２１が完成したので、図４〜図６の基板
２２ａを以後基板領域２２と呼ぶことにする。図７の工
程において、領域２３ａ、２４ａ、３１ａ内の不純物は
上方即ちＮ形半導体領域２５ａ内に若干拡散する。この
結果、これ等領域２３ａ、２４ａ、３１ａの上面はＰ形
基板領域２２とＮ形半導体領域２５ａの界面よりも若干
上方に位置する。なお、Ｎ形半導体領域２５ａは、全領
域においてほぼ均一に不純物が分布し、Ｎ形領域２３ａ
よりも低い不純物濃度を有する領域である。

【００１２】次に、Ｎ形半導体領域２５ａの上面からＮ
形の不純物としてリンを選択的に拡散して図８に示すＮ
形の第４の半導体領域２６即ちＮ形のコレクタ接続領域
２６を形成する。このＮ形のコレクタ接続領域２６は、
Ｎ形半導体領域２５ａの表面領域にリンを導入した後、
これに１２００℃で約１２０分間の熱処理を施して、リ
ンをＮ形半導体領域２５ａに深く拡散することによって
得る。この拡散の際の加熱によって、図７に示した領域
２３ａ、２４ａ、３１ａの不純物であるアンチモン及び
ボロンが上方のＮ形半導体領域２５ａ内にも拡散し、コ
レクタ領域２３及びベース領域２４が得られる。図８の
工程のＮ形コレクタ領域２３及びＰ形ベース領域２４は
図２に示す最終的なそれぞれの領域と完全には一致しな
いが、理解を容易にするために同一符号を付すことにす
る。図８の工程において、Ｎ形コレクタ領域２３の不純
物はアンチモンであり、Ｐ形ベース領域２４の不純物は
ボロンであり、アンチモンの拡散速度はボロンの拡散速
度よりも遅いため、Ｐ形ベース領域２４の上面がＮ形コ
レクタ領域２３の上面よりも高くなり、Ｐ形ベース領域
２４が埋込み形ベース領域として好都合な形状になる。
即ち、Ｐ形ベース領域２４の側面の上部がＮ形コレクタ
領域２３の不純物濃度よりも低い不純物濃度を有する第
３の半導体領域２５ａで囲まれ、且つ平面的に見てＰ形
のベース領域２４がＮ形のコレクタ接続領域２６の中に
位置する。Ｎ形のコレクタ接続領域２６はエピタキシャ
ル成長層から成る第３の半導体領域２５ａの一部を環状
に包囲するように形成され、Ｎ形コレクタ領域２３より
も高い不純物濃度を有し、Ｎ形コレクタ領域２３をコレ
クタ電極４０に接続する領域として機能している。

【００１３】次に、第３の半導体領域２５ａのコレクタ
接続領域２６によって包囲された島状部分にＰ形不純物
としてのボロンを選択的に拡散して図９に示すように第
５の半導体領域としてのベース接続領域２７を形成す
る。このＰ形ベース接続領域２７は、第３の半導体領域
２５ａの主面からＰ形ベース領域２４に至るように形成
され且つ平面的に見て環状に形成されている。このＰ形
ベース接続領域２７はベース領域２４よりも高い不純物
濃度を有し、ベース領域２４をベース電極４１に電気的
に接続する領域として機能する。Ｐ形ベース接続領域２
７が形成されると島状のＮ形エミッタ領域２５が図９に
示すように得られる。なお、図９のＰ形ベース接続領域
２７の形成と同時に、図８に示した半導体領域３１ａの
上方から第３の半導体領域２５ａにＰ形不純物のボロン
を選択的に拡散してＰＮ接合分離用のＰ形半導体領域３
１を完成させる。Ｐ形半導体領域３１はＮ形コレクタ接
続領域２６の外側を環状に包囲し、基体２１の第１の主
面３３からＰ形基板領域２２に至っている。従って、Ｐ
形基板領域２２とＰ形半導体領域３１とによって図２に
示すトランジスタ４４の部分が包囲され、トランジスタ
４４の部分はＰ形半導体領域３１の外側の別の半導体素
子のためのＮ形の半導体領域３２とＰＮ接合分離され
る。

【００１４】次に、Ｎ形エミッタ領域２５の表面からＮ
形不純物としてリンを選択的に拡散して図１０に示すよ
うに第６の半導体領域としてのエミッタ接続領域２８を
形成する。Ｎ形エミッタ接続領域２８は、Ｎ形エミッタ
領域２５よりも高い不純物濃度を有し、エミッタ領域２
５の中に島状に配置されている。トランジスタ４４の主
電流（コレクタ電流、エミッタ電流）が基体２１の第１
の主面３３に対して垂直方向に流れるようにエミッタ接
続領域２８の下面からベース領域２４までの距離Ｌ1 が
基体２１の主面３３におけるエミッタ接続領域２８から
Ｐ形のベース接続領域２７までの距離Ｌ2 よりも短く設
定されている。エミッタ接続領域２８の形成が終了する
と、図２に示した全ての半導体領域が得られる。

【００１５】次に、図１１に示すように、半導体基体２
１の上面に熱酸化等を施すことでシリコン酸化膜から成
る絶縁膜３９を形成する。絶縁膜３９はＮ形コレクタ接
続領域２６、Ｐ形ベース接続領域２７、Ｎ形エミッタ接
続領域２８、および分離Ｐ形半導体領域３１の上方に対
応する部分にそれぞれ開口３５、３６、３７、３８を有
する。

【００１６】最後に開口３５〜３８を有する絶縁膜３９
の上面全体に真空蒸着等によってアルミニウム等から金
属膜を形成し、これにエッチングを施して、図２に示す
ようにコレクタ電極４０、ベース電極４１、エミッタ電
極４２、及びグランド電極４３を形成する。コレクタ電
極４０、ベース電極４１、エミッタ電極４２及びグラン
ド電極４３は開口３５、３６、３７、３８を介してＮ形
のコレクタ接続領域２６、Ｐ形のベース接続領域２７、
Ｎ形のエミッタ接続領域２８及び分離用Ｐ形半導体領域
３１に接続されている。

【００１７】本実施例によれば、エミッタ領域２５が相
対的に不純物濃度が低く且つ実質的に均一な不純物分布
を有するエピタキシャル成長層から成るのでエミッタ領
域２５とベース領域２４との間のＰＮ接合の逆方向耐圧
を１０Ｖ以上の高い値にすることができる。従って、ベ
ース・エミッタ間に高い電圧がかかる回路にトランジス
タ４４を使用することができる。また、トランジスタ動
作に実質的に寄与するコレクタ領域２３、ベース領域２
４、エミッタ領域２５は基体２１の中に埋め込まれた状
態に配置されているが、これ等よりも不純物濃度が高い
コレクタ接続領域２６、ベース接続領域２７、エミッタ
接続領域２８が設けられているので、集積回路において
トランジスタ４４をプレーナ構造にすることができるば
かりでなく、各領域の内部抵抗を低減することができ、
トランジスタ４４のベース・エミッタ間の逆方向耐圧以
外の諸特性も良好になる。また、Ｐ形ベース領域２４の
不純物をボロンとし、Ｎ形コレクタ領域２３の不純物を
アンチモンとしたので、図８に示す工程において拡散速
度の速いボロンが上方のＮ形領域２５ａに突出するよう
に分布し、集積回路におけるトランジスタのベース領域
２４を良好な形状に容易に得ることができる。また、ベ
ース用のＰ形領域２４ａを覆うようにエピタキシャル成
長層から成るＮ形領域２５ａを形成してトランジスタ４
４を作るので、集積回路において目的とするトランジス
タを容易に得ることができる。また、コレクタ接続領域
２６とベース接続領域２７との間、及びコレクタ接続領
域２６とＰＮ分離用のＰ形半導体領域３１との間にエピ
タキシャル成長層から成る比較的低不純物濃度のＮ形領
域２９、３０が介在しているので相互間の耐圧を高め、
相互間を十分に分離することができる。

【００１８】

【変形例】本発明は上述の実施形態及び実施例に限定さ
れるものでなく、例えば次の変形が可能なものである。 （１） 集積回路のトランジスタに限ることなく、個別
のトランジスタにも本発明を適用することができる。 （２） 基体２１の第２の主面３４に金属電極を設ける
ことができる。

【図面の簡単な説明】

【図１】従来の集積回路の一部を示す断面図である。

【図２】本発明の実施例の集積回路の一部を示す断面図
である。

【図３】図２の半導体基体の平面図である。

【図４】図２の集積回路を製造するための半導体基板を
示す断面図である。

【図５】図４の基板にＮ形領域を形成したものを示す断
面図である。

【図６】図５の基板にＰ形領域を形成したものを示す断
面図である。

【図７】図６の基板の上にエピタキシャル成長層を形成
した半導体基体を示す断面図である。

【図８】図７の基体にコレクタ接続領域を形成したもの
を示す断面図である。

【図９】図８の基体にベース接続領域を形成したものを
示す断面図である。

【図１０】図９の基体にエミッタ接続領域を形成したも
のを示す断面図である。

【図１１】図１０の基体に絶縁膜を形成したものを示す
断面図である。

【符号の説明】

２３ コレクタ領域 ２４ ベース領域 ２５ エミッタ領域 ２６ コレクタ接続領域 ２７ ベース接続領域 ２８ エミッタ接続領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基体の互いに対向する第１及び第
   ２の主面間にエミッタ領域とエミッタ接続領域とベース
   領域とベース接続領域とコレクタ領域とコレクタ接続領
   域とが設けられ、 前記エミッタ領域は実質的に均一な不純物分布を有し且
   つ前記半導体基体の前記第１の主面に露出するように配
   置され、 前記エミッタ接続領域は前記半導体基体の前記第１の主
   面に露出する部分を有し且つこの露出する部分を除いて
   前記エミッタ領域で囲まれるように配置され且つ前記エ
   ミッタ領域よりも高い不純物濃度を有し且つ前記エミッ
   タ領域と同一の導電形を有し、 前記ベース領域は前記エミッタ領域に隣接するように前
   記半導体基体に埋設され、 前記ベース接続領域は前記半導体基体の前記第１の主面
   に環状に露出する部分を有し且つ前記ベース領域に接続
   され且つ前記ベース領域よりも高い不純物濃度を有し且
   つ前記ベース領域と同一の導電形を有し、 前記エミッタ領域はその前記第１の主面への露出部分を
   除いて前記ベース領域及び前記ベース接続領域によって
   囲まれ、 前記コレクタ領域は前記ベース領域に隣接配置され、 前記コレクタ接続領域は前記第１の主面に露出する部分
   を有し且つ前記コレクタ領域に接続され且つ前記コレク
   タ領域と同一の導電形を有し、 前記第１の主面において前記エミッタ接続領域にエミッ
   タ電極が接続され、前記第１の主面において前記ベース
   接続領域にベース電極が接続され、前記第１の主面にお
   いて前記コレクタ接続領域にコレクタ電極が接続されて
   いることを特徴とするトランジスタ。
2. 【請求項２】 第１導電形の半導体基板に前記第１導電
   形と反対の第２導電形の不純物を拡散して前記半導体基
   板の所定領域に第１の半導体領域を形成する工程と、 前記第１の半導体領域に第１導電形の不純物を拡散して
   その表面を除いて前記第１の半導体領域に囲まれた第２
   の半導体領域を形成する工程と、 前記第１及び第２の半導体領域の露出表面を覆うように
   前記半導体基板の上にエピタキシャル成長法によって第
   ２導電形の第３の半導体領域を形成する工程と、 前記第３の半導体領域に第２導電形の不純物を拡散し、
   前記第３の半導体領域の表面に露出する部分を有し且つ
   前記第１の半導体領域に接続された第４の半導体領域を
   形成する工程と、 前記第３の半導体領域に第１導電形の不純物を拡散し、
   前記第３の半導体領域の表面に露出する部分を有し且つ
   前記第２の半導体領域に接続され且つ前記第３の半導体
   領域の一部を環状に囲んでいる第５の半導体領域を形成
   する工程と、 前記第２及び第５の半導体領域によって表面を除いて囲
   まれた前記第３の半導体領域の一部から成る島状領域に
   第２導電形の不純物を拡散し、その表面を除いて前記島
   状領域で囲まれ且つ前記島状領域よりも高い不純物濃度
   を有している第６の半導体領域を形成する工程と、 前記第４の半導体領域にコレクタ電極を接続し、前記第
   ５の半導体領域にベース電極を接続し、前記第６の半導
   体領域にエミッタ電極を接続する工程とを備えたトラン
   ジスタの製造方法。