CN104681601A - Bcd工艺中的垂直型npn器件及其制造方法 - Google Patents

Bcd工艺中的垂直型npn器件及其制造方法 Download PDF

Info

Publication number
CN104681601A
CN104681601A CN201310627726.3A CN201310627726A CN104681601A CN 104681601 A CN104681601 A CN 104681601A CN 201310627726 A CN201310627726 A CN 201310627726A CN 104681601 A CN104681601 A CN 104681601A
Authority
CN
China
Prior art keywords
district
type
region
active area
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310627726.3A
Other languages
English (en)
Other versions
CN104681601B (zh
Inventor
钱文生
刘冬华
吴刚
石晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310627726.3A priority Critical patent/CN104681601B/zh
Publication of CN104681601A publication Critical patent/CN104681601A/zh
Application granted granted Critical
Publication of CN104681601B publication Critical patent/CN104681601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种BCD工艺中的垂直型NPN器件，发射区由第一N+区和第二N-区组成，第二N-区的结深大于第一N+区的结深并环绕在第一N+区的周侧，在第二N-区的正下方不形成埋层注入区，埋层非注入区的低掺杂浓度使得第二N-区正下方的基区的结深向底部扩展。本发明还公开了一种BCD工艺中的垂直型NPN器件的制造方法。本发明器件的第二N-区能对第一N+区底部的基区进行横向耗尽，从而能够提高器件的BVEBO；本发明器件的埋层非注入区的设置能使得第二N-区正下方的基区向底部扩展，从而能降低由第二N-区的引入而产生的对器件的CE之间的穿通电压减少的影响，能够同时得到较大的BVEBO和BVCEO。

Description

BCD工艺中的垂直型NPN器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种BCD工艺中的垂直型NPN器件；本发明还涉及一种BCD工艺中的垂直型NPN器件的制造方法。
背景技术
BCD工艺为能够在同一芯片上制作双极型晶体管（bipolar），CMOS和DMOS器件的工艺，如图1所示，是现有BCD工艺中的垂直型NPN器件的结构示意图；现有BCD工艺中的垂直型NPN器件包括：
P型硅衬底101，在硅衬底101上形成有高掺杂的N型埋层（NBL）102。在N型埋层102表面形成有N型外延层，集电区103由N型外延层组成。在N型外延层中形成有底部和N型埋层102接触的N型下沉层（NSINK）105，N型下沉层（NSINK）105采用高浓度高能量注入形成，通过N型埋层102和集电区103的底部连接、N型下沉层105和N型埋层102的连接形成集电极引出端（collector pick-up）。在N型外延层中注入中浓度掺杂的P型杂质（P-Base）形成基区104，基区104位于集电区103的上方并相接触。由形成于基区104表面的重N型重掺杂区即N+区组成发射区107。在基区103的表面形成有P型重掺杂区即P+区108，在N型下沉层105的表面形成有N+区109，在发射区107、P+区108和N+区109的顶部分别形成有金属接触并分别引出发射极、基极和集电极。
现有BCD工艺中，通过对发射区107的进一步进行N型轻掺杂即N-注入，形成梯度结构的发射区（Graded Emitter）来实现提高NPN器件的发射区和基区的PN结即EB结的击穿电压，但是由于发射区107中增加N-注入后，发射区107会向底部的拓展，这样会导致基区104的宽度变窄，这会降低器件的集电区和发射区之间的穿通电压即CE-punch电压。在器件工作时，可能在未达到EB结击穿时先发生CE即集电区和发射区之间的穿通（Punch），影响器件BV。因此为了得到较高的BV，必须提高基区104的抗Punch能力。
发明内容
本发明所要解决的技术问题是提供一种BCD工艺中的垂直型NPN器件,能提高器件的EB结的击穿电压BVEBO、并同时能降低对器件的CE之间的穿通电压影响，能同时得到较大的BVEBO和BVCEO。为此，本发明还提供一种BCD工艺中的垂直型NPN器件的制造方法。
为解决上述技术问题，本发明提供的BCD工艺中的垂直型NPN器件包括：
N型埋层，形成于P型硅衬底上，所述N型埋层分为埋层注入区和埋层非注入区，所述埋层注入区的掺杂浓度大于所述埋层非注入区的掺杂浓度，所述埋层注入区的N型杂质由N型离子注入形成，所述埋层非注入区的N型杂质由所述埋层注入区的N型杂质横向扩散形成。
N型外延层，形成于所述N型埋层表面；在所述N型外延层表面形成有场氧隔离层，由所述场氧隔离层隔离出有源区；垂直型NPN器件至少覆盖3个所述有源区。
在所述垂直型NPN器件形成区域的所述N型外延层表面形成有由P型离子注入区热退火后形成的基区，由位于所述基区和所述N型埋层之间的所述N型外延层组成集电区。
在所述基区表面形成有发射区，所述发射区覆盖一个有源区，令该有源区为第一有源区，所述发射区由第一N+区和第二N-区组成，所述第一N+区横向覆盖整个所述第一有源区，所述第二N-区的结深大于所述第一N+区的结深，所述第二N-区呈一环形结构并将所述第一N+区包围；在横向上，所述环形结构的外边缘所覆盖的范围大于等于所述第一有源区的最外侧边缘的覆盖范围，所述环形结构的内侧边缘所覆盖的范围小于所述第一有源区的最外侧边缘的覆盖范围；在纵向上，延伸到所述第一N+区底部的所述第二N-区的环形结构还将部分所述基区包围，所述第二N-区用于对所述环形结构所包围的部分所述基区进行横向耗尽从而提高所述垂直型NPN器件的发射区和基区的PN结的击穿电压。
在纵向上，所述埋层注入区不位于所述第二N-区的正下方，所述埋层非注入区的全部或部分区域位于所述第二N-区的正下方，位于所述埋层非注入区正上方的所述基区的P型离子注入区热退火后扩散的深度大于位于所述埋层注入区正上方的所述基区的P型离子注入区热退火后扩散的深度，由所述第二N-区的结深大于所述第一N+区的结深而使得所述第二N-区底部的基区宽度的减小值和由所述埋层非注入区的设置使得所述基区向下扩展而使得所述第二N-区底部的基区宽度的增加值越接近越好。
进一步的改进是，所述基区所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有源区，在所述第二有源区的表面形成有第一P+区，在所述第一P+区的表面形成有金属接触引出基极；所述集电区所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区，在所述第三有源区中形成有N型下沉层，所述N型下沉层的底部和所述N型埋层接触，在所述N型下沉层的表面形成有第三N+区，在所述第三N+区的表面形成有金属接触引出集电极；在所述发射区表面形成有金属接触引出发射极。
进一步的改进是，所述基区的体浓度为5E16cm-3～9E17cm-3；所述N型外延层的体浓度为1E15cm-3～1E17cm-3；所述第一N+区的体浓度为1E20cm-3～1E21cm-3；所述第二N-区的体浓度为1E18cm-3～1E20cm-3，所述埋层注入区的体浓度为1E18cm-3～5E19cm-3，所述埋层注入区的N型杂质为磷、砷或锑。
进一步的改进是，所述第一P+区的体浓度为1E20cm-3～1E21cm-3；所述N型下沉层的体浓度为5E18cm-3～5E20cm-3；所述第三N+区的体浓度为1E20cm-3～1E21cm-3。
为解决上述技术问题，本发明提供的BCD工艺中的垂直型NPN器件的制造方法包括如下步骤：
步骤一、提供一P型硅衬底，采用光刻工艺定义出埋层注入区的形成区域，进行N型离子注入对所述埋层注入区的形成区域进行掺杂，对注入的N型离子进行热扩散形成所述埋层注入区和埋层非注入区，所述埋层非注入区的N型杂质由所述埋层注入区的N型杂质横向扩散形成，由所述埋层注入区和所述埋层非注入区组成N型埋层。
步骤二、在所述N型埋层表面形成N型外延层。
步骤三、采用光刻工艺定义出N型下沉层的形成区域，进行N型离子注入形成所述N型下沉层，所述N型下沉层的底部和所述N型埋层接触。
步骤四、采用光刻工艺定义基区的形成区域，进行P型离子注入并进行热退火在所述N型外延层表面形成所述基区，位于所述埋层非注入区正上方的所述基区的P型离子注入区热退火后扩散的深度大于位于所述埋层注入区正上方的所述基区的P型离子注入区热退火后扩散的深度；由位于所述基区和所述N型埋层之间的所述N型外延层组成集电区。
步骤五、在所述N型外延层表面形成场氧隔离层，由所述场氧隔离层隔离出有源区；垂直型NPN器件至少覆盖3个所述有源区；发射区覆盖一个有源区，令该有源区为第一有源区；所述基区所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有源区；所述集电区所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区；所述N型下沉层形成于所述第三有源区中。
步骤六、采用光刻工艺同时定义出所述发射区的第一N+区以及用于引出集电极的第三N+区的形成区域，进行N+离子注入形成所述第一N+区和所述第三N+区；所述第一N+区横向覆盖整个所述第一有源区；所述第三N+区形成于所述N型下沉层的表面。
步骤七、采用光刻工艺定义出所述发射区的第二N-区的形成区域，进行N-离子注入形成所述第二N-区，由第一N+区和第二N-区组成所述发射区；所述第二N-区的结深大于所述第一N+区的结深，所述第二N-区呈一环形结构并将所述第一N+区包围；在横向上，所述环形结构的外边缘所覆盖的范围大于等于所述第一有源区的最外侧边缘的覆盖范围，所述环形结构的内侧边缘所覆盖的范围小于所述第一有源区的最外侧边缘的覆盖范围；在纵向上，延伸到所述第一N+区底部的所述第二N-区的环形结构还将部分所述基区包围，所述第二N-区用于对所述环形结构所包围的部分所述基区进行横向耗尽从而提高所述垂直型NPN器件的发射区和基区的PN结的击穿电压。
在纵向上，所述埋层注入区不位于所述第二N-区的正下方，所述埋层非注入区的全部或部分区域位于所述第二N-区的正下方，由所述第二N-区的结深大于所述第一N+区的结深而使得所述第二N-区底部的基区宽度的减小值和由所述埋层非注入区的设置使得所述基区向下扩展而使得所述第二N-区底部的基区宽度的增加值越接近越好。
步骤八、采用光刻工艺定义出用于引出基极的第一P+区的形成区域，进行P+离子注入形成所述第一P+区，所述第一P+区形成于所述第二有源区的表面。
进一步的改进是，步骤一中所述埋层注入区的体浓度为1E18cm-3～5E19cm-3，所述埋层注入区的N型杂质为磷、砷或锑；步骤三中所述N型下沉层的体浓度为5E18cm-3～5E20cm-3。
进一步的改进是，步骤二中所述N型外延层的体浓度为1E15cm-3～1E17cm-3；
进一步的改进是，步骤四中所述基区的体浓度为5E16cm-3～9E17cm-3。
进一步的改进是，步骤六中所述第一N+区和所述第三N+区的体浓度为1E20cm-3～1E21cm-3；步骤七中所述第二N-区的体浓度为1E18cm-3～1E20cm-3。
进一步的改进是，步骤八中所述第一P+区的体浓度为1E20cm-3～1E21cm-3。
本发明器件通过在发射区的第一N+区的周侧设置结深较大的第二N-区，第二N-区能对第一N+区底部的基区进行进一步的横向耗尽，从而能够提高器件的EB结的击穿电压BVEBO；本发明器件通过在第二N-区正下方设置埋层非注入区，能使得第二N-区正下方的基区向底部扩展并提高第二N-区底部的基区宽度，从而能抵消第二N-区的引入对基区宽度减少的影响，能降低由第二N-区的引入而产生的对器件的CE之间的穿通电压减少的影响，能够实现BVEBO和BVCEO的均衡，从而能同时得到较大的BVEBO和BVCEO，其中BVCEO为器件的基极开路时集电区和发射区之间的击穿电压。另外，本发明还具有降低的工艺成本，且不会对BCD工艺平台上的其它器件产生影响。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有BCD工艺中的垂直型NPN器件的结构示意图；
图2是本发明实施例BCD工艺中的垂直型NPN器件的结构示意图；
图3A-图3D是本发明实施例制造方法的各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例BCD工艺中的垂直型NPN器件的结构示意图；本发明实施例BCD工艺中的垂直型NPN器件包括：
N型埋层，形成于P型硅衬底1上，所述N型埋层分为埋层注入区2a和埋层非注入区2b，所述埋层注入区2a的掺杂浓度大于所述埋层非注入区2b的掺杂浓度，所述埋层注入区2a的N型杂质由N型离子注入形成，所述埋层非注入区2b的N型杂质由所述埋层注入区2a的N型杂质横向扩散形成。
N型外延层3，形成于所述N型埋层表面；在所述N型外延层3表面形成有场氧隔离层5，由所述场氧隔离层5隔离出有源区；垂直型NPN器件至少覆盖3个所述有源区。
在所述垂直型NPN器件形成区域的所述N型外延层3表面形成有由P型离子注入区热退火后形成的基区4，由位于所述基区4和所述N型埋层之间的所述N型外延层3组成集电区3。
在所述基区4表面形成有发射区，所述发射区覆盖一个有源区，令该有源区为第一有源区，所述发射区由第一N+区6a和第二N-区6b组成，所述第一N+区6a横向覆盖整个所述第一有源区，所述第二N-区6b的结深大于所述第一N+区6a的结深，所述第二N-区6b呈一环形结构并将所述第一N+区6a包围；在横向上，所述环形结构的外边缘所覆盖的范围大于等于所述第一有源区的最外侧边缘的覆盖范围，所述环形结构的内侧边缘所覆盖的范围小于所述第一有源区的最外侧边缘的覆盖范围；在纵向上，延伸到所述第一N+区6a底部的所述第二N-区6b的环形结构还将部分所述基区4包围，所述第二N-区6b用于对所述环形结构所包围的部分所述基区4进行横向耗尽从而提高所述垂直型NPN器件的发射区和基区4的PN结的击穿电压即BVEBO。
在纵向上，所述埋层注入区2a不位于所述第二N-区6b的正下方，所述埋层非注入区2b的全部或部分区域位于所述第二N-区6b的正下方，位于所述埋层非注入区2b正上方的所述基区4的P型离子注入区热退火后扩散的深度大于位于所述埋层注入区2a正上方的所述基区4的P型离子注入区热退火后扩散的深度，所述埋层非注入区2b正上方的所述基区4的扩展部分用4a标记。由所述第二N-区6b的结深大于所述第一N+区6a的结深而使得所述第二N-区6b底部的基区4宽度的减小值和由所述埋层非注入区2b的设置使得所述基区4向下扩展而使得所述第二N-区6b底部的基区4宽度的增加值越接近越好。
所述基区4所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有源区，在所述第二有源区的表面形成有第一P+区7，在所述第一P+区7的表面形成有金属接触引出基极；所述集电区3所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区，在所述第三有源区中形成有N型下沉层8，所述N型下沉层8的底部和所述N型埋层接触，在所述N型下沉层8的表面形成有第三N+区9，在所述第三N+区9的表面形成有金属接触引出集电极；在所述发射区表面形成有金属接触引出发射极。
本发明实施例中，所述基区4的体浓度为5E16cm-3～9E17cm-3；所述N型外延层3的体浓度为1E15cm-3～1E17cm-3；所述第一N+区6a的体浓度为1E20cm-3～1E21cm-3；所述第二N-区6b的体浓度为1E18cm-3～1E20cm-3，所述埋层注入区2a的体浓度为1E18cm-3～5E19cm-3，所述埋层注入区2a的N型杂质为磷、砷或锑。所述第一P+区7的体浓度为1E20cm-3～1E21cm-3；所述N型下沉层8的体浓度为5E18cm-3～5E20cm-3；所述第三N+区9的体浓度为1E20cm-3～1E21cm-3。
通过进行TCAD模拟可以看出：1、本发明实施例的发射区进行了进一步N-注入后，发射区得到拓展并得到梯度结构的发射区（Graded Emitter）；2、埋层注入区域不包括Graded Emitter注入下方，通过强热过程推进，各埋层注入区域的N型杂质会横扩连通，能够不改变掺杂，实现NBL浓度的变化。
表一为如图1所示的现有垂直型NPN器件和如图2所示的本发明实施例垂直型NPN器件的仿真数据结果，表中为BVEBO和BVCEO的参数比较，从表中的结果来看，本发明实施例的结构具有更大的BVEBO，同时未牺牲太多的BVCEO。本发明实施例中通过对发射区的进一步N-注入，形成Graded Emitter来实现提高EB结击穿电压，同时考虑到由于发射区的拓展，会导致基区变窄，降低CE-punch电压。在器件工作时，可能在未达到EB结击穿时先发生CE之间的Punch，影响器件BV。因此本发明实施例通过改变Graded Emitter下方的N型埋层浓度，在热过程中，使基区在Graded Emitter下方区域拓展，增强抗Punch能力。本发明实施例中发射区的第二N-区只注入到第一N+区的边缘，横向耗尽他们之间的P型区即基区，能提高耐压，同时发射区的中间部分即第一N+区也不会造成基区宽度被压缩；有N-注入即第二N-区的下方没有N型埋层注入，因此虽然第二N-区压缩了部分基区宽度，但由于更淡的N型埋层会使基区加宽（CB结下移），又弥补回来了。
表一
现有垂直型NPN器件 本发明实施例垂直型NPN器件
BVEBO（V） 19.58 37.07
BVCEO（V） 24 22.26
如图3A至图3D所示，是本发明实施例制造方法的各步骤中的器件结构示意图。本发明实施例BCD工艺中的垂直型NPN器件的制造方法包括如下步骤：
步骤一、如图3A所示，提供一P型硅衬底1，采用光刻工艺形成光刻胶图形10定义出埋层注入区2a的形成区域。如图3B所示，进行N型离子注入对所述埋层注入区2a的形成区域进行掺杂，对注入的N型离子进行热扩散形成所述埋层注入区2a和埋层非注入区2b，所述埋层非注入区2b的N型杂质由所述埋层注入区2a的N型杂质横向扩散形成，由所述埋层注入区2a和所述埋层非注入区2b组成N型埋层。所述埋层注入区2a的体浓度为1E18cm-3～5E19cm-3，所述埋层注入区2a的N型杂质为磷、砷或锑；步骤三中所述N型下沉层8的体浓度为5E18cm-3～5E20cm-3。
步骤二、如图3B所示，在所述N型埋层表面形成N型外延层3。所述N型外延层3的体浓度为1E15cm-3～1E17cm-3。
步骤三、如图3C所示，采用光刻工艺定义出N型下沉层8的形成区域，进行N型离子注入形成所述N型下沉层8，所述N型下沉层8的底部和所述N型埋层接触。
步骤四、如图3D所示，采用光刻工艺定义基区4的形成区域，进行P型离子注入并进行热退火在所述N型外延层3表面形成所述基区4，所述基区4的体浓度为5E16cm-3～9E17cm-3。如图2所示，位于所述埋层非注入区2b正上方的所述基区4的P型离子注入区热退火后扩散的深度大于位于所述埋层注入区2a正上方的所述基区4的P型离子注入区热退火后扩散的深度；所述埋层非注入区2b正上方的所述基区4的扩展部分用4a标记。
由位于所述基区4和所述N型埋层之间的所述N型外延层3组成集电区3。
步骤五、如图2所示，在所述N型外延层3表面形成场氧隔离层5，由所述场氧隔离层5隔离出有源区；垂直型NPN器件至少覆盖3个所述有源区；发射区覆盖一个有源区，令该有源区为第一有源区；所述基区4所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有源区；所述集电区3所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区；所述N型下沉层8形成于所述第三有源区中。
步骤六、如图2所示，采用光刻工艺同时定义出所述发射区的第一N+区6a以及用于引出集电极的第三N+区9的形成区域，进行N+离子注入形成所述第一N+区6a和所述第三N+区9；所述第一N+区6a横向覆盖整个所述第一有源区；所述第三N+区9形成于所述N型下沉层8的表面。所述第一N+区6a和所述第三N+区9的体浓度为1E20cm-3～1E21cm-3。
步骤七、如图2所示，采用光刻工艺定义出所述发射区的第二N-区6b的形成区域，进行N-离子注入形成所述第二N-区6b，所述第二N-区6b的体浓度为1E18cm-3～1E20cm-3。由第一N+区6a和第二N-区6b组成所述发射区；所述第二N-区6b的结深大于所述第一N+区6a的结深，所述第二N-区6b呈一环形结构并将所述第一N+区6a包围；在横向上，所述环形结构的外边缘所覆盖的范围大于等于所述第一有源区的最外侧边缘的覆盖范围，所述环形结构的内侧边缘所覆盖的范围小于所述第一有源区的最外侧边缘的覆盖范围；在纵向上，延伸到所述第一N+区6a底部的所述第二N-区6b的环形结构还将部分所述基区4包围，所述第二N-区6b用于对所述环形结构所包围的部分所述基区4进行横向耗尽从而提高所述垂直型NPN器件的发射区和基区4的PN结的击穿电压。
在纵向上，所述埋层注入区2a不位于所述第二N-区6b的正下方，所述埋层非注入区2b的全部或部分区域位于所述第二N-区6b的正下方，由所述第二N-区6b的结深大于所述第一N+区6a的结深而使得所述第二N-区6b底部的基区4宽度的减小值和由所述埋层非注入区2b的设置使得所述基区4向下扩展而使得所述第二N-区6b底部的基区4宽度的增加值越接近越好。
步骤八、采用光刻工艺定义出用于引出基极的第一P+区7的形成区域，进行P+离子注入形成所述第一P+区7，所述第一P+区7形成于所述第二有源区的表面。所述第一P+区7的体浓度为1E20cm-3～1E21cm-3。
最后采用现有工艺方法形成层间膜，在所述发射区、所述第一P+区7和所述第三N+区9的顶部分别形成穿过所述层间膜的金属接触孔，在所述层间膜的顶部形成顶部金属图形，顶部金属图形分别和对应的金属接触孔连接并分别引出发射极、基极和集电极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种BCD工艺中的垂直型NPN器件，其特征在于，包括： 
N型埋层，形成于P型硅衬底上，所述N型埋层分为埋层注入区和埋层非注入区，所述埋层注入区的掺杂浓度大于所述埋层非注入区的掺杂浓度，所述埋层注入区的N型杂质由N型离子注入形成，所述埋层非注入区的N型杂质由所述埋层注入区的N型杂质横向扩散形成； 
N型外延层，形成于所述N型埋层表面；在所述N型外延层表面形成有场氧隔离层，由所述场氧隔离层隔离出有源区；垂直型NPN器件至少覆盖3个所述有源区； 
在所述垂直型NPN器件形成区域的所述N型外延层表面形成有由P型离子注入区热退火后形成的基区，由位于所述基区和所述N型埋层之间的所述N型外延层组成集电区； 
在所述基区表面形成有发射区，所述发射区覆盖一个有源区，令该有源区为第一有源区，所述发射区由第一N+区和第二N-区组成，所述第一N+区横向覆盖整个所述第一有源区，所述第二N-区的结深大于所述第一N+区的结深，所述第二N-区呈一环形结构并将所述第一N+区包围；在横向上，所述环形结构的外边缘所覆盖的范围大于等于所述第一有源区的最外侧边缘的覆盖范围，所述环形结构的内侧边缘所覆盖的范围小于所述第一有源区的最外侧边缘的覆盖范围；在纵向上，延伸到所述第一N+区底部的所述第二N-区的环形结构还将部分所述基区包围，所述第二N-区用于对所述环形结构所包围的部分所述基区进行横向耗尽从而提高所述垂直型NPN器件的发射区和基区的PN结的击穿电压； 
在纵向上，所述埋层注入区不位于所述第二N-区的正下方，所述埋层非注入区的全部或部分区域位于所述第二N-区的正下方，位于所述埋层非注入区正上方的所述基区的P型离子注入区热退火后扩散的深度大于位于所述埋层注入区正上方的所述基区的P型离子注入区热退火后扩散的深度，由所述第二N-区的结深大于所述第一N+区的结深而使得所述第二N-区底部的基区宽度的减小值和由所述埋层非注入区的设置使得所述基区向下扩展而使得所述第二N-区底部的基区宽度的增加值越接近越好。 
2.如权利要求1所述的BCD工艺中的垂直型NPN器件，其特征在于：所述基区所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有源区，在所述第二有源区的表面形成有第一P+区，在所述第一P+区的表面形成有金属接触引出基 极；所述集电区所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区，在所述第三有源区中形成有N型下沉层，所述N型下沉层的底部和所述N型埋层接触，在所述N型下沉层的表面形成有第三N+区，在所述第三N+区的表面形成有金属接触引出集电极；在所述发射区表面形成有金属接触引出发射极。 
3.如权利要求1所述的BCD工艺中的垂直型NPN器件，其特征在于：所述基区的体浓度为5E16cm-3～9E17cm-3；所述N型外延层的体浓度为1E15cm-3～1E17cm-3；所述第一N+区的体浓度为1E20cm-3～1E21cm-3；所述第二N-区的体浓度为1E18cm-3～1E20cm-3，所述埋层注入区的体浓度为1E18cm-3～5E19cm-3，所述埋层注入区的N型杂质为磷、砷或锑。 
4.如权利要求2所述的BCD工艺中的垂直型NPN器件，其特征在于：所述第一P+区的体浓度为1E20cm-3～1E21cm-3；所述N型下沉层的体浓度为5E18cm-3～5E20cm-3；所述第三N+区的体浓度为1E20cm-3～1E21cm-3。 
5.一种BCD工艺中的垂直型NPN器件的制造方法，其特征在于，包括如下步骤： 
步骤一、提供一P型硅衬底，采用光刻工艺定义出埋层注入区的形成区域，进行N型离子注入对所述埋层注入区的形成区域进行掺杂，对注入的N型离子进行热扩散形成所述埋层注入区和埋层非注入区，所述埋层非注入区的N型杂质由所述埋层注入区的N型杂质横向扩散形成，由所述埋层注入区和所述埋层非注入区组成N型埋层； 
步骤二、在所述N型埋层表面形成N型外延层； 
步骤三、采用光刻工艺定义出N型下沉层的形成区域，进行N型离子注入形成所述N型下沉层，所述N型下沉层的底部和所述N型埋层接触； 
步骤四、采用光刻工艺定义基区的形成区域，进行P型离子注入并进行热退火在所述N型外延层表面形成所述基区，位于所述埋层非注入区正上方的所述基区的P型离子注入区热退火后扩散的深度大于位于所述埋层注入区正上方的所述基区的P型离子注入区热退火后扩散的深度；由位于所述基区和所述N型埋层之间的所述N型外延层组成集电区； 
步骤五、在所述N型外延层表面形成场氧隔离层，由所述场氧隔离层隔离出有源区；垂直型NPN器件至少覆盖3个所述有源区；发射区覆盖一个有源区，令该有源区为第一有源区；所述基区所覆盖的区域包括所述第一有源区以及和所述第一有源区相 邻的第二有源区；所述集电区所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有源区相邻的第三有源区；所述N型下沉层形成于所述第三有源区中； 
步骤六、采用光刻工艺同时定义出所述发射区的第一N+区以及用于引出集电极的第三N+区的形成区域，进行N+离子注入形成所述第一N+区和所述第三N+区；所述第一N+区横向覆盖整个所述第一有源区；所述第三N+区形成于所述N型下沉层的表面； 
步骤七、采用光刻工艺定义出所述发射区的第二N-区的形成区域，进行N-离子注入形成所述第二N-区，由第一N+区和第二N-区组成所述发射区；所述第二N-区的结深大于所述第一N+区的结深，所述第二N-区呈一环形结构并将所述第一N+区包围；在横向上，所述环形结构的外边缘所覆盖的范围大于等于所述第一有源区的最外侧边缘的覆盖范围，所述环形结构的内侧边缘所覆盖的范围小于所述第一有源区的最外侧边缘的覆盖范围；在纵向上，延伸到所述第一N+区底部的所述第二N-区的环形结构还将部分所述基区包围，所述第二N-区用于对所述环形结构所包围的部分所述基区进行横向耗尽从而提高所述垂直型NPN器件的发射区和基区的PN结的击穿电压； 
在纵向上，所述埋层注入区不位于所述第二N-区的正下方，所述埋层非注入区的全部或部分区域位于所述第二N-区的正下方，由所述第二N-区的结深大于所述第一N+区的结深而使得所述第二N-区底部的基区宽度的减小值和由所述埋层非注入区的设置使得所述基区向下扩展而使得所述第二N-区底部的基区宽度的增加值越接近越好； 
步骤八、采用光刻工艺定义出用于引出基极的第一P+区的形成区域，进行P+离子注入形成所述第一P+区，所述第一P+区形成于所述第二有源区的表面。 
6.如权利要求5所述的方法，其特征在于：步骤一中所述埋层注入区的体浓度为1E18cm-3～5E19cm-3，所述埋层注入区的N型杂质为磷、砷或锑；步骤三中所述N型下沉层的体浓度为5E18cm-3～5E20cm-3。 
7.如权利要求5所述的方法，其特征在于：步骤二中所述N型外延层的体浓度为1E15cm-3～1E17cm-3。 
8.如权利要求5所述的方法，其特征在于：步骤四中所述基区的体浓度为5E16cm-3～9E17cm-3。 
9.如权利要求5所述的方法，其特征在于：步骤六中所述第一N+区和所述第三N+区的体浓度为1E20cm-3～1E21cm-3；步骤七中所述第二N-区的体浓度为1E18cm-3～ 1E20cm-3。 
10.如权利要求5所述的方法，其特征在于：步骤八中所述第一P+区的体浓度为1E20cm-3～1E21cm-3。 
CN201310627726.3A 2013-11-29 2013-11-29 Bcd工艺中的垂直型npn器件及其制造方法 Active CN104681601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310627726.3A CN104681601B (zh) 2013-11-29 2013-11-29 Bcd工艺中的垂直型npn器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310627726.3A CN104681601B (zh) 2013-11-29 2013-11-29 Bcd工艺中的垂直型npn器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104681601A true CN104681601A (zh) 2015-06-03
CN104681601B CN104681601B (zh) 2017-06-06

Family

ID=53316424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310627726.3A Active CN104681601B (zh) 2013-11-29 2013-11-29 Bcd工艺中的垂直型npn器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104681601B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244023A (zh) * 2020-03-25 2020-06-05 上海安微电子有限公司 一种使用扩散型soi硅片制备的半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967307A (en) * 1973-07-30 1976-06-29 Signetics Corporation Lateral bipolar transistor for integrated circuits and method for forming the same
JPH0234935A (ja) * 1988-07-25 1990-02-05 Fujitsu Ltd バイポーラトランジスタ
EP0462029A1 (fr) * 1990-06-11 1991-12-18 STMicroelectronics S.A. Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses
US5198692A (en) * 1989-01-09 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
JPH1174281A (ja) * 1997-08-29 1999-03-16 Sanken Electric Co Ltd トランジスタ及びその製造方法
CN203055910U (zh) * 2012-12-20 2013-07-10 贵州大学 一种基于键合技术的三维集成功率半导体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967307A (en) * 1973-07-30 1976-06-29 Signetics Corporation Lateral bipolar transistor for integrated circuits and method for forming the same
JPH0234935A (ja) * 1988-07-25 1990-02-05 Fujitsu Ltd バイポーラトランジスタ
US5198692A (en) * 1989-01-09 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
EP0462029A1 (fr) * 1990-06-11 1991-12-18 STMicroelectronics S.A. Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses
JPH1174281A (ja) * 1997-08-29 1999-03-16 Sanken Electric Co Ltd トランジスタ及びその製造方法
CN203055910U (zh) * 2012-12-20 2013-07-10 贵州大学 一种基于键合技术的三维集成功率半导体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244023A (zh) * 2020-03-25 2020-06-05 上海安微电子有限公司 一种使用扩散型soi硅片制备的半导体器件及其制备方法

Also Published As

Publication number Publication date
CN104681601B (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
US8378457B2 (en) Silicon-germanium heterojunction bipolar transistor
CN102110709B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
US8395188B2 (en) Silicon-germanium heterojunction bipolar transistor
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102347354B (zh) 锗硅异质结双极晶体管及制造方法
CN101667591A (zh) 多射极型双极结晶体管、双极cmos dmos器件及其制造方法
CN105428402B (zh) 双极晶体管
CN102097465A (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102723353B (zh) 高压功率ldmos器件及其制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102376775B (zh) BiCMOS工艺中的寄生PIN器件及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
EP2879182B1 (en) Transistor, amplifier circuit and integrated circuit
CN104681601A (zh) Bcd工艺中的垂直型npn器件及其制造方法
CN102412278A (zh) 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN106941122A (zh) 半导体装置及其制造方法
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN102456726B (zh) 锗硅异质结双极晶体管
CN102386219B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及制造方法
CN116093151B (zh) 一种双极型晶体管结构及其制作方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN103165460A (zh) Ldnmos及ldpmos的制造方法
CN104576364A (zh) 垂直型npn器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant