CN102956479B - 绝缘栅双极晶体管结构及其制作方法 - Google Patents

Abstract

本发明公开了一种绝缘栅双极晶体管结构及其制作方法。首先，在具有一第一导电类型的半导体基底上形成具有一第二导电类型的一外延层以及一埋入层，其中半导体基底具有一主动组件区以及一终端区，且埋入层位于外延层中。然后，移除终端区的埋入层以及其上的外延层，以于终端区之外延层上形成一浅沟槽。随后，形成一金氧半场效应晶体管结构于主动组件区的外延层中，且形成多个第一环掺杂区于浅沟槽底部的外延层中。借此，可降低开启电压，并避免运送成本增加与半导体基底受到损坏。

Description

绝缘栅双极晶体管结构及其制作方法

技术领域

本发明涉及一种绝缘栅双极晶体管结构及其制作方法。

背景技术

绝缘栅双极晶体管(insulated gate bipolar transistor，IGBT)被视为是一种结合金氧半场效应晶体管(metal-oxide-semiconductor fieldeffect transistor，MOSFET)和双载子接面晶体管(bipolar junctiontransistor，BJT)的复合结构。绝缘栅双极晶体管因为结合了金氧半场效应晶体管易于利用闸极控制的特性，以及双载子接面晶体管具低导通电压压降的特性，因此广泛应用于高电压高功率之开关组件。

请参考图1，图1为公知绝缘栅双极晶体管之剖视示意图。如图1所示，公知绝缘栅双极晶体管10于一P型半导体基底12上形成一N型外延层16。接着，于N型外延层16中形成二闸极结构18。各闸极结构18包括一闸极20以及一用于电性隔离闸极20与N型外延层16的闸极绝缘层22。接下来，于各闸极结构18间的N型外延层16中形成一P型基体掺杂区24，并且随后于P型基体掺杂区24中形成二N型射极掺杂区26，分别接触各闸极绝缘层22且作为绝缘栅双极晶体管10中寄生金氧半场效应晶体管之源极。然后，于N型外延层16上形成一介电层28，且暴露出各N型射极掺杂区26间的P型基体掺杂区24，接着于暴露出的P型基体掺杂区24中形成一P型接触掺杂区30。之后，在介电层28、P型接触掺杂区30以及N型射极掺杂区26上覆盖一射极金属层32。最后，于P型半导体基底12下方形成一集极金属层34。

然而，当绝缘栅双极晶体管10处于关闭状态时，电洞浓度会随着距离集极金属层34越远而越低，特别是N型外延层16越接近P型基体掺杂区24之接口的电洞浓度最小。因此，当开启绝缘栅双极晶体管10时，绝缘栅双极晶体管10之开启电压会受限于接近P型基体掺杂区24的N型外延层16的低电洞浓度而无法被降低。

有鉴于此，增加接近P型基体掺杂区的电洞浓度，以降低绝缘栅双极晶体管的开启电压实为业界努力之课题。

发明内容

本发明的主要目的在提供一种绝缘栅双极晶体管结构及其制作方法，以降低绝缘栅双极晶体管结构的开启电压。

为达上述的目的，本发明提供一种绝缘栅双极晶体管结构的制作方法。首先，提供一半导体基底。半导体基底具有一第一导电类型，且半导体基底具有一主动组件区以及一终端区。接着，形成一外延层以及一埋入层于半导体基底上，且外延层与埋入层具有一第二导电类型，其中埋入层位于外延层中。然后，移除终端区的埋入层以及其上的外延层，以于终端区之外延层上形成一浅沟槽。随后，形成一金氧半场效应晶体管结构于主动组件区的外延层中，且形成多个第一环掺杂区于浅沟槽底部的外延层中。

为达上述的目的，本发明提供一种绝缘栅双极晶体管结构，包括一集极金属层、一半导体基底、一外延层、一埋入层、一金氧半场效应晶体管结构以及多个第一环掺杂区。半导体基底具有一第一导电类型，且设于集极金属层上，并电连接至集极金属层，其中半导体基底具有一主动组件区以及一终端区。外延层具有一第二导电类型，设于半导体基底上，且外延层具有至少一深沟槽以及一浅沟槽，其中深沟槽位于主动组件区中，且浅沟槽位于终端区中。埋入层设于主动组件区的外延层中，且深沟槽贯穿埋入层。金氧半场效应晶体管结构设于外延层中。第一环掺杂区具有第一导电类型，且设于终端区的外延层中。

本发明绝缘栅双极晶体管结构在主动组件区的基体掺杂区与外延层之间设有掺杂浓度大于外延层的埋入层，以降低开启电压。并且，在进行完外延工艺后移除终端区的埋入层，可避免运送成本增加与半导体基底受到损坏。

附图说明

图1为公知绝缘栅双极晶体管之剖视示意图。

图2至图8为本发明一优选实施例的绝缘栅双极晶体管结构的制作方法。

其中，附图标记说明如下：

10    绝缘栅双极晶体管        12    半导体基底

16    外延层                  18    闸极结构

20    闸极                    22    闸极绝缘层

24    基体掺杂区              26    源极掺杂区

28    介电层                  30    P型接触掺杂区

32    射极金属层              34    集极金属层

100   绝缘栅双极晶体管结构    102   半导体基底

104   缓冲层                  106   主动组件区

108   终端区                  110   外延层

110a  下层部                  110b  上层部

112   埋入层                  114   掩模层

116   浅沟槽                  116a  侧壁

116b   底部          118    第一绝缘层

118a   第一穿孔      118b   第二穿孔

120    基体掺杂区    122    第一环掺杂区

124    第二环掺杂区  126    深沟槽

128    闸极结构      130    闸极绝缘层

132    闸极导电层    134    射极掺杂区

136    第二绝缘层    136a   第三穿孔

138    接触掺杂区    140    金氧半场效应晶体管结构

142    射极金属层    144    场电极

146    集极金属层

具体实施方式

请参考图2至图8，图2至图8为本发明一优选实施例的绝缘栅双极晶体管结构的制作方法，且图8为本发明优选实施例的绝缘栅双极晶体管结构的剖视示意图。如图2所示，首先，提供一半导体基底102与一缓冲层104，其中半导体基底102具有一第一导电类型，且缓冲层104具有一第二导电类型。在本实施例中，缓冲层104设于半导体基底102上，且第一导电类型为P型，而第二导电类型为N型，但不限于此。本发明之第一导电类型与第二导电类型亦可互换。此外，P型半导体基底102的上表面具有一主动组件区106以及一终端区108，且终端区108位于主动组件区106的外侧，亦即终端区108围绕主动组件区106。主动组件区106是用于形成绝缘栅双极晶体管结构100中的金氧半场效应晶体管结构140，且终端区108是用于形成终端耐压结构，使绝缘栅双极晶体管结构100可承受高电压。

如图3所示，接着进行一外延工艺，于N型缓冲层104上形成一N型外延层(epitaxial layer)110以及一N型埋入层(buriedlayer)112，其中N型埋入层112位于N型外延层110中，且N型外延层110的掺杂浓度小于N型埋入层112的掺杂浓度。在本实施例中，N型外延层110具有一下层部110a以及一上层部110b，且N型外延层110与N型埋入层112是在同一外延工艺中所形成。在外延工艺中，下层部110a是先形成在N型缓冲层104上，接着在进行外延工艺中全面性通入N型电浆气体，以形成覆盖在下层部110a上的N型埋入层112。然后，停止通入N型电浆气体，再于N型埋入层112上形成上层部110b，借此N型埋入层112可形成在N型外延层110中。并且，相较于N型外延层110，N型埋入层112是通过额外通入N型电浆气体所形成，因此N型外延层110的掺杂浓度小于N型埋入层112的掺杂浓度。在本实施例中，N型电浆气体可为砷(Arsenic)或磷(Phosphorous)等N型离子所构成的电浆气体，但不限于此。

在本发明的其它实施例中，形成N型外延层110与N型埋入层112的步骤亦可为下述的方法。例如：先利用外延工艺形成N型外延层110，然后进行一N型离子注入工艺，以于N型外延层110中掺杂N型离子。接着，再进行热驱入工艺，以在N型外延层110中形成N型埋入层112。或者，可先利用一外延工艺形成N型外延层110的下层部110a，然后进行N型离子注入工艺与热驱入工艺，在N型外延层110的下层部110a形成N型埋入层112。接着，再进行外延工艺，以形成N型外延层110的上层部110b。此外，本发明的绝缘栅双极晶体管结构并不限于包含有N型缓冲层104，亦即N型外延层110可直接形成在P型半导体基底102上，此时绝缘栅双极晶体管结构100系为一非贯穿型(non punch-through，NPT)绝缘栅双极晶体管结构。而本实施例以绝缘栅双极晶体管结构100包含有N型缓冲层104而为一贯穿型(punch-through，PT)绝缘栅双极晶体管结构为例进行说明，且本发明不限于此。

如图4所示，接下来，在N型外延层110上形成一掩模层114。然后，进行一刻蚀工艺，移除终端区108的N型埋入层112以及终端区108的N型埋入层112上方的N型外延层110，以在终端区108的N型外延层110上形成一浅沟槽116，使终端区108的N外延层110具有浅沟槽116。本实施例的刻蚀工艺可为使用氢氧化钾、氢氧化四甲基铵或乙二胺邻苯二酚为刻蚀液之湿式刻蚀工艺，使浅沟槽116邻近主动组件区106的侧壁116a为倾斜状，且浅沟槽116的侧壁116a与底部116b的夹角大于90度。但不限于此，本发明亦可使用其它刻蚀工艺，且浅沟槽116的侧壁116a亦可为垂直状。在本实一施例中，主动组件区106中的N型埋入层112的底部与N型外延层110的表面的距离小于或等于终端区108的浅沟槽116的深度，使浅沟槽116的底部116b的N型外延层110没有较高掺杂浓度的N型埋入层112，并且浅沟槽116位于整个终端区108，使终端区108的N型外延层110中没有N型埋入层112。值得注意的是，本实施例通过刻蚀工艺将终端区108的N型埋入层112移除，可避免因掺杂浓度大于N型外延层110的N型埋入层112残留在N型外延层110中而降低N型外延层110的耐压能力与所形成绝缘栅双极晶体管结构100的崩溃电压。并且，由于外延工艺与离子注入工艺是在不同工厂中进行，因此在形成N型外延层110的下层部110a后将P型半导体基底102移至不同工厂，并利用光罩进行N型离子注入工艺，以仅在主动组件区106中形成N型埋入层112，然后将P型半导体基底102移回原本工厂进行外延工艺，以形成N型外延层110的上层部110b。如此，运送成本会增加，且P型半导体基底102容易在运送过程受到损坏，进而造成制作成本的增加。因此，本实施例在进行完外延工艺后通过刻蚀工艺移除终端区108的N型埋入层112，可避免运送成本增加与P型半导体基底102受到损坏。

如图5所示，然后，移除掩模层114。接着，形成一第一绝缘层118在N型外延层110上，且第一绝缘层118具有一第一穿孔118a与多个第二穿孔118b，其中第一穿孔118a暴露出主动组件区106的N型外延层110，且各第二穿孔118b暴露出浅沟槽116底部116b的N型外延层110。随后，以第一绝缘层118为掩模，全面性进行一P型离子注入工艺，于主动组件区106的N型外延层110以及浅沟槽116底部116b的N形外延层110中注入P型离子。接着，进行一热驱入工艺，形成一P型基体掺杂区120、多个P型第一环掺杂区122以及一P型第二环掺杂区124。P型基体掺杂区120位于主动组件区106的N型外延层110的上层部110b中，亦即位于N型埋入层112上的N型外延层110中。P型第一环掺杂区122位于浅沟槽116底部116b的N型外延层110中，且依序从接近主动组件区108排列至远离主动组件区108。P型第二环掺杂区124位于主动组件区106与终端区108的交界处的N型外延层110中，且延伸至与P型基体掺杂区120相接触。值得注意的是，位于N型埋入层112上的N型外延层110的掺杂浓度小于N型埋入层112可避免在形成P型基体掺杂区120时为了将N型转为P型而增加所注入的P型离子浓度，因此本实施例的制作方法可减少制作成本与降低形成P型基体掺杂区120的不稳定性。

如图6所示，接着，利用一光刻工艺形成多个深沟槽126在主动组件区106的N型外延层110上，且各深沟槽126贯穿N型埋入层112，使各深沟槽126的深度大于N型埋入层112的底部与N型外延层110的表面的距离。然后，形成多个闸极结构128分别在各深沟槽126中。随后，利用一掩模进行一N型离子注入工艺，在各深沟槽126两侧的P型基体掺杂区120中注入N型离子。接着，进行一热驱入工艺，形成多个N型射极掺杂区134，且各N型射极掺杂区134位于各深沟槽126一侧的P型基体掺杂区120中。在本实施例中，形成闸极结构128的步骤可为利用热氧化工艺先形成一绝缘层，然后沉积一导电层，例如：多晶硅层，再通过回刻蚀工艺或化学研磨工艺移除位于深沟槽126外的绝缘层与导电层，而在各深沟槽126中形成一闸极绝缘层130与一闸极导电层132。借此，闸极绝缘层130设于闸极导电层132与N型外延层110之间，以用于电隔离闸极导电层132与N型外延层110。本发明形成闸极绝缘层130的步骤不限于上述，亦可利用沉积工艺沉积绝缘层。

如图7所示，然后，形成一第二绝缘层136在闸极结构128、P型基体掺杂区120、N型射极掺杂区134以及第一绝缘层118上。接着，进行一P型离子注入工艺与一热驱入工艺，形成多个P型接触掺杂区138，且各P型接触掺杂区138分别在两相邻的深沟槽126之间的P型基体掺杂区120中，且P型接触掺杂区138与N型射极掺杂区134相接触。至此已在主动组件区106的N型外延层110中形成寄生在绝缘栅双极晶体管结构100中的一金氧半场效应晶体管结构140。在本实施例中，金氧半场效应晶体管结构140包括N型外延层110、N型埋入层112、P型基体掺杂区120、闸极结构128、N型射极掺杂区134以及P型接触掺杂区138。此外，本发明的金氧半场效应晶体管结构140不限具有多个深沟槽126、多个闸极结构128、多个N型射极掺杂区134以及多个P型接触掺杂区138，亦可仅具有单一深沟槽126、单一闸极结构128、单一N型射极掺杂区134以及单一P型接触掺杂区138。此时，N型射极掺杂区134与P型接触掺杂区138设于深沟槽126的一侧的P型基体掺杂区120中。

如图8所示，随后利用一沉积工艺与一光刻工艺形成一射极金属层142以及多个场电极(field plate)144。其后，形成一集极金属层146在P型半导体基底102下。至此已完成本实施例的绝缘栅双极晶体管结构100。在本实施例中，第二绝缘层136具有一第三穿孔136a，暴露出位于两相邻的深沟槽126之间的N型射极掺杂区134与P型基体掺杂区120，因此形成在N型射极掺杂区134上的射极金属层142可通过第三穿孔136a电连接N型射极掺杂区134与P型接触掺杂区138，以将N型射极掺杂区134与P型接触掺杂区138电连接至外界。此外，射极金属层142延伸至浅沟槽116中的第二绝缘层136上，使部分射极金属层142位于P型第二环掺杂区124的正上方。借此，位于主动组件区106与终端区108之间的交界处的射极金属层142、P型第二环掺杂区124与位于其间的第一绝缘层118与第二绝缘层136可用于承受从主动组件区108的N型外延层110所延伸的高电场，避免终端区108的N型外延层110的表面产生崩溃。并且，各场电极144分别位于各P型第一环掺杂区122上，且第二绝缘层136与第一绝缘层118具有第二穿孔118b，使各场电极144可通过各第二穿孔118b电连接各P型第一环掺杂区122。由此可知，终端区108的射极金属层142、第一绝缘层118、第二绝缘层136、P型第二环掺杂区124、P型第一环掺杂区122以及场电极144可作为绝缘栅双极晶体管结构100的终端耐压结构，用于维持绝缘栅双极晶体管结构100的崩溃电压。集极金属层146直接与P型半导体基底102相接触，以将P型半导体基底102电连接至外界。并且，集极金属层146因形成在P型半导体基底102下，所以其步骤进行的时间点并不限定于此，而可于其它适当之时间点进行，例如于P型半导体基底102之正面工艺进行之前或之后进行。

由上述可知，本实施例的绝缘栅双极晶体管结构100在主动组件区106的P型基体掺杂区120与N型外延层112之间设有掺杂浓度大于N型外延层110的N型埋入层112，因此当绝缘栅双极晶体管结构100处于关闭状态时，部分电洞会储存在N型埋入层112中。借此，接近P型基体掺杂区120之接口的电洞浓度可被提高，因此当开启绝缘栅双极晶体管结构100时，邻近P型基体掺杂区120的N型埋入层112的电洞可立即进入P型基体掺杂区120中，可避免绝缘栅双极晶体管结构100的开启电压受限于电洞需移动较长的距离。如此一来，绝缘栅双极晶体管结构100的开启电压可被降低。

综上所述，本发明绝缘栅双极晶体管结构在主动组件区的P型基体掺杂区与N型外延层之间设有掺杂浓度大于N型外延层的N型埋入层，以降低开启电压。并且，在进行完外延工艺后通过刻蚀工艺移除终端区的N型埋入层，可避免运送成本增加与P型半导体基底受到损坏。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种绝缘栅双极晶体管结构的制作方法，其特征在于，包括：

提供一半导体基底，该半导体基底具有一第一导电类型，且该半导体基底具有一主动组件区以及一终端区；

形成一外延层以及一埋入层于该半导体基底上，且该外延层与该埋入层具有一第二导电类型，其中该埋入层位于该外延层中；

移除该终端区的该埋入层以及其上的该外延层，以于终端区之该外延层上形成一浅沟槽；以及

形成一金氧半场效应晶体管结构于该主动组件区的该外延层中，且形成多个第一环掺杂区于该浅沟槽底部的该外延层中。

2.如权利要求1所述的绝缘栅双极晶体管结构的制作方法，其特征在于，该外延层与该埋入层是在同一外延工艺所形成。

3.如权利要求1所述的绝缘栅双极晶体管结构的制作方法，其特征在于，形成该埋入层之步骤包括该外延工艺中通入一电浆气体，且该电浆气体具有该第二导电类型。

4.如权利要求3所述的绝缘栅双极晶体管结构的制作方法，其特征在于，该电浆气体包括砷或磷。

5.如权利要求1所述的绝缘栅双极晶体管结构的制作方法，其特征在于，形成该金氧半场效应晶体管结构之步骤包括：

形成一第一绝缘层于该外延层上，且该第一绝缘层暴露出该主动组件区的该外延层以及该浅沟槽底部的该外延层；

形成一基体掺杂区于该主动组件区的该外延层中，且该基体掺杂区具有该第一导电类型；

形成至少一深沟槽于该主动组件区的该外延层上，且该深沟槽贯穿该埋入层；

形成至少一闸极结构于该深沟槽中；

形成至少一射极掺杂区于该基体掺杂区中，且该射极掺杂区具有该第二导电类型；以及

形成至少一接触掺杂区于该基体掺杂区中，并与该射极掺杂区相接触，且该接触掺杂区具有该第二导电类型。

6.如权利要求5所述的绝缘栅双极晶体管结构的制作方法，其特征在于，于形成该射极掺杂区的步骤与形成该接触掺杂区的步骤之间，该制作方法另包括形成一第二绝缘层于该闸极结构、该主动组件区的该外延层以及该第一绝缘层上。

7.如权利要求5所述的绝缘栅双极晶体管结构的制作方法，其特征在于，该基体掺杂区与该多个第一环掺杂区同时形成。

8.如权利要求5所述的绝缘栅双极晶体管结构的制作方法，其特征在于，形成该基体掺杂区的步骤另包括形成一第二环掺杂区于该主动组件区与该终端区的交界处的该外延层中，且该第二环掺杂区与该基体掺杂区相接触。

9.如权利要求5所述的绝缘栅双极晶体管结构的制作方法，其特征在于，还包括：

形成一射极金属层于该主动组件区的该外延层上，且该射极金属层电连接该射极掺杂区与该接触掺杂区；以及

形成一集极金属层于该半导体基底下，使该集极金属层电连接该半导体基底。

10.如权利要求1所述的绝缘栅双极晶体管结构的制作方法，其特征在于，还包括形成多个场电极分别于该多个第一环掺杂区上，且各该场电极电连接各该第一环掺杂区。