CN101777514A - 一种沟槽型半导体功率器件及其制备方法 - Google Patents

一种沟槽型半导体功率器件及其制备方法 Download PDF

Info

Publication number
CN101777514A
CN101777514A CN201010104901A CN201010104901A CN101777514A CN 101777514 A CN101777514 A CN 101777514A CN 201010104901 A CN201010104901 A CN 201010104901A CN 201010104901 A CN201010104901 A CN 201010104901A CN 101777514 A CN101777514 A CN 101777514A
Authority
CN
China
Prior art keywords
trench
preparation
semiconductor power
mask
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010104901A
Other languages
English (en)
Other versions
CN101777514B (zh
Inventor
张崇兴
梁安杰
苏冠创
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HONGKONG SHANGMOSIFEITE SEMICONDUCTOR CO Ltd
Original Assignee
HONGKONG SHANGMOSIFEITE SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HONGKONG SHANGMOSIFEITE SEMICONDUCTOR CO Ltd filed Critical HONGKONG SHANGMOSIFEITE SEMICONDUCTOR CO Ltd
Priority to CN2010101049017A priority Critical patent/CN101777514B/zh
Priority to US13/576,702 priority patent/US20130049107A1/en
Priority to PCT/CN2010/074664 priority patent/WO2011094993A1/zh
Publication of CN101777514A publication Critical patent/CN101777514A/zh
Application granted granted Critical
Publication of CN101777514B publication Critical patent/CN101777514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种沟槽型半导体功率器件及其制备方法，该方法包括：利用沟槽掩模对衬底上的外延层进行侵蚀而形成多个栅极沟槽，并注入掺杂剂分别形成源区和基区；利用接触孔掩模，对层间介质进行侵蚀形成接触沟槽，并对接触沟槽进行填充形成沟槽插塞；利用金属掩模进行金属侵蚀，形成金属垫层和连线。采用本发明的制备方法，减少了利用源区掩模以及基区掩模的工序而可以直接注入形成源区和基区，实现了用较少的制备工序制备新结构器件的目的，提高了器件的质量以及可靠性。

Description

一种沟槽型半导体功率器件及其制备方法
技术领域
本发明涉及一种半导体功率器件，尤其涉及一种沟槽型半导体功率器件及其制备方法。
背景技术
由于功率半导体器件的发展，许多电子设备的体积变得越来越小而效率却相应提高。作为功率半导体器件主体之一的功率MOSFET则被广泛应用于便携式通讯终端、笔记本电脑、汽车和消费电子领域，并且是分立器件和智能功率集成电路(SPIC)中的重要组成部分。功率MOSFET能够在该领域取得上述优势，主要基于其以下特点：电压控制器件，输入阻抗高，驱动功率低，易与前级耦合；漏极电流负温度系数，无二次击穿，安全工作区(SOA)宽，热稳定性好；是多子器件，抗辐照能力强；无少子存储效应，开关速度快；多单元并联工作，可获得较大的输出功率。理想的功率MOSFET应当能够在关断状态时承受大的阻断电压，在开启状态时，有小的正向压降，并且具有大的电流处理能力和较快的开关速度，从而减小其开关损耗。
对功率MOSFET性能的提高更多地需要从优化工艺条件、改进器件结构方面入手。日本应用物理杂志2008年第3期介绍了一种低压N通道沟槽型功率金属氧化半导体场效应管沟槽终端区的结构及实现方法，该沟槽型功率金属氧化半导体场效应管的结构如图29所示，活动区在左边，该结构的底部是漏极末端，划片道在右端。有源区终端和划片道之间有三个沟槽，P型基区被定义为PMOS的源极或漏极，沟槽底部为PMOS的沟道，N-漂移区是PMOS基区，沟槽内填充的多晶硅是PMOS的栅极，沟槽多晶硅电连接到其左边的P型基区。
图30为美国专利文件US20080227269A1公开的另一种沟槽型功率金属氧化半导体场效应管的结构及实现方法，包括有源区10、终端区12、栅极沟槽14、基区16、漂移区18、薄氧化物20、厚氧化物22、源区26、接触孔区28、外延层31、衬底32、较厚氧化物40，以及源极(接触)金属等，在制备过程中，其基区是在沟槽掩模之前，在外延层上制成，省略了基区掩模，利用源区掩模，注入掺杂物，形成源区。
上述结构(图29和图30)的沟槽型功率金属氧化半导体场效应管，其制备工艺虽然也少用基区掩模形成P型基区，但需要N+源区掩模版形成NMOS的源区，制造工序较多，器件的质量和可靠性相对较差。
发明内容
为了解决现有技术存在的不足，本发明提供一种沟槽型半导体功率器件及其制备方法，减少了制造沟槽型半导体功率器件工序，避免了有关工序造成的污染，提高了器件的质量和可靠性，同时减少成本和制造时间。
为了实现上述目的，根据本发明的一种沟槽型半导体功率器件的制备方法，该方法包括以下步骤：
首先，利用沟槽掩模对衬底上的外延层进行侵蚀而形成多个栅极沟槽，并注入掺杂剂分别形成源区和基区；
然后，利用接触孔掩模，对层间介质进行侵蚀形成接触沟槽，并对接触沟槽进行填充形成沟槽插塞；
最后，利用金属掩模进行金属侵蚀，形成金属垫层和连线。
进一步地，所述制备方法还包括以下步骤：
1)利用沟槽掩模将暴露的氧化层干蚀掉；
2)注入N型掺杂剂，并采用退火作业将其推进扩散到外延层形成源区；
3)将外延层开出沟槽，去掉氧化层；
4)对沟槽进行牺牲性处理，并填充沟槽；
5)注入P型掺杂物形成基区，并采用退火作业将基区推进扩散到外延层中；
6)在最顶层形成层间介质，并利用接触孔掩模形成接触沟槽；
7)对接触沟槽进行填充形成沟槽插塞；
8)在层间介质上沉积一层铝铜合金，并利用金属掩模进行金属侵蚀形成金属垫层和连线。
进一步地，所述制备方法还包括以下步骤：
1)利用沟槽掩模将暴露的氧化层干蚀掉；
2)将外延层开出沟槽，去掉氧化层；
3)对沟槽进行牺牲性处理，并填充沟槽；
4)注入P型掺杂物形成基区，并采用退火作业将P型基区推进扩散到外延层中；
5)将N型掺杂剂注入P型基区形成源区，并采用退火作业将N型源区推进扩散到P型基区中；
6)在最顶层形成层间介质，并利用接触孔掩模形成接触沟槽；
7)对接触沟槽进行填充形成沟槽插塞；
8)在层间介质上沉积一层铝铜合金，并利用金属掩模进行金属侵蚀形成金属垫层和连线。
更进一步地，注入N型掺杂剂是直接透过氧化层向外延层或透过栅极氧化层向P型基区直接注入N型掺杂剂；注入P型掺杂剂是直接透过栅极氧化层向外延层注入P型掺杂剂。這些步骤都省去生成氧化层，通过源区/基区掩模暴露及蝕掉氧化层，才做掺杂剂注入的工序。
为了实现上述目的，根据本发明的一种沟槽型半导体功率器件，其特征在于，所述沟槽型半导体功率器件采用上述制备方法生产。
本发明具有明显的优点和积极效果，采用本发明的制备方法，减少了利用源区掩模以及基区掩模的工序而可以直接注入形成源区和基区，实现了用较少的制备工序，完成了新结构器件的制备，使器件的质量以及可靠性得到了较大的提高；同时，由于本发明所述的制备方法中省去了生成一氧化层和蚀刻氧化层的步骤，减少了对环境的污染。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的沟槽型半导体功率器件制备方法中暴露氧化层示意图；
图2为根据本发明的沟槽型半导体功率器件制备方法中暴露外延层示意图；
图3为根据本发明的沟槽型半导体功率器件制备方法实施例1中不使用源区掩模注入N型掺杂剂示意图；
图4为根据本发明的沟槽型半导体功率器件制备方法实施例1中N型源区形成示意图；
图5为根据本发明的沟槽型半导体功率器件制备方法实施例1中栅极沟槽形成示意图；
图6为根据本发明的沟槽型半导体功率器件制备方法实施例1中去掉氧化层示意图；
图7为根据本发明的沟槽型半导体功率器件制备方法实施例1中生成栅极氧化层示意图；
图8为根据本发明的沟槽型半导体功率器件制备方法实施例1中多晶硅栅极形成示意图；
图9为根据本发明的沟槽型半导体功率器件制备方法实施例1中不使用基区掩模注入P型掺杂剂示意图；
图10为根据本发明的沟槽型半导体功率器件制备方法实施例1中形成P型基区示意图；
图11为根据本发明的沟槽型半导体功率器件制备方法实施例1中层间介质形成示意图；
图12为根据本发明的沟槽型半导体功率器件制备方法实施例1中接触沟槽形成示意图；
图13为根据本发明的沟槽型半导体功率器件制备方法实施例1中沟槽插塞形成示意图；
图14为根据本发明的沟槽型半导体功率器件制备方法实施例1中金属垫层和金属连线形成示意图；
图15为根据本发明的沟槽型半导体功率器件制备方法实施例2中栅极沟槽形成示意图；
图16为根据本发明的沟槽型半导体功率器件制备方法实施例2中去除氧化层示意图；
图17为根据本发明的沟槽型半导体功率器件制备方法实施例2中生成栅极氧化层示意图；
图18为根据本发明的沟槽型半导体功率器件制备方法实施例2中多晶硅栅极形成示意图；
图19为根据本发明的沟槽型半导体功率器件制备方法实施例2中不使用基区掩模注入P型掺杂剂示意图；
图20为根据本发明的沟槽型半导体功率器件制备方法实施例2中P型基区形成示意图；
图21为根据本发明的沟槽型半导体功率器件制备方法实施例2中不使用源区掩模注入N型掺杂剂示意图；
图22为根据本发明的沟槽型半导体功率器件制备方法实施例2中N型源区形成示意图；
图23为根据本发明的沟槽型半导体功率器件制备方法实施例2中层间介质形成示意图；
图24为根据本发明的沟槽型半导体功率器件制备方法实施例2中接触沟槽形成示意图；
图25为根据本发明的沟槽型半导体功率器件制备方法实施例2中沟槽插塞形成示意图；
图26为根据本发明的沟槽型半导体功率器件制备方法实施例2中金属垫层和金属连线形成示意图；
图27为根据本发明的沟槽型半导体功率器件制备方法实施例3中接触沟槽形成示意图；
图28为根据本发明的沟槽型半导体功率器件制备方法实施例4中接触沟槽形成示意图；
图29为日本公开的一种沟槽型半导体功率器件结构示意图；
图30为美国公开的一种沟槽型半导体功率器件结构示意图；
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明的沟槽型半导体功率器件制备方法，首先，利用沟槽掩模对衬底上的外延层进行侵蚀而形成多个栅极沟槽，并注入掺杂剂分别形成源区和基区；然后，利用接触孔掩模，对层间介质进行侵蚀形成接触沟槽，并用钛或氮化钛和钨层对接触沟槽进行填充形成沟槽插塞；最后，利用金属掩模进行金属侵蚀，形成金属垫层和连线。
实施例1
如图1所示，外延层置于衬底的上方，首先在外延层的上面采用积淀或热生长方式形成氧化层(氧化物硬光罩)，在氧化层上再积淀一层光刻涂层，然后通过沟槽掩模形成图案暴露出氧化层的一些部分。
如图2所示，对沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出外延层，然后清除掉光刻涂层。
如图3所示，省去生成一氧化层和通过源区掩模暴露和蚀刻氧化层，而透过氧化层向外延层直接被注入N型掺杂剂，而被氧化层覆盖的部分没有被注入，N型掺杂剂采用磷或砷。
如图4所示，在该处理过程中，注入的N型掺杂剂通过退火作业被推进扩散到外延层形成N型源区。N型源区的深度依赖于多种因素，决定于所采用的掺杂剂的类型、注入时的能量、浓度以及退火时间等。通过调整这些因素来实现所需的浓度和深度。
如图5所示，N型源区通过蚀刻形成沟槽，该沟槽穿过N型源区延伸至外延层。
如图6所示，在形成沟槽后，去掉氧化层，暴露出N型源区和外延层。
如图7所示，对沟槽进行牺牲性氧化，以消除在开槽过程中被等离子破坏的硅层，并通过热生长的方式，在沟槽暴露着的侧壁和底部，以及N型源区和外延层的上表面形成一层薄的栅极氧化层。
如图8所示，在沟槽中沉积一层已掺杂的多晶硅(含有掺杂剂的多晶硅)，以填充沟槽并覆盖顶面，接着对多晶硅层进行化学机械抛光。
如图9所示，省去生成一氧化层和通过基区掩模暴露和蚀刻氧化层，而直接透过栅极氧化层向外延层注入P型掺杂剂，在外延层上形成P型基区。
如图10所示，通过退火处理，使P型基区推進扩散到外延层中。P型基区的深度依赖于多种因素，決定于所采用的掺杂剂的类型、注入时的能量、浓度以及退火时间等。通过调整这些因素来实现所需的浓度和深度。
如图11所示，为了在上述P型基区和N型源区形成接触孔沟槽，在最顶层沉积硼磷玻璃和二氧化硅形成层间介质。
如图12所示，通过接触孔掩模，对层间介质进行浸蚀以形成接触沟槽；然后对含有掺杂剂的外延层进行浸蚀，使接触沟槽更深地穿过源区进入到P型基区。
如图13所示，对接触沟槽进行乾蚀，並在沟槽侧壁、底部以及外延层上表面沉积一层钛/氮化钛层，再对接触沟槽进行钨填充以形成沟槽插塞，并对层间介质顶层进行浸蚀，以去除钛/氮化钛和钨。
如图14所示，在该器件的上面沉积一层铝铜合金，然后通过金属掩模进行金属浸蚀，形成金属垫层和连线。
实施例2
首先将外延层置于衬底的上方，在外延层的上面采用积淀或热生长方式形成氧化层(氧化物硬光罩)，在氧化层上再积淀一层光刻涂层，然后通过沟槽掩模形成图案暴露出氧化层的一些部分；对沟槽掩模形成图案暴露出氧化层的一些部分进行干蚀后，暴露出外延层，然后清除掉光刻涂层。
如图15所示，暴露的外延层通过蚀刻形成栅极沟槽。
如图16所示，在外延层形成沟槽后，去掉氧化层，暴露出全部外延层。
如图17所示，对沟槽进行牺牲性氧化，并通过热生长的方式，在沟槽暴露着的侧壁和底部，以及外延层的上表面形成一层薄的栅极氧化层。
如图18所示，在沟槽中沉积一层包含掺杂剂的多晶硅，以填充沟槽并覆盖顶面，接着对多晶硅层进行化学机械抛光。
如图19所示，省去生成一氧化层和通过基区掩模暴露和蚀刻氧化层，而直接透过栅极氧化层向外延层注入P型掺杂剂，在外延层上形成P型基区。
如图20所示，通过退火处理，使P型基区推進扩散到外延层中。P型基区的深度依赖于多种因素，决定于所采用的掺杂剂的类型、注入时的能量、浓度以及退火时间等。通过调整这些因素来实现所需的浓度和深度。
如图21所示，省去生成一氧化层和通过源区掩模暴露和蚀刻氧化层，而直接透过栅极氧化层向P型基区注入N型掺杂剂，如磷或砷，在P型基区上形成N型源区。
如图22所示，通过退火作业，N型源区被推进扩散，增加N型源区在P型基区的深度。N型源区的深度依赖于多种因素，决定于所采用的掺杂剂的类型、注入时的能量、浓度以及退火时间等，通过调整这些因素来实现所需的浓度和深度。
如图23所示，为了在上述P型基区和N型源区形成接触孔沟槽，在最顶层沉积硼磷玻璃和二氧化硅形成层间介质。
如图24所示，通过接触孔掩模，对层间介质进行浸蚀以形成接触沟槽；然后对含有掺杂剂的外延层进行浸蚀，使接触沟槽更深地穿过源区进入到P型基区。
如图25所示，对接触沟槽进行干蚀，並在沟槽侧壁、底部以及外延层上表面沉积一层钛/氮化钛层，再对接触沟槽进行钨填充以形成沟槽插塞，并对层间介质顶层进行浸蚀，以去除钛/氮化钛和钨。
如图26所示，在该器件的上面沉积一层铝铜合金，然后通过金属掩模进行金属浸蚀，形成金属垫层和连线。
本实施例与实施例1的区别在于，实施例2是在外延层开出沟槽并在“注入P型掺杂物形成基区，并采用退火作业将基区推进扩散到外延层中”步骤之后才做N型掺杂剂注入，而其它的步骤一样。
实施例3
在该实施例中，其制备方法与实施例1基本相同，不同之处在于接触沟槽的形成与实施例1存在差异。
如图27所示，通过接触孔掩模，对层间介质进行浸蚀以形成接触沟槽；然后对含有掺杂剂的外延层进行浸蚀，使接触沟槽更深地穿过源区进入到P型基区，在该制备过程中，同時侵蚀掉了终端区的N型源区和部份栅极沟槽。
实施例4
在该实施例中，其制备方法与实施例2的区别在于接触沟槽的形成方式与实施例2不同。
如图28所示，通过接触孔掩模，对层间介质进行浸蚀以形成接触沟槽；然后对含有掺杂剂的外延层进行浸蚀，使接触沟槽更深地穿过源区进入到P型基区，在该制备过程中，同時侵蚀掉了终端区的N型源区和部份栅极沟槽。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，本发明不排它地涉及用于制造半导体器件(例如，MOS器件或绝缘栅双极晶体管(IGBT)类型的器件或双极结型晶体管(BJT)类型的器件或双极二极管或肖特基二极管)的工艺及对应的器件。本发明的实施例是以N型通道沟槽型半导体功率器件作出說明，不排它地涉及P型通道半导体功率器件的制造，主要不同是掺杂物的类型。尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种沟槽型半导体功率器件的制备方法，该方法包括以下步骤：
1)利用沟槽掩模对衬底上的外延层进行侵蚀而形成多个栅极沟槽，并注入掺杂剂分别形成源区和基区；
2)利用接触孔掩模，对层间介质进行侵蚀形成接触沟槽，并对接触沟槽进行填充形成沟槽插塞；
3)利用金属掩模进行金属侵蚀，形成金属垫层和连线。
2.根据权利要求1所述的沟槽型半导体功率器件的制备方法，其特征在于，所述步骤1)进一步包括以下步骤：
1)利用沟槽掩模将暴露的氧化层干蚀掉；
2)注入N型掺杂剂，并采用退火作业将其推进扩散到外延层形成源区；
3)将外延层开出沟槽，去掉氧化层；
4)对沟槽进行牺牲性处理，并填充沟槽，形成栅极沟槽；
5)注入P型掺杂物形成基区，并采用退火作业将基区推进扩散到外延层中。
3.根据权利要求1所述的沟槽型半导体功率器件的制备方法，其特征在于，所述步骤1)进一步包括以下步骤：
1)利用沟槽掩模将暴露的氧化层干蚀掉；
2)将外延层开出沟槽，去掉氧化层；
3)对沟槽进行牺牲性处理，并填充沟槽，形成栅极沟槽；
4)注入P型掺杂物形成基区，并采用退火作业将P型基区推进扩散到外延层中；
5)将N型掺杂剂注入P型基区形成源区，并采用退火作业将N型源区推进扩散到P型基区中。
4.根据权利要求1所述的沟槽型半导体功率器件的制备方法，其特征在于，所述步骤2)进一步包括以下步骤：
1)在最顶层形成层间介质，并利用接触孔掩模形成接触沟槽；
2)对所述接触沟槽进行填充形成沟槽插塞。
5.根据权利要求1所述的沟槽型半导体功率器件的制备方法，其特征在于，所述步骤3)是：在层间介质上先沉积一层铝铜合金，然后再利用金属掩模进行金属侵蚀，形成金属垫层和连线。
6.根据权利要求2或3所述的沟槽型半导体功率器件的制备方法，其特征在于，所述对沟槽进行牺牲性处理，并填充沟槽，形成栅极沟槽，进一步包括以下步骤：
1)对所述沟槽进行牺牲性氧化；
2)通过热生长的方式，在沟槽暴露着的侧壁和底部以及外延层上表面形成一层薄的栅极氧化层；
3)在沟槽中沉积含有掺杂剂的多晶硅形成一层多晶硅层，以填充沟槽并覆盖沟槽顶面，并对所述多晶硅层进行化学机械抛光。
7.根据权利要求2所述的沟槽型半导体功率器件的制备方法，其特征在于，所述注入N型掺杂剂是直接透过氧化层向外延层直接注入N型掺杂剂，而省去生成氧化层，通过源区掩模暴露及蝕掉氧化层，才做透过氧化层掺杂剂注入的工序。
8.根据权利要求2或3所述的沟槽型半导体功率器件的制备方法，其特征在于，所述注入P型掺杂剂是直接透过栅极薄氧化层向外延层注入P型掺杂剂，而省去生成氧化层，通过基区掩模暴露及蝕掉氧化层，才透过栅极薄氧化层做掺杂剂注入的工序。
9.根据权利要求3所述的沟槽型半导体功率器件的制备方法，其特征在于，所述注入N型掺杂剂是直接透过栅极薄氧化层向P型基区注入N型掺杂剂，而省去生成氧化层，通过源区掩模暴露及蝕掉氧化层，才透过栅极薄氧化层做掺杂剂注入的工序。
10.根据权利要求4所述的沟槽型半导体功率器件的制备方法，其特征在于，所述步骤1)进一步包括以下步骤：
1)在最顶层沉积硼磷玻璃和无掺杂二氧化硅形成层间介质；
2)通过接触孔掩模，对层间介质进行浸蚀，以形成接触沟槽；
3)对N型源区进行侵蚀，使接触沟槽穿过N型源区进入到P型基区。
11.根据权利要求10所述的沟槽型半导体功率器件的制备方法，其特征在于，所述步骤3)中对N型源区进行侵蚀包括侵蚀掉终端区的全部N型源区和部份栅极沟槽。
12.根据权利要求4所述的沟槽型半导体功率器件的制备方法，其特征在于，所述步骤2)进一步包括以下步骤：对所述接触沟槽进行干蚀后在所述接触沟槽侧壁、底部沉积一层钛/氮化钛层，再对所述接触沟槽进行钨填充以形成沟槽插塞，并对所述接触沟槽表层进行侵蚀，去除所述层间介质顶层的钛/氮化钛和钨。
13.一种半导体功率器件，其特征在于，采用权利要求1所述制备方法，進一步包括在衬底下面沉积一层金属的工序。
14.一种半导体功率器件，其特征在于，采用权利要求1所述的方法制备而成的N通道沟槽型功率金属氧化半导体场效应管。
15.一种半导体功率器件，其特征在于，采用权利要求1所述的方法制备而成的P通道沟槽型功率金属氧化半导体场效应管。
CN2010101049017A 2010-02-03 2010-02-03 一种沟槽型半导体功率器件及其制备方法 Active CN101777514B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010101049017A CN101777514B (zh) 2010-02-03 2010-02-03 一种沟槽型半导体功率器件及其制备方法
US13/576,702 US20130049107A1 (en) 2010-02-03 2010-06-29 Trench semiconductor power device and fabrication method thereof
PCT/CN2010/074664 WO2011094993A1 (zh) 2010-02-03 2010-06-29 一种沟槽型半导体功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101049017A CN101777514B (zh) 2010-02-03 2010-02-03 一种沟槽型半导体功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN101777514A true CN101777514A (zh) 2010-07-14
CN101777514B CN101777514B (zh) 2012-12-05

Family

ID=42513913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101049017A Active CN101777514B (zh) 2010-02-03 2010-02-03 一种沟槽型半导体功率器件及其制备方法

Country Status (3)

Country Link
US (1) US20130049107A1 (zh)
CN (1) CN101777514B (zh)
WO (1) WO2011094993A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376554A (zh) * 2010-08-23 2012-03-14 科轩微电子股份有限公司 沟槽式功率半导体制造方法
CN102832247A (zh) * 2011-06-16 2012-12-19 万国半导体股份有限公司 在基于沟槽的碳化硅功率器件中的分裂栅结构
CN102956479A (zh) * 2011-08-24 2013-03-06 大中积体电路股份有限公司 绝缘栅双极晶体管结构及其制作方法
CN103187291A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种制备沟槽半导体功率分立器件的方法
CN103187288A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种带有静电保护功能的沟槽半导体功率器件的制备方法
CN103187292A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种制造沟槽型半导体功率器件的方法
CN103187281A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种沟槽半导体功率分立器件的制备方法
CN103187282A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种沟槽半导体功率器件的制备方法
CN103187287A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种沟槽半导体分立器件的制备方法
CN103219241A (zh) * 2012-01-19 2013-07-24 立新半导体有限公司 一种制备沟槽半导体分立器件的方法
CN103681664A (zh) * 2012-09-20 2014-03-26 株式会社东芝 电力用半导体装置以及电力用半导体装置的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578403B (zh) * 2014-10-03 2017-04-11 佰群科技股份有限公司 溝渠式蕭基二極體及其製作方法
KR102219504B1 (ko) 2015-03-18 2021-02-25 한국전자통신연구원 전계 효과 전력 전자 소자 및 그의 제조 방법
JP6488204B2 (ja) * 2015-07-07 2019-03-20 株式会社豊田中央研究所 半導体装置の製造方法
CN105118857B (zh) * 2015-07-20 2018-12-25 青岛佳恩半导体有限公司 一种沟槽型功率mosfet的制造方法
US9711394B1 (en) * 2016-05-23 2017-07-18 United Microelectronics Corp. Method for cleaning the surface of an epitaxial layer in openings of semiconductor device
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073176B2 (ja) * 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
US6762445B2 (en) * 2001-07-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. DRAM memory cell with dummy lower electrode for connection between upper electrode and upper layer interconnect
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US6800904B2 (en) * 2002-10-17 2004-10-05 Fuji Electric Co., Ltd. Semiconductor integrated circuit device and method of manufacturing the same
US20060273382A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. High density trench MOSFET with low gate resistance and reduced source contact space
US20070063269A1 (en) * 2005-09-20 2007-03-22 International Rectifier Corp. Trench IGBT with increased short circuit capability
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
CN101459135B (zh) * 2007-12-14 2010-05-26 上海华虹Nec电子有限公司 沟槽型双层栅功率mos器件结构实现方法
CN101488521A (zh) * 2008-01-16 2009-07-22 力士科技股份有限公司 沟槽式金氧半晶体管结构及其制程
CN100555635C (zh) * 2008-04-11 2009-10-28 苏州硅能半导体科技股份有限公司 一种功率沟槽式mos场效应管及其制造方法
US8222108B2 (en) * 2009-07-08 2012-07-17 Force Mos Technology Co., Ltd. Method of making a trench MOSFET having improved avalanche capability using three masks process
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376554B (zh) * 2010-08-23 2014-02-05 科轩微电子股份有限公司 沟槽式功率半导体制造方法
CN102376554A (zh) * 2010-08-23 2012-03-14 科轩微电子股份有限公司 沟槽式功率半导体制造方法
CN102832247A (zh) * 2011-06-16 2012-12-19 万国半导体股份有限公司 在基于沟槽的碳化硅功率器件中的分裂栅结构
CN102832247B (zh) * 2011-06-16 2015-01-07 万国半导体股份有限公司 在基于沟槽的碳化硅功率器件中的分裂栅结构
CN102956479A (zh) * 2011-08-24 2013-03-06 大中积体电路股份有限公司 绝缘栅双极晶体管结构及其制作方法
CN102956479B (zh) * 2011-08-24 2015-06-24 大中积体电路股份有限公司 绝缘栅双极晶体管结构及其制作方法
CN103187292A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种制造沟槽型半导体功率器件的方法
CN103187291A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种制备沟槽半导体功率分立器件的方法
CN103187287A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种沟槽半导体分立器件的制备方法
CN103187287B (zh) * 2011-12-29 2016-08-10 立新半导体有限公司 一种沟槽半导体分立器件的制备方法
CN103187281A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种沟槽半导体功率分立器件的制备方法
CN103187288B (zh) * 2011-12-29 2016-08-10 立新半导体有限公司 一种带有静电保护功能的沟槽半导体功率器件的制备方法
CN103187288A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种带有静电保护功能的沟槽半导体功率器件的制备方法
CN103187282A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种沟槽半导体功率器件的制备方法
CN103187291B (zh) * 2011-12-29 2016-02-10 立新半导体有限公司 一种制备沟槽半导体功率分立器件的方法
CN103187282B (zh) * 2011-12-29 2016-04-13 立新半导体有限公司 一种沟槽半导体功率器件的制备方法
CN103187281B (zh) * 2011-12-29 2016-04-13 立新半导体有限公司 一种沟槽半导体功率分立器件的制备方法
CN103187292B (zh) * 2011-12-29 2016-06-29 立新半导体有限公司 一种制造沟槽型半导体功率器件的方法
CN103219241B (zh) * 2012-01-19 2016-06-22 立新半导体有限公司 一种制备沟槽半导体分立器件的方法
CN103219241A (zh) * 2012-01-19 2013-07-24 立新半导体有限公司 一种制备沟槽半导体分立器件的方法
CN103681664A (zh) * 2012-09-20 2014-03-26 株式会社东芝 电力用半导体装置以及电力用半导体装置的制造方法

Also Published As

Publication number Publication date
WO2011094993A1 (zh) 2011-08-11
US20130049107A1 (en) 2013-02-28
CN101777514B (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
CN101777514B (zh) 一种沟槽型半导体功率器件及其制备方法
CN102005377B (zh) 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN102097378B (zh) 一种沟槽金属氧化物半导体场效应管的制造方法
CN1252827C (zh) 高单元密度的功率整流器及其制造方法和计算机主板
CN1695237B (zh) 半导体器件处理
CN103477439B (zh) 半导体装置及其制造方法
CN104009083A (zh) 用于功率mosfet应用的端接沟槽
CN103035691A (zh) 逆导型igbt半导体器件及其制造方法
TW201032278A (en) Trench device structure and fabrication
US9450076B2 (en) Power LDMOS semiconductor device with reduced on-resistance and manufacturing method thereof
CN102074501A (zh) 与沟槽-栅极dmos兼容的集成保护式肖特基二极管结构及方法
CN101834142A (zh) 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法
CN103887331A (zh) 高压igbt器件的vld终端及其制备方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN102237406A (zh) 射频ldmos器件及其制造方法
CN101989602B (zh) 一种沟槽mosfet
CN103632964A (zh) 一种制备沟槽半导体功率器件的方法
CN103730494A (zh) 一种芯片尺寸封装半导体功率器件的结构
CN103187288A (zh) 一种带有静电保护功能的沟槽半导体功率器件的制备方法
CN103730493A (zh) 一种半导体功率器件的结构
CN101369538A (zh) 低导通阻抗功率场效应管vdmos的制作方法
CN102496568A (zh) 沟槽功率器件结构的制造方法
CN103632965A (zh) 一种制备沟槽栅控功率器件的方法
CN101989577B (zh) 一种沟槽mosfet的制造方法
CN112530867B (zh) 沟槽型场效应晶体管结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant