CN105118857B - 一种沟槽型功率mosfet的制造方法 - Google Patents
一种沟槽型功率mosfet的制造方法 Download PDFInfo
- Publication number
- CN105118857B CN105118857B CN201510427664.0A CN201510427664A CN105118857B CN 105118857 B CN105118857 B CN 105118857B CN 201510427664 A CN201510427664 A CN 201510427664A CN 105118857 B CN105118857 B CN 105118857B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- groove
- polysilicon
- exposure mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 238000010992 reflux Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000001737 promoting effect Effects 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 238000009738 saturating Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010237 hybrid technique Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种沟槽型功率MOSFET的制造方法，采用四次掩膜，四次光刻，完成器件的生产，节省有源区光刻掩膜，多晶硅光刻研磨，源区光刻掩膜。将保护环区光刻与有源区光刻集成在一起，形成保护环窗口与有源区窗口；多晶硅具体实现方法为在硅片表面淀积多晶硅，填充进沟槽，然后再刻蚀多晶硅，最后只留下沟槽中的多晶硅作为MOSFET器件的栅电极，其中宽沟槽中的多晶硅可以作为栅极的接触区，而不必单独进行多晶光刻形成多晶硅接触区域；通过接触区刻蚀时，对接触区的硅进行一定深度的刻蚀，确保接触区下的源区被刻蚀穿透，从而减少源区光刻掩膜。本发明的工艺方法与现有沟槽功率MOSFET制造工艺兼容，掩膜数量少，简化流程，降低成本，提高生产成品率。
Description
技术领域
本发明属于半导体技术领域，特别是涉及一种沟槽型功率MOSFET的制造方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度，更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件密度，高集成度方向发展，对其物理结构和制造工艺的要求越来越高，金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道”(工作载流子)的极性不同，可分为“N型”与“P型”的两种类型，通常又称为NMOSFET与PMOSFET，其他简称尚包括NMOS、PMOS等。因其具有开关速度快，输入阻抗高，频率特性好的特点，得到了广泛的应用，对于传统的MOSFET，一般通过增大外延层厚度和降低外延层掺杂浓度的方式提高击穿电压。在传统制造MOSFET工艺中，常常使用6-7层光刻掩膜，工艺流程复杂，制造成本较高。
中国专利CN104733535A公开了一种功率MOSFET，包括：衬底，外延层，外延层覆盖衬底，源掺杂区，源掺杂区位于外延层内；阱区，阱区位于外延层内且位于源掺杂区下方；多晶源极，多晶源极被外延层包围且位于芯片表面下方；多个浮空电极，浮空电极被外延层包围且位于多晶源极下方；电容介质层，电容介质层位于浮空电极之间，浮空电极与多晶源极之间，以及位于最下方的浮空电极与外延层之间；以及侧壁介质层，侧壁介质层位于外延层与多晶源极之间，以及外延层与浮空电极之间，此功率MOSFET兼具了CC-MOSFET与SJ-MOSFET的优点，但是结构复杂，制备工艺难度较大，成本偏高，不利于市场竞争。中国专利CN102479713 A公开了一种MOSFET制造方法及MOSFET，该方法包括：在外延层表面上形成栅氧化层和多晶硅栅；在外延层表面内形成源区；进行源区氧化，在源区表面上多晶硅栅和源区之间的空隙中，形成氧化物；同时此专利提供了一种MOSFET，包括外延层、形成于外延层表面内的源区、形成于外延层表面上的栅氧化层和多晶硅栅，在所述MOSFET的源区表面上，多晶硅栅和源区之间的空隙中，设置有采用热氧化生长工艺形成的氧化层。本发明实施例中，源区表面形成的氧化物填充了多晶硅栅边缘和源区之间的间隙，同时增加了栅区边缘的栅氧化层的厚度，因此，能够减小栅区边缘的栅氧化层被击穿的可能性，但是此方法工艺复杂，成本偏高，不利于市场竞争。
发明内容
为解决MOSFET制造工艺复杂，成本较高的问题，我们提出了沟槽型功率MOSFET的制造方法，采用本发明可以达到工艺简化，成本较低的目的。
本发明是通过以下技术方案实现的：
为达到上述目的，我们提出了一种沟槽型功率MOSFET的制造方法，步骤如下：
(1)采用N+晶向作为原始硅片衬底，在其上生长硅抛光外延片作为N-外延层，制得原始硅材料；
(2)在步骤(1)中的原始硅材料上氧化生长二氧化硅场氧化层，其厚度为6000-10000埃；
(3)第一次掩膜：在场氧化层上进行有源区和保护环光刻和腐蚀；
(4)第一次掩膜结束后，再生长一层薄氧化层，其厚度为300-500埃，作为后续离子注入的垫氧化层，然后进行阱区和P型保护环区注入，并在1100-1175℃，N2气氛下，运行一定的时间推进杂质，形成一定结深的扩散区，形成阱区和终端保护环区；
(5)第二次掩膜：淀积沟槽刻蚀的硬掩膜，厚度为5000-10000埃，涂一层光致抗蚀剂，进行光刻构图；刻蚀暴露区域的硬掩膜，当刻蚀进行到硅表面时，停止刻蚀，然后去除光致抗蚀剂，如此第二层掩膜的图形即从光刻胶层上转移到硬掩膜层上，然后再以硬掩膜做保护，继续刻蚀硅，使沟槽达到一定的深度后，停止刻蚀，形成沟槽，使用湿法工艺刻蚀去除剩余的硬掩膜；
(6)第二次掩膜结束后，生长一层300-1000埃厚度的二氧化硅层，作为栅氧化层；淀积多晶硅层，厚度为8000-15000埃，覆盖整个硅片，并填充进沟槽，然后进行多晶硅等离子刻蚀，仅保留沟槽内的多晶硅，作为多晶硅栅电极；
(7)多晶硅刻蚀后，进行砷注入，形成N+源极，淀积一层5000-8000埃的硼磷硅玻璃(BPSG)，并在800-950℃，N2气氛下高温回流一段时间，使表面平坦化，同时激活推进N+源区；
(8)第三次掩膜：涂附一层光致抗蚀剂，进行接触孔区域的光刻，通过干法刻蚀的方法，去除接触孔区域的硼磷硅玻璃(BPSG)和一定深度(确保N+源层被刻透)的硅，形成栅电极接触孔，源极接触孔；
(9)进行接触区硼注入形成P+区，然后采用快速退火工艺，激活注入的硼离子；
(10)第四次掩膜：溅射一层4-8μm左右厚的金属，之后涂覆一层光致抗蚀剂，进行光刻构图，暴露需要隔离的区域，然后进行金属刻蚀，将器件表面的金属终端、源极金属和栅极金属的金属分隔开；最后在400-450℃，氮气或氮氢混合气体中运行一定时间，进行金属合金处理；
(11)进行硅片背面减薄，并在背面淀积一定厚度的钛、镍、银复合金属层作为器件的漏极。
优选地，上述步骤(5)中硬掩膜为氮化硅层或者二氧化硅层。
本发明的有益效果是：
1、简化了工艺流程，降低了制造成本，有助于提高生产成品率。
附图说明
图1为原始硅外延片的示意图；
图2为本发明进行有源区及保护环光刻腐蚀后的示意图；
图3为本发明进行有源区和终端保护环注入及高温退火后的示意图
图4为本发明进行沟槽光刻后的示意图；
图5为本发明进行沟槽刻蚀以及去除光刻胶和硬掩膜后的示意图；
图6为本发明进行栅氧化层生长和多晶硅淀积、刻蚀后的示意图；
图7为本发明进行源区注入后的示意图；
图8为本发明进行介质层淀积、回流后的示意图；
图9为本发明进行接触孔光刻、刻蚀和接触孔杂质注入、快速热退火后的示意图；
图10为本发明进行金属淀积、金属刻蚀后的示意图；
图11为本发明进行背面硅减薄、金属淀积后的示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
参阅图1原始硅片衬底10可采用N+(100)晶向，电阻率为0.001-0.004ohm.cm；外延层11N-电阻率为0.1-10ohm.cm的硅抛光外延片；
首先在硅材料上生长一层6000-10000埃左右厚度的氧化层20，作为场氧化层；然后进行有源区和保护环区光刻、腐蚀(掩膜一)，之后再生长一层薄氧化层，大约300-500埃左右，作为后续注入垫氧化层，如图2所示。
然后进行P型阱区注入和P型保护环区硼杂质离子注入，注入剂量及能量根据并在1100-1175℃，N2气氛下，运行一定的时间推进杂质，形成一定结深的P型阱区30和P型护环区31，如图3所示。
再淀积一层硬掩膜(氮化硅层或氧化层)21，厚度约5000-10000埃,然后涂一层光致抗蚀剂40，进行光刻构图，以暴露形成沟槽的区域(掩膜二)，如图4所示。
刻蚀暴露区域的硬掩膜21，当接触到硅表面时，停止刻蚀，然后去除光致抗蚀剂40，再刻蚀硅，使沟槽达到一定的深度后，停止刻蚀，形成沟槽，宽沟槽50，有源区沟槽51，然后湿法刻蚀去除掉剩余的硬掩膜21，如图5所示。
之后再生长一层300-1000A左右的氧化层22，作为MOSFET器件的栅氧化层。淀积多晶硅层，厚度8000-15000A，覆盖整个硅片，并填充进沟槽，然后进行多晶等离子刻蚀，仅保留沟槽内的多晶硅70、71，作为MOSFET器件的栅电极，如图6所示。
多晶硅刻蚀后，进行砷注入，形成N+源极60，如图7所示。
淀积一层大约5000-8000埃的硼磷硅玻璃(BPSG)23，并在800-950℃，氮气气氛下高温回流一段时间，使表面平坦化，同时激活推进N+源区60，如图8所示。
涂附一层光致抗蚀剂，进行接触孔区域的光刻(掩膜三)，通过干法刻蚀的方法，去除接触孔区域的BPSG(硼磷硅玻璃)23和一定深度的硅，形成栅电极接触孔61，源极接触孔62，进行接触区硼注入形成P+区32，然后采用快速退火工艺，激活注入的硼离子，如图9所示。
溅射一层4-8μm左右厚的金属，然后涂一层光致抗蚀剂(掩膜四)，进行光刻构图，暴露需要隔离的区域，然后进行金属刻蚀，将器件表面的金属终端83、源极金属81和栅极金属80的金属分隔开，然后再400-450℃氮气或氮氢混合工艺气体中运行一段时间，进行金属合金，如图10所示。
最后进行背面硅减薄，并在背面淀积一定厚度的钛、镍、银复合金属层82作为器件的漏极，生产出的器件元胞剖面示意图如图11所示。
本发明提供的四层光刻掩膜制造沟槽功率MOSFET的方法，与传统制造工艺比较减少2-3层光刻掩膜，即节省有源区光刻掩膜，多晶硅光刻掩膜，源区光刻掩膜，将保护环区光刻与有源区光刻集成在一起，同时形成保护环窗口与有源区窗口，多晶硅具体实现方法为在硅片表面淀积多晶硅，填充进沟槽，然后再刻蚀多晶硅，最后只留下沟槽中的多晶硅作为MOSFET器件的栅电极，其中宽沟槽中的多晶硅可以作为栅极的接触区，而不必单独进行多晶光刻形成多晶硅接触区域；通过接触区刻蚀时，对接触区的硅进行一定深度的刻蚀，确保接触区下的源区被刻蚀穿透，从而减少源区光刻掩膜。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (1)
1.一种沟槽型功率MOSFET的制造方法，其特征在于，步骤如下：
(1)采用N+型原始硅片衬底，在其上生长硅抛光外延片作为N-外延层，制得原始硅材料；
(2)在步骤(1)中的原始硅材料上氧化生长二氧化硅场氧化层，其厚度为6000-10000埃；
(3)第一次掩膜：在场氧化层上进行有源区和保护环光刻和腐蚀；
(4)第一次掩膜结束后，再生长一层薄氧化层，其厚度为300-500埃，作为后续离子注入的垫氧化层，然后进行阱区和P型保护环区注入，并在1100-1175℃，N2气氛下，运行一定的时间推进杂质，形成一定结深的扩散区，形成阱区和终端保护环区；
(5)第二次掩膜：淀积沟槽刻蚀的硬掩膜，厚度为5000-10000埃，涂一层光致抗蚀剂，进行光刻构图；刻蚀暴露区域的硬掩膜，当刻蚀进行到硅表面时，停止刻蚀，然后去除光致抗蚀剂，如此第二层掩膜的图形即从光致抗蚀剂上转移到硬掩膜层上，然后再以硬掩膜做保护，继续刻蚀硅，使沟槽达到一定的深度后，停止刻蚀，形成沟槽，使用湿法工艺刻蚀去除剩余的硬掩膜；
(6)第二次掩膜结束后，生长一层300-1000埃厚度的二氧化硅层，作为栅氧化层；淀积多晶硅层，厚度为8000-15000埃，覆盖整个硅片，并填充进沟槽，然后进行多晶硅等离子刻蚀，仅保留沟槽内的多晶硅，作为多晶硅栅电极；
(7)多晶硅刻蚀后，进行砷注入，形成N+源极，淀积一层5000-8000埃的硼磷硅玻璃(BPSG)，并在800-950℃，N2气氛下高温回流一段时间，使表面平坦化，同时激活推进N+源区；
(8)第三次掩膜：涂附一层光致抗蚀剂，进行接触孔区域的光刻，通过干法刻蚀的方法，去除接触孔区域的硼磷硅玻璃(BPSG)和确保N+源层被刻透的深度的硅，形成栅电极接触孔，源极接触孔；
(9)进行接触区硼注入形成P+区，然后采用快速退火工艺，激活注入的硼离子；
(10)第四次掩膜：溅射一层4-8μm厚的金属，之后涂覆一层光致抗蚀剂，进行光刻构图，暴露需要隔离的区域，然后进行金属刻蚀，将器件表面的金属终端、源极金属和栅极金属的金属分隔开；最后在400-450℃，氮气或氮氢混合气体中运行一定时间，进行金属合金处理；
(11)进行硅片背面减薄，并在背面淀积一定厚度的钛、镍、银复合金属层作为器件的漏极；
所述步骤(5)中硬掩膜为氮化硅层或者二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510427664.0A CN105118857B (zh) | 2015-07-20 | 2015-07-20 | 一种沟槽型功率mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510427664.0A CN105118857B (zh) | 2015-07-20 | 2015-07-20 | 一种沟槽型功率mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105118857A CN105118857A (zh) | 2015-12-02 |
| CN105118857B true CN105118857B (zh) | 2018-12-25 |
Family
ID=54666805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510427664.0A Active CN105118857B (zh) | 2015-07-20 | 2015-07-20 | 一种沟槽型功率mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105118857B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298884A (zh) * | 2016-09-27 | 2017-01-04 | 西安后羿半导体科技有限公司 | 优化fom值的沟槽功率mos管器件及其制造方法 |
| CN107634008B (zh) * | 2017-07-07 | 2020-02-07 | 成都迈斯派尔半导体有限公司 | 一种高压功率器件的终端结构的制作方法 |
| CN111807318A (zh) * | 2020-07-22 | 2020-10-23 | 中国人民解放军国防科技大学 | 基于玻璃回流工艺的tgv衬底制备方法及mems器件封装方法 |
| CN112864238B (zh) * | 2021-03-09 | 2023-07-07 | 上海恒灼科技有限公司 | 一种接触孔自对准低压场效应晶体管的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110687A (zh) * | 2009-12-24 | 2011-06-29 | 上海华虹Nec电子有限公司 | 沟槽mos器件 |
| US20130049107A1 (en) * | 2010-02-03 | 2013-02-28 | M-Mos Semiconductor Hk Ltd | Trench semiconductor power device and fabrication method thereof |
| CN103187292A (zh) * | 2011-12-29 | 2013-07-03 | 立新半导体有限公司 | 一种制造沟槽型半导体功率器件的方法 |
-
2015
- 2015-07-20 CN CN201510427664.0A patent/CN105118857B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110687A (zh) * | 2009-12-24 | 2011-06-29 | 上海华虹Nec电子有限公司 | 沟槽mos器件 |
| US20130049107A1 (en) * | 2010-02-03 | 2013-02-28 | M-Mos Semiconductor Hk Ltd | Trench semiconductor power device and fabrication method thereof |
| CN103187292A (zh) * | 2011-12-29 | 2013-07-03 | 立新半导体有限公司 | 一种制造沟槽型半导体功率器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105118857A (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3338058B2 (ja) | ＳｉＣ製電界効果トランジスタの製造方法 | |
| CN105118857B (zh) | 一种沟槽型功率mosfet的制造方法 | |
| TW200414541A (en) | Trench power MOSFET and method of making the same | |
| TW200536121A (en) | Semiconductor device having a laterally modulated gate workfunction and method of fabrication | |
| TW201344900A (zh) | 具有超接面結構的半導體裝置及其製造方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| TW201214709A (en) | Polysilicon resistors formed in a semiconductor device comprising high-k metal gate electrode structures | |
| CN113035840A (zh) | 一种sgt mosfet器件及其接触孔的制造方法 | |
| KR20210075164A (ko) | 트랜지스터 제조 방법 및 게이트 올 어라운드 디바이스 구조 | |
| TW202209442A (zh) | 碳化矽ｍｏｓｆｅｔ裝置及其製造方法 | |
| JPS61234041A (ja) | 半導体装置及びその製造方法 | |
| CN104425247B (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN103441149B (zh) | 沟槽功率器件及其制作方法 | |
| CN101673685A (zh) | 一种掩膜数量减少的沟槽mosfet器件制造工艺 | |
| CN106328523B (zh) | 射频横向双扩散mos器件的制作方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| TW584935B (en) | Termination structure of DMOS device | |
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| CN102088032A (zh) | 小线宽沟槽式功率mos晶体管及制造方法 | |
| CN104835736A (zh) | 耗尽型双扩散金属氧化物晶体管制作方法 | |
| CN111129151A (zh) | 一种碳化硅半积累型沟道mosfet器件及其制备方法 | |
| TW200901465A (en) | Semiconductor device having strain-inducing substrate and fabrication methods thereof | |
| CN109461659A (zh) | 碳化硅mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A manufacturing method of trench power MOSFET Effective date of registration: 20201116 Granted publication date: 20181225 Pledgee: Qingdao high technology financing Company limited by guarantee Pledgor: QINGDAO JIAEN SEMICONDUCTOR Co.,Ltd. Registration number: Y2020990001351 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20211109 Granted publication date: 20181225 Pledgee: Qingdao high technology financing Company limited by guarantee Pledgor: QINGDAO JIAEN SEMICONDUCTOR Co.,Ltd. Registration number: Y2020990001351 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A manufacturing method of grooved power MOSFET Effective date of registration: 20211111 Granted publication date: 20181225 Pledgee: Qingdao high technology financing Company limited by guarantee Pledgor: QINGDAO JIAEN SEMICONDUCTOR Co.,Ltd. Registration number: Y2021370010118 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20221128 Granted publication date: 20181225 Pledgee: Qingdao high technology financing Company limited by guarantee Pledgor: QINGDAO JIAEN SEMICONDUCTOR Co.,Ltd. Registration number: Y2021370010118 |