CN104835736A - 耗尽型双扩散金属氧化物晶体管制作方法 - Google Patents
耗尽型双扩散金属氧化物晶体管制作方法 Download PDFInfo
- Publication number
- CN104835736A CN104835736A CN201410044837.6A CN201410044837A CN104835736A CN 104835736 A CN104835736 A CN 104835736A CN 201410044837 A CN201410044837 A CN 201410044837A CN 104835736 A CN104835736 A CN 104835736A
- Authority
- CN
- China
- Prior art keywords
- type
- metal oxide
- layer
- diffusion metal
- bilateral diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims description 54
- 230000002146 bilateral effect Effects 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 30
- 239000000126 substance Substances 0.000 claims description 21
- 238000002360 preparation method Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 230000005465 channeling Effects 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000000428 dust Substances 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 18
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract 4
- 210000000746 body region Anatomy 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种耗尽型双扩散金属氧化物晶体管制作方法，包括：在N型硅半导体衬底上生成了N型硅半导体外延层之后，采用多晶硅光罩向所述N型硅半导体外延层注入P型掺杂元素，形成P型体区；向所述N型硅半导体外延层注入N型掺杂元素，在所述P型体区的表层形成N型沟道；在形成有所述N型沟道的N型硅半导体外延层上生长栅氧化层以及在所述栅氧化层上生长多晶硅层；对所述多晶硅层进行光刻及刻蚀，形成多晶硅窗口，露出所述N型沟道；通过所述多晶硅窗口向所述N型沟道注入掺杂元素，形成源极区。本发明通过两次使用多晶硅光罩，利用增强型DMOS生产工艺生产耗尽型双扩散金属氧化物晶体管，生产工艺完全兼容现有的DMOS生产流程，流程相对简单。
Description
技术领域
本发明涉及半导体器件及其工艺制造领域，具体而言，涉及一种耗尽型双扩散金属氧化物晶体管制作方法。
背景技术
目前使用的DMOS管（Double-diffused Metal Oxide Semiconductor，双扩散金属氧化物半导体晶体管）中，常见的类型可区分为增强型与耗尽型两种，其中N沟道增强型DMOS元胞的结构如图1所示，N沟道耗尽型DMOS元胞的结构如图2所示。以N沟道MOS管为例，增强型MOS管在零栅偏电压时不存在导电沟道，不能够导电，沟道为常闭型，栅偏电压为正极性时（大于开启电压）才能形成沟道导电；而耗尽型MOS管在零栅偏电压时就存在导电沟道，沟道为常开型，关闭时栅偏电压为负极性。
这两种类型的管子各有其特点与用途。增强型MOS管在高速、低功耗电路中能发挥出器件的最大优势，并且由于它的栅偏电压极性与漏极电压相同，在电路设计中较为方便，成为应用最广泛的一类MOS管。相比之下耗尽型MOS管也有突出的特点，例如可以应用于电阻开关（等效为可关断的电阻）、恒流管等场合，因此也具备一定的使用价值。但从图1和图2中可以看出，增强型和耗尽型的元胞结构存在差异，因此其生产工艺流程也会不同，两套生产线就需要两套生产设备，生产成本较高。
因此，如何改善生产工艺使用一套生产设备生产增强型和耗尽型DMOS管成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种耗尽型双扩散金属氧化物晶体管制作方法，通过两次使用多晶硅光罩，利用现有的增强型DMOS生产工艺生产耗尽型双扩散金属氧化物晶体管，生产工艺完全兼容现有的增强型DMOS生产流程。
有鉴于此，根据本发明的一个方面，提供了一种耗尽型双扩散金属氧化物晶体管制作方法，包括：在N型硅半导体衬底上生成了N型硅半导体外延层之后，采用多晶硅光罩向所述N型硅半导体外延层注入P型掺杂元素，形成P型体区；向所述N型硅半导体外延层注入N型掺杂元素，在所述P型体区的表层形成N型沟道；在形成有所述N型沟道的N型硅半导体外延层上生长栅氧化层以及在所述栅氧化层上生长多晶硅层；对所述多晶硅层进行光刻及刻蚀，形成多晶硅窗口，露出所述N型沟道；通过所述多晶硅窗口向所述N型沟道注入掺杂元素，形成源极区。
利用多晶硅光罩先向N型半导体外延层注入P型掺杂元素形成P型体区，向N型半导体外延层注入N型掺杂元素，使所述P型体区的表面的沟道区由P型反转为N型沟道，形成常开型沟道（耗尽型沟道）；生长栅氧化层、多晶硅层、多晶硅光刻及刻蚀，形成多晶硅窗口，露出所述N型沟道；向所述多晶硅窗口注入掺杂元素，形成源极区，通过Spacer（侧墙）阻挡形成P型重掺杂区域，制成耗尽型DMOS管。通过两次使用多晶硅光罩，利用现有的增强型DMOS生产工艺生产耗尽型双扩散金属氧化物晶体管，生产工艺完全兼容现有的DMOS生产流程。
附图说明
图1示出了相关技术中N沟道增强型DMOS元胞的结构示意图；
图2示出了相关技术中N沟道耗尽型DMOS元胞的结构示意图；
图3示出了根据本发明的实施例的耗尽型双扩散金属氧化物晶体管制作方法的流程图；
图4示出了根据本发明的实施例的N型半导体外延层上生长初栅氧化层之后的晶体管剖面结构示意图；
图5示出了根据本发明的实施例的剥掉初始氧化层的晶体管剖面结构示意图；
图6示出了根据本发明的实施例的N型半导体外延层上生长衬垫氧化层之后的晶体管剖面结构示意图；
图7示出了根据本发明的实施例的P型体区注入与退火之后的晶体管剖面结构示意图；
图8示出了根据本发明的实施例的N型半导体外延层表面注入N-型杂质之后的晶体管剖面结构示意图；
图9示出了根据本发明的实施例的清除衬垫氧化层，生长栅氧化层、淀积多晶硅层之后的晶体管剖面结构示意图；
图10示出了根据本发明的实施例的多晶硅层的光刻、刻蚀之后的晶体管剖面结构示意图；
图11示出了根据本发明的实施例的源极区N+注入与退火之后的晶体管剖面结构示意图；
图12示出了根据本发明的实施例的Spacer（侧墙）阻挡注入P+之后的晶体管剖面结构示意图；
图13示出了根据本发明的实施例的淀积介质层之后的晶体管剖面结构示意图；
图14示出了根据本发明的实施例的打开接触孔正面金属淀积之后的晶体管剖面结构示意图；
图15示出了根据本发明的实施例的背面减薄及金属淀积之后的晶体管剖面结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。
图3示出了根据本发明的实施例的耗尽型双扩散金属氧化物晶体管制作方法的流程图。
如图3所示，根据本发明的实施例的耗尽型双扩散金属氧化物晶体管制作方法，可以包括以下步骤：
步骤302：在N型硅半导体衬底上生成了N型硅半导体外延层之后，采用多晶硅光罩向所述N型硅半导体外延层注入P型掺杂元素，形成P型体区；
步骤304：向所述N型硅半导体外延层注入N型掺杂元素，在所述P型体区的表层形成N型沟道；
步骤306：在形成有所述N型沟道的N型硅半导体外延层上生长栅氧化层以及在所述栅氧化层上生长多晶硅层；
步骤308：对所述多晶硅层进行光刻及刻蚀，形成多晶硅窗口，露出所述N型沟道；
步骤310：通过所述多晶硅窗口向所述N型沟道注入掺杂元素，形成源极区。
利用多晶硅光罩先向N型半导体外延层注入P型掺杂元素形成P型体区，然后向N型半导体外延层注入N型掺杂元素，使所述P型体区的表面的沟道区由P型反转为N型沟道，形成常开型沟道（耗尽型沟道）；生长栅氧化层、多晶硅层、多晶硅光刻及刻蚀，形成多晶硅窗口，露出所述N型沟道；向所述多晶硅窗口注入掺杂元素，形成源极区，通过Spacer（侧墙）阻挡形成P型重掺杂区域，制成耗尽型DMOS管。通过两次使用多晶硅光罩，利用现有的增强型DMOS生产工艺生产耗尽型双扩散金属氧化物晶体管，形成了一套新的耗尽型双扩散金属氧化物晶体管的生产工艺，并且该生产工艺完全兼容现有的DMOS生产流程，流程相对简单。
在上述技术方案中，优选的，所述P型体区表层被注入的N型掺杂元素为砷元素。
在上述技术方案中，优选的，所述N型沟道的深度为100埃～500埃。
在上述技术方案中，优选的，所述源极区的深度为3000埃～7000埃。
在上述技术方案中，优选的，所述通过所述多晶硅窗口向所述N型沟道注入掺杂元素，形成源极区，具体包括：在所述多晶硅窗口中形成光阻层，通过所述多晶硅窗口的侧壁与所述光阻层之间的空隙向所述N型沟道注入掺杂元素，以形成所述源极区域。
在上述技术方案中，优选的，采用多晶硅光罩向对所述多晶硅层进行光刻及刻蚀。
在上述技术方案中，优选的，在形成所述P型体区之前还可以包括：在所述N型硅半导体外延层上生长衬垫氧化层；在形成所述N型沟道之后，去除所述衬垫氧化层。
在P型体区形成之前，在N型硅半导体外延层上生长衬垫氧化层，可在P-Body（P型体区）注入与退火时，对N型半导体外延层起到防护作用。
在上述技术方案中，优选的，还包括：在形成所述源极区之后，在所述多晶硅窗口上沉积氮化硅层；刻蚀所述氮化硅层，在所述多晶硅窗口的侧壁上形成侧墙；通过所述多晶硅窗口向所述P型体区注入掺杂元素，形成P型阱区。
沉积氮化硅层时，多晶硅的上面和侧墙沉积的厚度是相同的，刻蚀所述氮化硅层，保留多晶硅窗口的侧壁上形成的氮化硅侧墙，可缩小多晶硅窗口的横向宽度，也即缩小P型阱区的横向宽度，避免P型阱区与N沟道接触。
在上述技术方案中，优选的，还可以包括：生长第一金属层，使所述耗尽型双扩散金属氧化物晶体管的栅极和源极电性连接；生长第二金属层，形成所述耗尽型双扩散金属氧化物晶体管的漏极。
在上述技术方案中，优选的，所述耗尽型双扩散金属氧化物晶体管器件采用上述任一实施例中所述的耗尽型双扩散金属氧化物晶体管制作方法制作而成。
接下来参考图4至图15进一步详细说明根据本发明的一实施例。
根据本发明的实施例的耗尽型双扩散金属氧化物晶体管制作方法可以包括：
首先，如图4所示，在N型硅半导体衬底（N-Sub）402上形成N型硅半导体外延层（N-EPI）404之后，采用热氧化法在所述N型硅半导体外延层的表面生长初始栅氧化层（Int-0x）406。
如图5所示，打开有源区，剥掉初始氧化层（终端结构位置需要留下初始氧化层，为便于描述，此处及后续步骤均省略了终端结构）。
如图6所示，采用热氧化的方式在表面非常干净的外延层404上生长一层衬垫氧化层602，作为缓冲层，用于在P-Body注入和退火时保护N型半导体外延层。
如图7所示，在衬垫氧化层602上淀积光阻层（例如光刻胶）702，并通过多晶硅光罩刻蚀的方式在所述光阻层702形成光刻胶窗口704，通过光刻胶窗口704进行P-Body的注入，形成P型体区706，并进行退火，去除光阻层702。
如图8所示，向所述N型硅半导体外延层404注入N型（N-）掺杂元素，使P型体区706表面N型化，形成N型沟道802。
如图9所示，在形成N型沟道802后，清除衬垫氧化层602，在N型半导体外延层上生长栅氧化层902，并淀积多晶硅层904，对多晶硅层904掺杂。
如图10所示，在多晶硅层904上淀积光阻层702，并通过多晶硅光罩刻蚀的方式定义P-Body区。
如图11所示，在形成P-Body区淀积光阻层702，并通过光阻层702与多晶硅层904侧壁之间的缝隙进行源极区N+的注入与退火，形成源极区11B。
如图12所示，在多晶硅层904上沉积氮化硅层12A，并刻蚀氮化硅层，在多晶硅层904的侧壁形成氮化硅层侧墙，然后进行P+的注入，形成P型阱区12B，通过氮化硅层侧墙缩小P型阱区的范围，避免P型阱区与N型沟道的接触。
如图13所示，在氮化硅层12A上淀积介质层13A。
如图14所示，通过刻蚀打开接触孔14A，并在元胞结构正面金属淀积，形成金属淀积层14B，以及通过金属回刻使P+区和N+区分开，使得源极和栅极绝缘，以便源极和栅极进行电连接。
如图15所示，将DMOS器件的背部的硅晶片减薄，然后采用溅射或者蒸镀的方式在所述减薄后的DMOS器件的背面先后生长三层不同材料的金属层15A，作为DMOS器件的晶背，所述三层金属层的材料分别可以为钛（Ti）、镍（Ni）、银（Ag），其中，最先镀到DMOS器件背面的金属层材料为钛，其次为镍，最后为银。此时形成晶体管的漏极。
以上结合附图详细说明了根据本发明的技术方案，利用在传统的增强型DMOS的制作工艺上进行改进，形成一种新的耗尽型DMOS的制作工艺，从而使耗尽型DMOS的制作流程能够兼容传统的增强型DMOS的制作流程，使一套生产流水设备能够同时生产耗尽型DMOS和增强型DMOS，无需两套不同的生产流水线设备，从而降低了生成成本。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，包括：
在N型硅半导体衬底上生成了N型硅半导体外延层之后，采用多晶硅光罩向所述N型硅半导体外延层注入P型掺杂元素，形成P型体区；
向所述N型硅半导体外延层注入N型掺杂元素，在所述P型体区的表层形成N型沟道；
在形成有所述N型沟道的N型硅半导体外延层上生长栅氧化层以及在所述栅氧化层上生长多晶硅层；
对所述多晶硅层进行光刻及刻蚀，形成多晶硅窗口，露出所述N型沟道；
通过所述多晶硅窗口向所述N型沟道注入掺杂元素，形成源极区。
2.根据权利要求1所述的耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，所述P型体区表层被注入的N型掺杂元素为砷元素。
3.根据权利要求1所述的耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，所述N型沟道的深度为100埃～500埃。
4.根据权利要求3所述的耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，所述源极区的深度为3000埃～7000埃。
5.根据权利要求1所述的耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，所述通过所述多晶硅窗口向所述N型沟道注入掺杂元素，形成源极区，具体包括：
在所述多晶硅窗口中形成光阻层，通过所述多晶硅窗口的孔侧壁与所述光阻层之间的空隙向所述N型沟道注入掺杂元素，以形成所述源极区域。
6.根据权利要求1所述的耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，采用多晶硅光罩向对所述多晶硅层进行光刻及刻蚀。
7.根据权利要求1至6中任一项所述的耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，在形成所述P型体区之前还包括：在所述N型硅半导体外延层上生长衬垫氧化层；
在形成所述N型沟道之后，去除所述衬垫氧化层。
8.根据权利要求1至6中任一项所述的耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，还包括：
在形成所述源极区之后，在所述多晶硅窗口上沉积氮化硅层；
刻蚀所述氮化硅层，在所述多晶硅窗口的侧壁上形成侧墙；
通过所述多晶硅窗口向所述P型体区注入掺杂元素，形成P型阱区。
9.根据权利要求8所述的耗尽型双扩散金属氧化物晶体管制作方法，其特征在于，还包括：
生长第一金属层，使所述耗尽型双扩散金属氧化物晶体管的栅极和源极电性连接；
生长第二金属层，形成所述耗尽型双扩散金属氧化物晶体管的漏极。
10.一种耗尽型双扩散金属氧化物晶体管器件，其特征在于，所述耗尽型双扩散金属氧化物晶体管器件采用如权利要求1至9中任一项所述的耗尽型双扩散金属氧化物晶体管制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410044837.6A CN104835736A (zh) | 2014-02-07 | 2014-02-07 | 耗尽型双扩散金属氧化物晶体管制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410044837.6A CN104835736A (zh) | 2014-02-07 | 2014-02-07 | 耗尽型双扩散金属氧化物晶体管制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104835736A true CN104835736A (zh) | 2015-08-12 |
Family
ID=53813541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410044837.6A Pending CN104835736A (zh) | 2014-02-07 | 2014-02-07 | 耗尽型双扩散金属氧化物晶体管制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104835736A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054101A (zh) * | 2017-12-29 | 2018-05-18 | 重庆中科渝芯电子有限公司 | 一种耗尽型vdmos的制造方法 |
| CN115824756A (zh) * | 2022-10-31 | 2023-03-21 | 南京长芯检测科技有限公司 | 一种可区分增强型和耗尽型mos晶体管的染色溶液及其应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049104A (en) * | 1997-11-28 | 2000-04-11 | Magepower Semiconductor Corp. | MOSFET device to reduce gate-width without increasing JFET resistance |
| TW200531276A (en) * | 2003-12-08 | 2005-09-16 | Kin-On Johnny Sin | Power mosfet and methods of making same |
| CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
| US8476697B1 (en) * | 2003-04-11 | 2013-07-02 | Purdue Research Foundation | Short-channel silicon carbide power MOSFET |
-
2014
- 2014-02-07 CN CN201410044837.6A patent/CN104835736A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049104A (en) * | 1997-11-28 | 2000-04-11 | Magepower Semiconductor Corp. | MOSFET device to reduce gate-width without increasing JFET resistance |
| US8476697B1 (en) * | 2003-04-11 | 2013-07-02 | Purdue Research Foundation | Short-channel silicon carbide power MOSFET |
| TW200531276A (en) * | 2003-12-08 | 2005-09-16 | Kin-On Johnny Sin | Power mosfet and methods of making same |
| CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054101A (zh) * | 2017-12-29 | 2018-05-18 | 重庆中科渝芯电子有限公司 | 一种耗尽型vdmos的制造方法 |
| CN108054101B (zh) * | 2017-12-29 | 2020-10-27 | 重庆中科渝芯电子有限公司 | 一种耗尽型vdmos的制造方法 |
| CN115824756A (zh) * | 2022-10-31 | 2023-03-21 | 南京长芯检测科技有限公司 | 一种可区分增强型和耗尽型mos晶体管的染色溶液及其应用 |
| CN115824756B (zh) * | 2022-10-31 | 2023-09-15 | 南京长芯检测科技有限公司 | 一种可区分增强型和耗尽型mos晶体管的染色溶液及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161539B (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| CN103477439B (zh) | 半导体装置及其制造方法 | |
| CN101834141B (zh) | 一种不对称型源漏场效应晶体管的制备方法 | |
| CN102097378B (zh) | 一种沟槽金属氧化物半导体场效应管的制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| CN104409501A (zh) | 碳化硅金属氧化物半导体场效应晶体管 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN102903760A (zh) | 半导体装置 | |
| CN104810287B (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN105118857B (zh) | 一种沟槽型功率mosfet的制造方法 | |
| TW201443999A (zh) | 溝渠式功率半導體元件的製作方法 | |
| CN103337523B (zh) | 一种斜沟槽超势垒整流器件及其制造方法 | |
| CN104835736A (zh) | 耗尽型双扩散金属氧化物晶体管制作方法 | |
| CN109427881A (zh) | 具有屏蔽栅的沟槽栅mosfet及制造方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN102110687A (zh) | 沟槽mos器件 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN103811548A (zh) | 具有低密勒电容的金氧半场效应晶体管器件及其制作方法 | |
| CN114203823A (zh) | 一种金属氧化物半导体型场效应管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150812 |
|
| RJ01 | Rejection of invention patent application after publication |