CN107464851A - 一种氮化镓薄膜晶体管及其制造方法 - Google Patents
一种氮化镓薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107464851A CN107464851A CN201710680935.2A CN201710680935A CN107464851A CN 107464851 A CN107464851 A CN 107464851A CN 201710680935 A CN201710680935 A CN 201710680935A CN 107464851 A CN107464851 A CN 107464851A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- nitride film
- source
- drain
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 91
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 25
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 92
- 150000002500 ions Chemical class 0.000 claims description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052681 coesite Inorganic materials 0.000 claims description 21
- 229910052906 cristobalite Inorganic materials 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 21
- 229910052682 stishovite Inorganic materials 0.000 claims description 21
- 229910052905 tridymite Inorganic materials 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 13
- -1 silicon ion Chemical class 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 229910001338 liquidmetal Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000004568 cement Substances 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种氮化镓薄膜晶体管及其制造方法，晶体管包括从下至上分布的衬底、缓冲层和氮化镓薄膜，所述氮化镓薄膜上设有源漏接触电极和栅介质层，所述栅介质层上设有栅电极。本发明采用了顶栅结构，减少了寄生电容，降低了栅极的驱动电压，采用直流磁控溅射法沉积氮化镓薄膜，所得到的氮化镓薄膜质量高，内部的缺陷态少；对氮化镓薄膜的源漏区注入硅离子并且退火，得到N型重掺杂源漏区，N型重掺杂源漏区与电极形成了良好的欧姆接触，降低了源漏电极的接触电阻，使得器件的迁移率变高、亚阈值摆幅变小和开关电流比增加。本发明可以广泛应用于半导体领域。
Description
技术领域
本发明涉及半导体领域，尤其是一种氮化镓薄膜晶体管及其制造方法。
背景技术
名词解释：
欧姆接触：金属与半导体在接触处是一个纯电阻，而且该电阻越小越好。
等比例缩小：是指在缩小半导体体积的同时，等比例地缩小一些关键参数，如栅长、栅介电层厚度，漏电流和漏极饱和电流等。
在下一代新型AMOLED有源显示的发展及推动下，金属氧化物薄膜晶体管受到越来越多的关注与研究，然而金属氧化物类的薄膜晶体管易受周围环境、水汽的影响，其稳定性性能一直表现不佳，该难题阻碍了金属氧化物薄膜晶体管大规模商业化的进程。
氮化镓薄膜因其特有的宽禁带、透明、迁移率高等特性，在高电子迁移率晶体管器件中备受关注。氮化镓薄膜的制备方法使用传统的金属有机化学气相沉积设备，成膜结晶质量优越，但该设备费用昂贵，且成膜面积小，不可以应用于大面积的显示行业中。S.Kobayashi等日本学者在论文(J.Cryst.Growth 189–190,749，1998，J.Non-Cryst.Solids，227–230,1245，1998)中提出采用磁控溅射法制备氮化镓薄膜，并制备出简单的底栅型薄膜晶体管，然而该薄膜晶体管中的氮化镓薄膜的成膜质量差、结晶度低以及源漏接触电极与沟道并没有形成良好的欧姆接触，使得晶体管的迁移率仅为0.06cm2/Vs，开关电流比不足10的3次方，器件性能差，难以得到实际应用。此外，目前的氮化镓薄膜晶体管主要采用底栅结构(即栅极在器件底部)，采用这样的结构会产生较大的寄生电容，等比例缩小能力差，同时栅极的驱动电压较高。
发明内容
为解决上述技术问题，本发明的第一目的在于：提供一种寄生电容小、等比例缩小能力强和驱动电压低的氮化镓薄膜晶体管。
本发明的第二目的在于：提供一种器件性能好的氮化镓薄膜晶体管的制造方法。
本发明所采用的第一种技术方案是：
一种氮化镓薄膜晶体管，包括从下至上分布的衬底、缓冲层和氮化镓薄膜，所述氮化镓薄膜上设有源漏接触电极和栅介质层，所述栅介质层上设有栅电极；所述氮化镓薄膜从左至右分为三个区域，其中，氮化镓薄膜左右的两个区域为N型重掺杂源漏区，中间的区域为无掺杂氮化镓区，所述源漏接触电极与氮化镓薄膜的N型重掺杂源漏区欧姆接触。
进一步，所述栅电极为ITO薄膜，所述栅介质层为SiO2层，所述源漏接触电极为Ti/Al双层金属电极。
进一步，所述缓冲层为SiO2层、Si3N4层或SiO2与Si3N4的混合层，所述衬底为硅衬底或玻璃衬底。
本发明所采用的第二种技术方案是：
一种氮化镓薄膜晶体管的制造方法，包括以下步骤：
在衬底上沉积缓冲层；
使用直流磁控溅射法在缓冲层上沉积氮化镓薄膜；
对氮化镓薄膜进行光刻和剥离，使氮化镓薄膜图形化；
在图形化后的氮化镓薄膜上沉积离子注入缓冲层；
对离子注入缓冲层进行光刻，形成图形化的源漏区；
对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区；
通过刻蚀工艺移除离子注入缓冲层；
在移除离子注入缓冲层后的氮化镓薄膜上沉积栅介质层；
在栅介质层上沉积栅电极；
以栅电极为图形，刻蚀栅介质层，形成源漏区的接触孔；
在源漏区的接触孔中沉积源漏接触电极。
进一步，所述直流磁控溅射法中使用的靶材为液态金属镓或含有镓的靶材，反应气体为氮气，反应时衬底的温度为27℃至600℃。
进一步，所述对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区，这一步骤包括：使用离子注入机或者离子喷淋机向源漏区注入硅离子。
进一步，所述对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区，这一步骤还包括：去除光胶，并使用快速退火设备或高温度炉进行退火，其中，退火温度为500℃至1000℃，退火时间为3-15分钟，退火气氛为氮气、氧气或氩气。
进一步，所述硅离子的剂量为1014至1016/cm2，所述硅离子的能量为100至200keV。
进一步，所述在栅介质层上沉积栅电极的步骤具体为：在栅介质层上沉积电极，并对电极进行光刻和剥离，最终形成栅电极。
进一步，所述离子注入缓冲层为SiO2层、Si3N4层或SiO2与Si3N4的混合层。
本发明晶体管的有益效果是：包括从下至上分布的衬底、缓冲层和氮化镓薄膜，所述氮化镓薄膜上的源漏接触电极和栅介质层，所述栅介质层上的栅电极；所述氮化镓薄膜从左至右分为三个区域，其中，氮化镓薄膜左右的两个区域为N型重掺杂源漏区；采用了顶栅结构，减少了寄生电容，增强了等比例缩小能力，降低了栅极的驱动电压，采用了源漏接触电极与氮化镓薄膜的N型重掺杂源漏区欧姆接触的结构，减少了接触电阻，提升了晶体管的性能。
本发明方法的有益效果是：包括使用直流磁控溅射法在缓冲层上沉积氮化镓薄膜的步骤，得到了具有多晶结构的高质量氮化镓薄膜，减少了氮化镓薄膜内部的缺陷态；包括对源漏区进行离子注入、去胶和退火的步骤，得到了低阻的N型重掺杂源漏区，减少了晶体管源漏区的欧姆接触电阻，使得器件的迁移率变高、亚阈值摆幅变小，开关电流比增加，从而提升了晶体管的性能。
附图说明
图1为本发明的一种氮化镓薄膜晶体管的横截面示意图；
图2为实施例1中在衬底上形成缓冲层后的器件结构横截面示意图；
图3为实施例1中使用磁控溅射法沉积氮化镓薄膜并图形化后的器件结构横截面示意图；
图4为实施例1中在氮化镓薄膜上方沉积缓冲层后的器件结构横截面示意图；
图5为实施例1中对源漏区进行硅离子注入并激活，形成低阻的N型重掺杂源漏区后的器件结构横截面示意图；
图6为实施例1中形成栅介质层、栅电极图形化后的器件结构横截面示意图；
图7为实施例2的氮化镓薄膜晶体管转移特性图；
图8为实施例2的氮化镓薄膜晶体管输出特性图。
具体实施方式
参照图1，一种氮化镓薄膜晶体管，包括从下至上分布的衬底101、缓冲层102和氮化镓薄膜103，所述氮化镓薄膜103上设有源漏接触电极106和栅介质层104，所述栅介质层104上设有栅电极105；所述氮化镓薄膜103从左至右分为三个区域，其中，氮化镓薄膜103左右的两个区域为N型重掺杂源漏区(左N型重掺杂源漏区111和右N型重掺杂源漏区112)，中间的区域为无掺杂氮化镓区，所述源漏接触电极106与氮化镓薄膜的N型重掺杂源漏区欧姆接触。
进一步作为优选的实施方式，所述栅电极为ITO薄膜，所述栅介质层为SiO2层，所述源漏接触电极为Ti/Al双层金属电极。
进一步作为优选的实施方式，所述缓冲层为SiO2层、Si3N4层或SiO2与Si3N4的混合层，所述衬底为硅衬底或玻璃衬底。
一种氮化镓薄膜晶体管的制造方法，包括以下步骤：
在衬底上沉积缓冲层；
使用直流磁控溅射法在缓冲层上沉积氮化镓薄膜；
对氮化镓薄膜进行光刻和剥离，使氮化镓薄膜图形化；
在图形化后的氮化镓薄膜上沉积离子注入缓冲层；
对离子注入缓冲层进行光刻，形成图形化的源漏区；
对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区；
通过刻蚀工艺移除离子注入缓冲层；
在移除离子注入缓冲层后的氮化镓薄膜上沉积栅介质层；
在栅介质层上沉积栅电极；
以栅电极为图形，刻蚀栅介质层，形成源漏区的接触孔；
在源漏区的接触孔中沉积源漏接触电极。
进一步作为优选的实施方式，所述直流磁控溅射法中使用的靶材为液态金属镓或含有镓的靶材，反应气体为氮气，反应时衬底的温度为27℃至600℃。
进一步作为优选的实施方式，所述对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区，这一步骤包括：使用离子注入机或者离子喷淋机向源漏区注入硅离子。
进一步作为优选的实施方式，所述对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区，这一步骤还包括：去除光胶，并使用快速退火设备或高温度炉进行退火，其中，退火温度为500℃至1000℃，退火时间为3-15分钟，退火气氛为氮气、氧气或氩气。
进一步作为优选的实施方式，所述硅离子的剂量为1014至1016/cm2，所述硅离子的能量为100至200keV。
进一步作为优选的实施方式，所述在栅介质层上沉积栅电极的步骤具体为：在栅介质层上沉积电极，并对电极进行光刻和剥离，最终形成栅电极。
进一步作为优选的实施方式，所述离子注入缓冲层为SiO2层、Si3N4层或SiO2与Si3N4的混合层。
实施例1
参照图1至图6，一种氮化镓薄膜晶体管的制造方法，包括以下步骤：
S1、以硅或者玻璃作为衬底101，使用等离子体增强化学气相法(PECVD)在衬底101上沉积SiO2缓冲层102，如图2所示；
S2、使用直流磁控溅射法在缓冲层102上沉积氮化镓薄膜103，其中溅射靶材为液态金属镓，反应气体为氮气，输入功率为80W，工作气压为5mT，反应时衬底101的温度为27℃，如图3所示；使用液态金属镓作为溅射靶材和氮气作为反应气体，可以制得具多晶结构的高质量氮化镓薄膜，这样的氮化镓薄膜的内部缺陷态少，可以提升器件整体的性能。
S3、使用光刻工艺和剥离工艺对氮化镓薄膜103进行处理，使氮化镓薄膜103图形化，形成有源层的图案；
S4、使用等离子体增强化学气相法(PECVD)在氮化镓薄膜103上沉积SiO2、Si3N4或SiO2与Si3N4的混合物，作为离子注入缓冲层110，如图4所示；
S5、对离子注入缓冲层110进行光刻，形成图形化的源漏区，即露出氮化镓薄膜103的一部分区域作为硅离子的注入区，使用离子注入机或离子喷淋机将硅离子注入，得到半成品器件，所述硅离子的注入计量为注入剂量为1014至1016/cm2,所述硅离子的能量为100至200keV。其中最佳方案为：硅离子注入剂量为3*1015/cm2，硅离子的能量为190keV。
S6、去除半成品器件上的光刻胶，使用高温炉对去除光刻胶后的半成品器件进行退火，以激活硅离子和形成低阻的N型重掺杂源漏区，包括左N型重掺杂源漏区111和右N型重掺杂源漏区112，其中，退火温度为500℃至1000℃，优选的温度为1000℃，退火时间为5分钟，退火气氛为氮气、氧气或氩气，优选的反应气氛为氮气；
S7、通过刻蚀工艺将离子注入缓冲层110完全移除，如图5所示；
S8、在移除离子注入缓冲层110后的氮化镓薄膜103上沉积SiO2栅介质层104；
S9、使用磁控溅射沉积法在SiO2栅介质层104上沉积ITO薄膜，并通过光刻和剥离形成ITO栅电极105(磁控溅射法分为反应式直流溅射法和交流溅射法，步骤S9采用任意一种均可)；
S10、以ITO栅电极105为图形，刻蚀SiO2栅介质层104，形成源漏区的接触孔；
S11、使用磁控溅射法在源漏区的接触孔中沉积Ti/Al双层金属，并通过光刻工艺和刻蚀工艺将Ti/Al双层金属图形化，形成源漏接触电极106，如图1所示；采用Ti/Al作为源漏接触电极可以进一步降低接触电阻，使得晶体管的整体性能提升。
实施例2
参照图1，一种通过实施例1的方法制造的氮化镓薄膜晶体管，包括衬底101、在衬底101上方的缓冲层102，在缓冲层102上方的氮化镓薄膜103、用硅离子注入氮化镓薄膜103后形成的左N型重掺杂源漏区111和右N型重掺杂源漏区112，在氮化镓薄膜103上方的SiO2栅介质层104，在SiO2栅介质层104上方的ITO栅电极105，在左N型重掺杂源漏区111和右N型重掺杂源漏区112上的两个由Ti/Al双层金属组成的源漏接触电极106，所述的两个源漏接触电极106分别与左N型重掺杂源漏区111和右N型重掺杂源漏区112形成良好的欧姆接触。
其中，缓冲层102为SiO2层、Si3N4层或者二者的混合层。
表1为本实施例的氮化镓薄膜晶体管与现有技术制造的氮化镓薄膜晶体管的参数对照表，从表1、图7和图8可以看出，采用本方法制造的氮化镓薄膜晶体管的电性能优良，具有迁移率大、亚阈值摆幅小和开关电流比大的优良特点。
表1
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种氮化镓薄膜晶体管，其特征在于：包括从下至上分布的衬底、缓冲层和氮化镓薄膜，所述氮化镓薄膜上设有源漏接触电极和栅介质层，所述栅介质层上设有栅电极；所述氮化镓薄膜从左至右分为三个区域，其中，氮化镓薄膜左右的两个区域为N型重掺杂源漏区，中间的区域为无掺杂氮化镓区，所述源漏接触电极与氮化镓薄膜的N型重掺杂源漏区欧姆接触。
2.根据权利要求1所述的一种氮化镓薄膜晶体管，其特征在于：所述栅电极为ITO薄膜，所述栅介质层为SiO2层，所述源漏接触电极为Ti/Al双层金属电极。
3.根据权利要求1或2所述的一种氮化镓薄膜晶体管，其特征在于：所述缓冲层为SiO2层、Si3N4层或SiO2与Si3N4的混合层，所述衬底为硅衬底或玻璃衬底。
4.一种氮化镓薄膜晶体管的制造方法，其特征在于，包括以下步骤：
在衬底上沉积缓冲层；
使用直流磁控溅射法在缓冲层上沉积氮化镓薄膜；
对氮化镓薄膜进行光刻和剥离，使氮化镓薄膜图形化；
在图形化后的氮化镓薄膜上沉积离子注入缓冲层；
对离子注入缓冲层进行光刻，形成图形化的源漏区；
对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区；
通过刻蚀工艺移除离子注入缓冲层；
在移除离子注入缓冲层后的氮化镓薄膜上沉积栅介质层；
在栅介质层上沉积栅电极；
以栅电极为图形，刻蚀栅介质层，形成源漏区的接触孔；
在源漏区的接触孔中沉积源漏接触电极。
5.根据权利要求4所述的一种氮化镓薄膜晶体管的制造方法，其特征在于：所述直流磁控溅射法中使用的靶材为液态金属镓或含有镓的靶材，反应气体为氮气，反应时衬底的温度为27℃至600℃。
6.根据权利要求4所述的一种氮化镓薄膜晶体管的制造方法，其特征在于：所述对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区，这一步骤包括：使用离子注入机或者离子喷淋机向源漏区注入硅离子。
7.根据权利要求6所述的一种氮化镓薄膜晶体管的制造方法，其特征在于：所述对图形化的源漏区进行离子注入、去胶和退火，以在氮化镓薄膜中形成N型重掺杂源漏区，这一步骤还包括：去除光胶，并使用快速退火设备或高温度炉进行退火，其中，退火温度为500℃至1000℃，退火时间为3-15分钟，退火气氛为氮气、氧气或氩气。
8.根据权利要求6所述的一种氮化镓薄膜晶体管的制造方法，其特征在于：所述硅离子的剂量为1014至1016/cm2，所述硅离子的能量为100至200keV。
9.根据权利要求4所述的一种氮化镓薄膜晶体管的制造方法，其特征在于：所述在栅介质层上沉积栅电极的步骤具体为：在栅介质层上沉积电极，并对电极进行光刻和剥离，最终形成栅电极。
10.根据权利要求4-9任一项所述的一种氮化镓薄膜晶体管的制造方法，其特征在于：所述离子注入缓冲层为SiO2层、Si3N4层或SiO2与Si3N4的混合层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710680935.2A CN107464851A (zh) | 2017-08-10 | 2017-08-10 | 一种氮化镓薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710680935.2A CN107464851A (zh) | 2017-08-10 | 2017-08-10 | 一种氮化镓薄膜晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107464851A true CN107464851A (zh) | 2017-12-12 |
Family
ID=60547421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710680935.2A Pending CN107464851A (zh) | 2017-08-10 | 2017-08-10 | 一种氮化镓薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107464851A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231804A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 一种光电探测单元及其制造方法、光电探测设备 |
| WO2020010804A1 (zh) * | 2018-07-12 | 2020-01-16 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管结构及其制作方法与显示面板 |
| CN111081764A (zh) * | 2019-12-30 | 2020-04-28 | 深圳第三代半导体研究院 | 一种具有嵌入式源漏的晶体管及其制备方法 |
| US11538804B2 (en) * | 2019-01-09 | 2022-12-27 | Intel Corporation | Stacked integration of III-N transistors and thin-film transistors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120132907A1 (en) * | 2010-11-30 | 2012-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same |
| CN103779424A (zh) * | 2014-01-21 | 2014-05-07 | 江苏大学 | 一种非晶态氮化镓或氮化铟薄膜晶体管及其制备方法 |
-
2017
- 2017-08-10 CN CN201710680935.2A patent/CN107464851A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120132907A1 (en) * | 2010-11-30 | 2012-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same |
| CN103779424A (zh) * | 2014-01-21 | 2014-05-07 | 江苏大学 | 一种非晶态氮化镓或氮化铟薄膜晶体管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| RONGSHENG CHEN ET AL.: "Top-gate thin film transistors based on GaN channel layer", 《APPLIED PHYSICS LETTERS》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231804A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 一种光电探测单元及其制造方法、光电探测设备 |
| WO2020010804A1 (zh) * | 2018-07-12 | 2020-01-16 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管结构及其制作方法与显示面板 |
| US11538804B2 (en) * | 2019-01-09 | 2022-12-27 | Intel Corporation | Stacked integration of III-N transistors and thin-film transistors |
| CN111081764A (zh) * | 2019-12-30 | 2020-04-28 | 深圳第三代半导体研究院 | 一种具有嵌入式源漏的晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| CN107464851A (zh) | 一种氮化镓薄膜晶体管及其制造方法 | |
| CN107134461A (zh) | 薄膜晶体管阵列基板及其制备方法、oled显示装置 | |
| EP3285303A1 (en) | Thin film transistor and array substrate, and fabrication method thereof and display device thereof | |
| CN104701328B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN103107095A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN103337522A (zh) | 一种金属氧化物薄膜晶体管阵列基板及其制造方法 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| CN102646676A (zh) | 一种tft阵列基板 | |
| WO2016206239A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN106847837A (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| CN103681515B (zh) | 一种互补型薄膜晶体管驱动背板及其制备方法、显示装置 | |
| CN105702586B (zh) | 一种薄膜晶体管、阵列基板、其制作方法及显示装置 | |
| US10170506B2 (en) | LTPS array substrate and method for producing the same | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| WO2017128633A1 (zh) | 制造薄膜晶体管的方法 | |
| TW200933892A (en) | Microcrystalline silicon thin film transistor and method for manufacturing the same | |
| CN108538861A (zh) | 阵列基板及其制造方法、显示面板 | |
| WO2014153841A1 (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171212 |