CN104810287A - 双扩散金属氧化物晶体管制作方法及晶体管器件 - Google Patents
双扩散金属氧化物晶体管制作方法及晶体管器件 Download PDFInfo
- Publication number
- CN104810287A CN104810287A CN201410037660.7A CN201410037660A CN104810287A CN 104810287 A CN104810287 A CN 104810287A CN 201410037660 A CN201410037660 A CN 201410037660A CN 104810287 A CN104810287 A CN 104810287A
- Authority
- CN
- China
- Prior art keywords
- type
- metal oxide
- diffusion metal
- transistor
- bilateral diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 39
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 39
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims description 48
- 230000002146 bilateral effect Effects 0.000 claims description 33
- 239000000126 substance Substances 0.000 claims description 31
- 238000002360 preparation method Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 210000000746 body region Anatomy 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 210000003850 cellular structure Anatomy 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Abstract
本发明提供了一种双扩散金属氧化物晶体管制作方法和一种双扩散金属氧化物晶体管器件，其中，双扩散金属氧化物晶体管制作方法包括：在N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，在多晶硅层上形成多晶硅窗口；通过多晶硅窗口向N型硅半导体外延层注入掺杂元素，形成P型体区；通过多晶硅窗口向P型体区注入N型掺杂元素，形成源极区域；向多晶硅窗口第一次注入P型掺杂元素，在多个源极区域之间形成P型阱区；在形成有P型阱区的衬底上淀积介质层；打开多晶硅窗口区域中的源极接触孔，去除接触孔内的部分氧化硅；向接触孔第二次注入P型掺杂元素，以增加P型阱区的结深。本发明优化了元胞结构，降低了晶体管基区电阻，获得更好的抗雪崩冲击能力。
Description
技术领域
本发明涉及半导体器件及其工艺制造领域，具体而言，涉及一种双扩散金属氧化物晶体管制作方法和一种双扩散金属氧化物晶体管器件。
背景技术
随着电源适配器、逆变器、HID照明灯、LED驱动等电路的大量使用，半导体晶体管也被越来越多的使用，在DMOS（Double-diffusedMetal Oxide Semiconductor，双扩散金属氧化物半导体晶体管）制造领域，随着市场竞争的日趋激烈，不断提高器件的可靠性变得越来越重要，而EAS（Energy Avalanche Stress，单脉冲雪崩击穿能量）能力是衡量DMOS器件牢固性的一项重要指标，它是表征器件抗雪崩冲击能力的参数，EAS能力越强表示可靠性越好。
现有技术中，传统DMOS的P+（重掺杂P型阱区）元胞结构如图1所示，P+的注入工艺为Spacer（侧墙）阻挡注入，其内部寄生晶体管的原理图如图2所示。以NPN型DMOS管为例，寄生晶体管的工作原理为：DMOS管内部的寄生晶体管为NPN结构，其中源极区（N+）、P体区（P-Body）和漏极区（N-EPI）分别对应寄生管的发射区、基区和集电区。图2中示出的Rb为基区的等效电阻，虽然在设计上已经将寄生管的发射区与基区短接，但如果雪崩电流足够大，一旦Rb上降落的压降超过0.7V，此时寄生管的VBE结仍然会正向导通，使寄生管开启，DMOS管将失去控制，过大的持续电流将导致器件内部的结温迅速升高，严重时甚至直接烧毁器件，发生EAS失效。
寄生晶体管的开启是有害的，根据其工作原理，在电流一定时，基区等效电阻Rb上降落的压降与Rb的大小成正比，工艺上可以通过减小Rb的方法来抑制它的过早开启。根据图2所示，Rb受到P-Bdoy与P+的综合影响，通常P+的掺杂浓度远高于P-Bdoy，所以Rb的阻值大小主要取决于P+的掺杂浓度与结深。
因此如何提升P+的掺杂浓度和结深从而提高DMOS管的EAS能力成为目前亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种双扩散金属氧化物晶体管制作方法，优化了元胞结构，降低了晶体管基区电阻，获得更好的抗雪崩冲击能力。
有鉴于此，根据本发明的一个方面，提供了一种双扩散金属氧化物晶体管制作方法，包括：在N型硅半导体衬底上形成N型硅半导体外延层之后，在N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，通过光刻及刻蚀在多晶硅层上形成多晶硅窗口；通过多晶硅窗口向N型硅半导体外延层注入掺杂元素，形成P型体区；通过多晶硅窗口向P型体区注入N型掺杂元素，形成源极区域；向多晶硅窗口第一次注入P型掺杂元素，在多个源极区域之间形成P型阱区；在形成有P型阱区的衬底上淀积介质层；打开所述多晶硅窗口区域中的源极接触孔，去除源极接触孔内的部分氧化硅，以在P型阱区中形成沟槽；向源极接触孔第二次注入P型掺杂元素，以增加P型阱区的结深。
通过在传统DMOS制作工艺的基础上，调整P+注入工艺，进行两次P+注入：第一次采用传统的Spacer阻挡注入；第二次在源极接触孔打开之后，引入刻硅（Contact trench）步骤，去除源极接触孔内的部分氧化硅，以在第一次注入形成的P型阱区中形成沟槽，沟槽蚀刻的深度大于N+区域在纵向方向上扩散的深度（通过N+的侧壁和P+形成短接），然后再进行第二次P+注入。通过前后两次P+注入，与传统的DMOS结构相比，元胞区的SRC Contact（源极接触孔）下方多出一块深的P+区域，与第一次的P+区域形成叠加结构，因此降低了DMOS管体内寄生双晶体管的基区等效电阻Rb，从而在不影响其他电参数的情况下获得更好的EAS能力，且其制作工艺可与现有的生产流水线进行融合，减少了设备增加成本，易于实现。
根据本发明的另一方面，还提供了一种双扩散金属氧化物晶体管器件，所述双扩散金属氧化物晶体管器件采用如上述任一技术方案中所述的双扩散金属氧化物晶体管制作方法制作而成。
附图说明
图1示出了相关技术中传统DMOS管的P+元胞的结构示意图；
图2示出了相关技术中传统NPN型DMOS管内部的寄生晶体管的原理图；
图3示出了根据本发明的实施例的双扩散金属氧化物晶体管制作方法的流程图；
图4示出了根据本发明的实施例的N型半导体外延层上生长初栅氧化层之后的晶体管剖面结构示意图；
图5示出了根据本发明的实施例的剥掉初始氧化层的晶体管剖面结构示意图；
图6示出了根据本发明的实施例的生长栅氧化层和淀积多晶硅后的晶体管剖面结构示意图；
图7示出了根据本发明的实施例的多晶硅层光刻、刻蚀后的晶体管剖面结构示意图；
图8示出了根据本发明的实施例的注入P体区后的晶体管剖面结构示意图；
图9示出了根据本发明的实施例的注入N+源极区后的晶体管剖面结构示意图；
图10示出了根据本发明的实施例的淀积侧墙（Spacer）第一次注入P+后的晶体管剖面结构示意图；
图11示出了根据本发明的实施例的淀积介质层（ILD）后的晶体管剖面结构示意图；
图12示出了根据本发明的实施例的打开源极接触孔（Contact）后的晶体管剖面结构示意图；
图13示出了根据本发明的实施例的第二次注入P+后的晶体管剖面结构示意图；
图14示出了根据本发明的实施例的正面金属淀积及金属回刻后的晶体管剖面结构示意图；
图15示出了根据本发明的实施例的背面减薄及背面金属淀积后的晶体管剖面结构示意图；
图16示出了根据本发明的实施例的双扩散金属氧化物晶体管制作方法制作而成的晶体管剖面结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。
图3示出了根据本发明的实施例的双扩散金属氧化物晶体管制作方法的流程图。
如图3所示，根据本发明的实施例的双扩散金属氧化物晶体管制作方法，可以包括以下步骤：
步骤302：在N型硅半导体衬底上形成N型硅半导体外延层之后，在所述N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，通过光刻及刻蚀在所述多晶硅层上形成多晶硅窗口；
步骤304：通过所述多晶硅窗口向所述N型硅半导体外延层注入掺杂元素，形成P型体区；
步骤306：通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域；
步骤308：向所述多晶硅窗口第一次注入P型掺杂元素，在多个所述源极区域之间形成P型阱区；
步骤310：在形成有所述P型阱区的衬底上淀积介质层；
步骤312：打开所述多晶硅窗口中的源极接触孔，去除所述源极接触孔内的部分氧化硅，以在所述P型阱区中形成沟槽；
步骤314：向所述源极接触孔第二次注入P型掺杂元素，以增加所述P型阱区的结深。
通过在传统DMOS制作工艺的基础上，调整P+注入工艺，进行两次P+注入：第一次采用传统的Spacer阻挡注入；第二次在源极接触孔打开之后，引入刻硅（Contact trench）步骤，去除源极接触孔内的部分氧化硅，以在第一次注入形成的P型阱区中形成沟槽，沟槽蚀刻的深度大于N+区域在纵向方向上扩散的深度（通过N+的侧壁和P+形成短接），然后再进行第二次P+注入。通过前后两次P+注入，与传统的DMOS结构相比，元胞区的SRC Contact下方多出一块深的P+区域，与第一次的P+区域形成叠加结构，因此降低了DMOS管体内寄生双晶体管的基区等效电阻Rb，从而在不影响其他电参数的情况下获得更好的EAS能力，且其制作工艺可与现有的生产流水线进行融合，减少了设备增加成本，易于实现。
在上述技术方案中，优选的，通过接触孔沟槽蚀刻方式去除所述源极接触孔内的部分氧化硅，所述沟槽的深度大于或等于所述源极区的纵向深度。
在上述技术方案中，优选的，所述源极区的纵向深度小于等于0.5μm，所述沟槽的深度小于等于0.7μm。
在上述技术方案中，优选的，第一次注入P型掺杂元素的剂量与第二次注入P型掺杂元素的剂量相同。
在上述技术方案中，优选的，第二次注入P型掺杂元素的剂量为1E15原子/平方厘米。
在上述技术方案中，优选的，所述通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域，包括：在所述多晶硅窗口中形成光阻层，通过所述多晶硅窗口）的窗壁与所述光阻层之间的空隙向所述P型体区注入所述N型掺杂元素，以形成所述源极区域。
通过光阻层的遮挡，只有光阻层与多晶硅窗口的孔窗壁之间间隙的N型外延层可注入N型掺杂元素，其他区域被光阻层所遮挡无法注入。
在上述技术方案中，优选的，通过等离子体干法刻蚀工艺打开所述源极接触孔，所述等离子体干法刻蚀工艺为竖直向下的各向异性刻蚀。
在上述技术方案中，优选的，在通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域之后，在形成所述P型阱区之前，还包括：在形成有所述源极区的衬底上生长氮化硅层；刻蚀所述氮化硅层，在所述多晶硅窗口的侧壁上形成侧墙；向所述多晶硅窗口第一次注入所述P型掺杂元素。
在上述技术方案中，优选的，在完成第二次注入P型掺杂元素之后，还包括：生长第一金属层，使所述双扩散金属氧化物晶体管的栅极和源极电性连接；生长第二金属层，形成所述双扩散金属氧化物晶体管的漏极。
接下来参考图4至图15进一步详细说明根据本发明的一实施例。
根据本发明的实施例的双扩散金属氧化物晶体管制作方法可以包括：
首先，如图4所示，在N型硅半导体衬底（N-Sub）402上形成N型硅半导体外延层（N-EPI）404之后，采用热氧化法在所述N型硅半导体外延层的表面生长初始栅氧化层（Int-0x）406。
如图5所示，采用氢氟酸（HF溶液）剥除掉初始栅氧化层406，目的是为了保证硅片表面的清洁。
如图6所示，采用热氧化的方式在表面非常干净的外延层404上生长一层栅氧化层602，并在该栅氧化层602的表面生长一层多晶硅层604，该多晶硅层604用于制作DMOS器件的栅极。
如图7所示，在多晶硅层604上淀积光阻层702，并通过光刻、刻蚀的方式在所述多晶硅层604上形成多晶硅窗口704。
如图8所示，通过所述多晶硅窗口704向所述N型硅半导体外延层404注入掺杂元素，形成P型体区（P-Body）802。
如图9所示，在多晶硅窗口704中的预设区域处涂覆光刻胶702，通过所述多晶硅窗口704向所述P型体区802注入N型掺杂元素，形成源极区域902。在形成源极区域902之后，退火，去除光刻胶702。
如图10所示，去除光刻胶之后，在图9所示的结构之上，淀积一层介质层10A，并采用干法刻蚀对该介质层10A进行刻蚀，在多晶硅层604的台阶侧壁处形成侧墙（多晶硅窗口704的口径被缩小）。然后，向所述多晶硅窗口704第一次注入P型掺杂元素，在多个所述源极区域902之间形成P型阱区10B。
如图11所示，在形成有所述P型阱区10B的衬底上淀积介质层11A。
如图12所示，可采用干法刻蚀打开多晶硅窗口区域中的源极接触孔706，去除源极接触孔706内的部分氧化硅（如图12中的高度h），以在所述第一P型阱区10B中形成沟槽，槽深大于源极区域在纵向上的深度。优选的，所述源极区的纵向深度为0.5μm，所述沟槽的深度为0.7μm。
如图13所示，向源极接触孔706第二次注入P型掺杂元素，第二次注入P型掺杂元素得到P型阱区13A，相当于增加了P型阱区10B的结深。
如图14所示，元胞结构正面淀积金属，形成金属淀积层14A，并通过金属回刻使P+区和N+区分开，使得源极和栅极绝缘，以便源极和栅极进行电连接。
如图15所示，将DMOS器件的背部的硅晶片减薄，然后采用溅射或者蒸镀的方式在所述减薄后的DMOS器件的背面先后生长三层不同材料的金属层15A，作为DMOS器件的晶背，所述三层金属层的材料分别可以为钛（Ti）、镍（Ni）、银（Ag），其中，最先镀到DMOS器件背面的金属层材料为钛，其次为镍，最后为银。此时形成晶体管的漏极。
如图16所示的采用本发明的双扩散金属氧化物晶体管制作方法制作而成的DMOS P+元胞的结构示意图。通过二次注入P+，元胞区的接触孔下方多出一块深的P+区域，与第一次的P+区域形成叠加结构，因此降低了DMOS管体内寄生双晶体管的基区等效电阻Rb，从而在不影响其他电参数的情况下获得更好的EAS能力，且其制作工艺可与现有的生产流水线进行融合，减少了设备增加成本，易于实现。
根据本发明的实施例的双扩散金属氧化物晶体管器件，采用如上述任一技术方案中所述的双扩散金属氧化物晶体管制作方法制作而成。
根据本发明的双扩散金属氧化物晶体管器件优化了元胞结构，降低了晶体管基区电阻，从而获得更好的抗雪崩冲击能力。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种双扩散金属氧化物晶体管制作方法，其特征在于，包括：
在N型硅半导体衬底上形成N型硅半导体外延层之后，在所述N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，通过光刻及刻蚀在所述多晶硅层上形成多晶硅窗口；
通过所述多晶硅窗口向所述N型硅半导体外延层注入掺杂元素，形成P型体区；
通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域；
向所述多晶硅窗口第一次注入P型掺杂元素，在多个所述源极区域之间形成P型阱区；
在形成有所述P型阱区的衬底上淀积介质层；
打开所述多晶硅窗口区域中的源极接触孔，去除所述源极接触孔内的部分氧化硅，以在所述P型阱区中形成沟槽；
向所述源极接触孔第二次注入P型掺杂元素，以增加所述P型阱区的结深。
2.根据权利要求1所述的双扩散金属氧化物晶体管制作方法，其特征在于，通过接触孔沟槽蚀刻方式去除所述接触孔内的部分氧化硅，所述沟槽的深度大于或等于所述源极区的纵向深度。
3.根据权利要求2所述的双扩散金属氧化物晶体管制作方法，其特征在于，所述源极区的纵向深度小于等于0.5μm，所述沟槽的深度小于等于0.7μm。
4.根据权利要求1所述的双扩散金属氧化物晶体管制作方法，其特征在于，第一次注入P型掺杂元素的剂量与第二次注入P型掺杂元素的剂量相同。
5.根据权利要求4所述的双扩散金属氧化物晶体管制作方法，其特征在于，第二次注入P型掺杂元素的剂量为1E15原子/平方厘米。
6.根据权利要求1所述的双扩散金属氧化物晶体管制作方法，其特征在于，所述通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域，包括：
在所述多晶硅窗口中形成光阻层，通过所述多晶硅窗口的窗壁与所述光阻层之间的空隙向所述P型体区注入所述N型掺杂元素，以形成所述源极区域。
7.根据权利要求1所述的双扩散金属氧化物晶体管制作方法，其特征在于，通过等离子体干法刻蚀工艺打开所述源极接触孔，所述等离子体干法刻蚀工艺为竖直向下的各向异性刻蚀。
8.根据权利要求1所述的双扩散金属氧化物晶体管制作方法，其特征在于，在通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域之后，在形成所述P型阱区之前，还包括：
在形成有所述源极区的衬底上生长氮化硅层；
刻蚀所述氮化硅层，在所述多晶硅窗口的侧壁上形成侧墙；
向所述多晶硅窗口第一次注入所述P型掺杂元素。
9.根据权利要求1至8中任一项所述的双扩散金属氧化物晶体管制作方法，其特征在于，在完成第二次注入P型掺杂元素之后，还包括：
生长第一金属层，使所述双扩散金属氧化物晶体管的栅极和源极电性连接；
生长第二金属层，形成所述双扩散金属氧化物晶体管的漏极。
10.一种双扩散金属氧化物晶体管器件，其特征在于，所述双扩散金属氧化物晶体管器件采用如权利要求1至9中任一项所述的双扩散金属氧化物晶体管制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410037660.7A CN104810287B (zh) | 2014-01-26 | 2014-01-26 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410037660.7A CN104810287B (zh) | 2014-01-26 | 2014-01-26 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104810287A true CN104810287A (zh) | 2015-07-29 |
| CN104810287B CN104810287B (zh) | 2019-04-26 |
Family
ID=53695018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410037660.7A Active CN104810287B (zh) | 2014-01-26 | 2014-01-26 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810287B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920846A (zh) * | 2017-02-21 | 2017-07-04 | 深圳深爱半导体股份有限公司 | 功率晶体管及其制造方法 |
| CN107134478A (zh) * | 2017-03-22 | 2017-09-05 | 深圳深爱半导体股份有限公司 | 功率半导体器件及其制造方法 |
| CN109671630A (zh) * | 2019-01-30 | 2019-04-23 | 深圳市美浦森半导体有限公司 | 一种提高dmos器件雪崩性能的制造方法 |
| CN111244182A (zh) * | 2020-01-19 | 2020-06-05 | 深圳市昭矽微电子科技有限公司 | 金属氧化物半导体场效应晶体管及其制作方法 |
| CN115954377A (zh) * | 2023-03-10 | 2023-04-11 | 广东芯聚能半导体有限公司 | 半导体结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021571A (ja) * | 1983-07-15 | 1985-02-02 | Tdk Corp | 半導体装置及びその製造方法 |
| US5973361A (en) * | 1996-03-06 | 1999-10-26 | Magepower Semiconductor Corporation | DMOS transistors with diffusion merged body regions manufactured with reduced number of masks and enhanced ruggedness |
| US20030205829A1 (en) * | 2002-05-01 | 2003-11-06 | International Rectifier Corp. | Rad Hard MOSFET with graded body diode junction and reduced on resistance |
| CN1941413A (zh) * | 2005-09-29 | 2007-04-04 | 三洋电机株式会社 | 绝缘栅型场效应晶体管及其制造方法 |
| CN103050405A (zh) * | 2011-10-14 | 2013-04-17 | 北大方正集团有限公司 | 一种dmos器件及其制作方法 |
-
2014
- 2014-01-26 CN CN201410037660.7A patent/CN104810287B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021571A (ja) * | 1983-07-15 | 1985-02-02 | Tdk Corp | 半導体装置及びその製造方法 |
| US5973361A (en) * | 1996-03-06 | 1999-10-26 | Magepower Semiconductor Corporation | DMOS transistors with diffusion merged body regions manufactured with reduced number of masks and enhanced ruggedness |
| US20030205829A1 (en) * | 2002-05-01 | 2003-11-06 | International Rectifier Corp. | Rad Hard MOSFET with graded body diode junction and reduced on resistance |
| CN1941413A (zh) * | 2005-09-29 | 2007-04-04 | 三洋电机株式会社 | 绝缘栅型场效应晶体管及其制造方法 |
| CN103050405A (zh) * | 2011-10-14 | 2013-04-17 | 北大方正集团有限公司 | 一种dmos器件及其制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920846A (zh) * | 2017-02-21 | 2017-07-04 | 深圳深爱半导体股份有限公司 | 功率晶体管及其制造方法 |
| CN107134478A (zh) * | 2017-03-22 | 2017-09-05 | 深圳深爱半导体股份有限公司 | 功率半导体器件及其制造方法 |
| CN109671630A (zh) * | 2019-01-30 | 2019-04-23 | 深圳市美浦森半导体有限公司 | 一种提高dmos器件雪崩性能的制造方法 |
| CN111244182A (zh) * | 2020-01-19 | 2020-06-05 | 深圳市昭矽微电子科技有限公司 | 金属氧化物半导体场效应晶体管及其制作方法 |
| CN111244182B (zh) * | 2020-01-19 | 2023-03-28 | 深圳市昭矽微电子科技有限公司 | 金属氧化物半导体场效应晶体管及其制作方法 |
| CN115954377A (zh) * | 2023-03-10 | 2023-04-11 | 广东芯聚能半导体有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104810287B (zh) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| JP2008103683A (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN109801958B (zh) | 一种碳化硅沟槽肖特基二极管器件及其制备方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN103035610B (zh) | Rfldmos中连接阱和基板的电连接结构及制造方法 | |
| CN102237406A (zh) | 射频ldmos器件及其制造方法 | |
| US20240063311A1 (en) | Gan-based trench metal oxide schottky barrier diode and preparation method therefor | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN107658343B (zh) | 一种优化器件特性的半导体结构及其制造方法 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN113497132A (zh) | 超级结绝缘栅双极型晶体管及其制作方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN106449774A (zh) | 优化表面电场的沟槽式势垒肖特基结构及其制作方法 | |
| CN206059399U (zh) | 一种沟槽肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |