CN109671630A - 一种提高dmos器件雪崩性能的制造方法 - Google Patents
一种提高dmos器件雪崩性能的制造方法 Download PDFInfo
- Publication number
- CN109671630A CN109671630A CN201910101675.8A CN201910101675A CN109671630A CN 109671630 A CN109671630 A CN 109671630A CN 201910101675 A CN201910101675 A CN 201910101675A CN 109671630 A CN109671630 A CN 109671630A
- Authority
- CN
- China
- Prior art keywords
- manufacturing
- grid
- improving
- dmos device
- sou
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000007773 growth pattern Effects 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 238000004904 shortening Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种提高DMOS器件雪崩性能的制造方法，该方法包括以下步骤：S1、在多晶硅片上光刻多晶条栅，同时增加所述多晶条栅的宽度，形成栅极；S2、在已形成的所述栅极缩短SOU区注入窗口间隙，进而形成源极；S3、在已形成的所述源极沉积SP注入介质层；S4、在已形成的所述介质层上增加SP注入能量。本发明通过多晶硅条栅与SOU区光刻线宽进行控制，以及降低淀积介质层厚度与提高高能离子注入能量，进而提高了工艺加工窗口的可控性，进一步优化提升了DMOS器件雪崩性能，有效解决了器件应用过程中雪崩失效。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种提高DMOS器件雪崩性能的制造方法。
背景技术
DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS主要有两种类型，垂直双扩散金属氧化物半导体场效应管VDMOSFET(vertical double-diffused MOSFET)和横向双扩散金属氧化物半导体场效应管LDMOSFET(lateral double-dif fused MOSFET)
在功率应用中，由于DMOS技术采用垂直器件结构(如垂直NPN双极晶体管)，因此具有很多优点，包括高电流驱动能力、低Rds导通电阻和高击穿电压等。
DMOS雪崩失效，其实就是DMOS在电源板上由于母线电压、变压器反射电压、漏感尖峰电压等等系统电压叠加在DMOS漏源之间，导致的一种失效模式。简而言之就是由于就是MOSFET漏源极的电压超过其规定电压值并达到一定的能量限度而导致的一种常见的失效模式。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明的目的是克服现有技术的不足，提供一种提高DMOS器件雪崩性能的制造方法。
本发明的技术方案如下：一种提高DMOS器件雪崩性能的制造方法，包括以下步骤：
S1、在多晶硅片上光刻多晶条栅，同时增加所述多晶条栅的宽度，形成栅极。
S2、在已形成的所述栅极缩短SOU区注入窗口间隙，进而形成源极。
S3、在已形成的所述源极沉积SP注入介质层。
S4、在已形成的所述介质层上增加SP注入能量。
进一步地，所述步骤S1的具体工艺过程包括以下步骤：
S11、在整个硅晶片上生长多晶硅，多晶硅的生长方式为低压化学气相淀积；
S12、在所述多晶硅上旋转涂敷正性光刻胶；
S13、进行曝光工艺，对需要形成的多晶硅条栅区域，通过半导体光刻自对准工艺增加曝光时间来增加多晶硅条栅宽度，进而形成DMOS栅极。
进一步地，所述步骤S13中的多晶硅条栅的宽度增加0.05-0.1微米，增加后的多晶硅条栅的宽度为5-6微米。
进一步地，所述步骤S2的具体工艺过程包括以下步骤：
S21、在已形成的多晶硅条栅上旋转涂敷正性光刻胶；
S22、进行曝光工艺，对需要形成的SOU区域增加曝光时间来缩短SOU区注入窗口间隙，进而形成DMOS源极。
进一步地，所述步骤S22中SOU区注入窗口间隙缩短0.05-0.1微米，缩短后SOU区注入窗口间隙为0.01-0.15微米。
进一步地，所述步骤S3还包括执行降低介质层厚度和SOU区退火的操作。
进一步地，所述步骤S3中介质层厚度降低至600-1000埃之间。
进一步地，所述步骤S4还包括执行SP高能注入和退火的操作。
进一步地，所述步骤S4中SP注入能量提高至130-160KEV。
采用上述方案，本发明用于提高DMOS器件雪崩性能的制造方法具有如下优点：通过多晶硅条栅与SOU区光刻线宽进行控制，以及降低淀积介质层厚度与提高高能离子注入能量，进而提高了工艺加工窗口的可控性，进一步优化提升了DMOS器件雪崩性能，有效解决了器件应用过程中雪崩失效。
附图说明
图1为本发明提高DMOS器件雪崩性能的制造方法的流程图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。
请参阅图1，本发明提供一种提高DMOS器件雪崩性能的制造方法，包括以下步骤：
S1、在多晶硅片上光刻多晶条栅，同时增加所述多晶条栅的宽度，形成栅极。具体工艺过程包括以下步骤：
S11、在整个硅晶片上生长多晶硅，具体地生长方式为低压化学气相沉积。
S12、在所述多晶硅上旋转涂敷正性光刻胶。
S13、进行曝光工艺，对需要形成的多晶硅条栅区域，通过半导体光刻自对准工艺增加曝光时间来增加多晶硅条栅宽度，进而光刻形成DMOS栅极。具体地，本实施例中，多晶硅条栅的宽度增加0.05-0.1微米，增加后的多晶硅条栅的宽度为5-6微米。
S2、在已形成的所述栅极缩短SOU区注入窗口间隙，进而形成源极。
具体工艺过程包括以下步骤：
S21、在已形成的多晶硅条栅上旋转涂敷正性光刻胶。
S22、进行曝光工艺，对需要形成的SOU区域增加曝光时间来缩短SOU区注入窗口间隙，进而形成DMOS源极。具体地，本实施例中，所述SOU区注入窗口间隙缩短0.05-0.1微米，缩短后SOU区注入窗口间隙为0.01-0.15微米。
S3、在已形成的所述源极沉积SP注入介质层。此步骤中还包括执行降低介质层厚度和SOU区退火的操作，具体地，本实施例中所述介质层厚度降低至600-1000埃之间。
S4、在已形成的所述介质层上增加SP注入能量。此步骤中还包括执行SP高能注入和退火的操作，具体地，本实施例中SP注入能量提高至130-160KEV。
综上所述，本发明用于提高DMOS器件雪崩性能的制造方法具有如下优点：通过多晶硅条栅与SOU区光刻线宽进行控制，以及降低淀积介质层厚度与提高高能离子注入能量，进而提高了工艺加工窗口的可控性，进一步优化提升了DMOS器件雪崩性能，有效解决了器件应用过程中雪崩失效。
以上仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种提高DMOS器件雪崩性能的制造方法，其特征在于，包括以下步骤：
S1、在多晶硅片上光刻多晶条栅，同时增加所述多晶条栅的宽度，形成栅极；
S2、在已形成的所述栅极缩短SOU区注入窗口间隙，进而形成源极；
S3、在已形成的所述源极沉积SP注入介质层；
S4、在已形成的所述介质层上增加SP注入能量。
2.根据权利要求1所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S1的具体工艺过程包括以下步骤：
S11、在整个硅晶片上生长多晶硅；
S12、在所述多晶硅上旋转涂敷正性光刻胶；
S13、进行曝光工艺，对需要形成的多晶硅条栅区域，通过半导体光刻自对准工艺增加曝光时间来增加多晶硅条栅宽度，进而光刻形成DMOS栅极。
3.根据权利要求2所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S11中多晶硅的生长方式为低压化学气相淀积。
4.根据权利要求2所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S13中的多晶硅条栅的宽度增加0.05-0.1微米。
5.根据权利要求1所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S2的具体工艺过程包括以下步骤：
S21、在已形成的多晶硅条栅上旋转涂敷正性光刻胶；
S22、进行曝光工艺，对需要形成的SOU区域增加曝光时间来缩短SOU区注入窗口间隙，进而形成DMOS源极。
6.根据权利要求5所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S22中SOU区注入窗口间隙缩短0.05-0.1微米。
7.根据权利要求1所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S3还包括执行降低介质层厚度和SOU区退火的操作。
8.根据权利要求7所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S3中介质层厚度降低至600-1000埃之间。
9.根据权利要求1所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S4还包括执行SP高能注入和退火的操作。
10.根据权利要求9所述的提高DMOS器件雪崩性能的制造方法，其特征在于，所述步骤S4中SP注入能量提高至130-160KEV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910101675.8A CN109671630A (zh) | 2019-01-30 | 2019-01-30 | 一种提高dmos器件雪崩性能的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910101675.8A CN109671630A (zh) | 2019-01-30 | 2019-01-30 | 一种提高dmos器件雪崩性能的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109671630A true CN109671630A (zh) | 2019-04-23 |
Family
ID=66150105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910101675.8A Pending CN109671630A (zh) | 2019-01-30 | 2019-01-30 | 一种提高dmos器件雪崩性能的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109671630A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426260B1 (en) * | 1997-12-02 | 2002-07-30 | Magepower Semiconductor Corp. | Switching speed improvement in DMO by implanting lightly doped region under gate |
| CN102142375A (zh) * | 2010-12-29 | 2011-08-03 | 上海贝岭股份有限公司 | 一种平面型场控功率器件的制造方法 |
| CN104810287A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
| CN106024635A (zh) * | 2016-07-06 | 2016-10-12 | 深圳深爱半导体股份有限公司 | 功率半导体器件有源区的制造方法 |
-
2019
- 2019-01-30 CN CN201910101675.8A patent/CN109671630A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426260B1 (en) * | 1997-12-02 | 2002-07-30 | Magepower Semiconductor Corp. | Switching speed improvement in DMO by implanting lightly doped region under gate |
| CN102142375A (zh) * | 2010-12-29 | 2011-08-03 | 上海贝岭股份有限公司 | 一种平面型场控功率器件的制造方法 |
| CN104810287A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
| CN106024635A (zh) * | 2016-07-06 | 2016-10-12 | 深圳深爱半导体股份有限公司 | 功率半导体器件有源区的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907173A (en) | High voltage field effect transistor and method of fabricating the same | |
| TWI517267B (zh) | Vertical double diffusion field effect transistor and its manufacturing method | |
| TW201101423A (en) | Integrated circuit system with high voltage transistor and method of manufacture thereof | |
| CN104167360B (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN106663610A (zh) | 具有改进的非钳位感应开关抗扰性的晶体管结构 | |
| US7453127B2 (en) | Double-diffused-drain MOS device with floating non-insulator spacers | |
| CN114023702B (zh) | 一种解决电阻非线性的智能功率mos管的制造方法 | |
| CN107863379A (zh) | 一种带有场板辅助掺杂区的n型ldmos结构 | |
| JP2005510061A (ja) | トレンチ・ゲート半導体装置とその製造方法 | |
| CN109671630A (zh) | 一种提高dmos器件雪崩性能的制造方法 | |
| US20080157198A1 (en) | High-voltage semiconductor device and method of manufacturing thereof | |
| CN111554579B (zh) | 开关ldmos器件及其制造方法 | |
| CN102738229B (zh) | 功率晶体管结构及其制作方法 | |
| KR20030052693A (ko) | 반도체 소자 및 그 제조방법 | |
| US20080315307A1 (en) | High voltage device | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 | |
| CN100373633C (zh) | 不对称的薄膜晶体管结构 | |
| CN1964004A (zh) | 改善高压nmos器件隔离特性的方法 | |
| CN110867375B (zh) | Ldmos器件及其制作方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| JPS59198763A (ja) | Ｍｏｓ形電界効果トランジスタおよびその製造方法 | |
| KR100290874B1 (ko) | 모스펫(mosfet)제조방법 | |
| Zhang et al. | Numerical Study of the VDMOS with an Integrated High-K Gate Dielectric and High-K Dielectric Trench | |
| CN114038758B (zh) | 改善热载流子注入的nmos的形成方法 | |
| CN117637854B (zh) | 垂直型电容耦合栅控结型场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190423 |