CN111554579B - 开关ldmos器件及其制造方法 - Google Patents

开关ldmos器件及其制造方法 Download PDF

Info

Publication number
CN111554579B
CN111554579B CN202010401261.XA CN202010401261A CN111554579B CN 111554579 B CN111554579 B CN 111554579B CN 202010401261 A CN202010401261 A CN 202010401261A CN 111554579 B CN111554579 B CN 111554579B
Authority
CN
China
Prior art keywords
region
channel
polysilicon gate
ion implantation
ldmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010401261.XA
Other languages
English (en)
Other versions
CN111554579A (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010401261.XA priority Critical patent/CN111554579B/zh
Publication of CN111554579A publication Critical patent/CN111554579A/zh
Application granted granted Critical
Publication of CN111554579B publication Critical patent/CN111554579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种开关LDMOS器件，包括：形成于第一导电类型的半导体衬底上且分布在器件所有区域的第二导电类型的漂移区、包括依次形成于漂移区表面的栅氧化层和多晶硅栅组成的栅极结构、以多晶硅栅的第一侧面为自对准条件的带角度离子注入形成的完全位于漂移区内的第一导电类型的沟道区、与多晶硅栅的第一侧面自对准且位于沟道区内的第二导电类型的源侧轻掺杂区。本发明还公开该LDMOS器件的制造方法。本发明中多晶硅栅与漂移区存在较大交叠，二者的对准不会影响沟道的长度；带角度离子注入决定沟道长度且可以抑制短沟道效应，使得沟道均匀性更好，可以最大限度降低沟道长度以获得超低导通电阻，使击穿电压得到保持或提高，而漏电得到保持或降低。

Description

开关LDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种横向扩散金属氧化物半导体(Laterally Diffused Metal-Oxide Semiconductor，LDMOS)器件，同时还涉及LDMOS器件的制造方法。
背景技术
低导通电阻是开关LDMOS器件所追求的主要目标，更低的导通电阻可以大幅度降低开关功耗。LDMOS器件的导通电阻和击穿电压是一对相互制约的参数，在现有技术中，保持击穿电压不变的前提下降低导通电阻的方法包括：
1)通过RESURF(Reduced Surface Field)设计尽可能使LDMOS漂移区的电场分布均匀化，这样可适当地增加漂移区的掺杂浓度；
2)尽可能缩小器件的尺寸，包括漂移区长度和沟道长度，在中等应用电压如小于30V的条件下，导通沟道电阻占器件导通电阻较大的比例，缩小沟道长度可以有效减小导通电阻。
下面结合图1说明现有技术的缺点，如图1所示，是现有开关LDMOS器件的结构示意图，现有开关LDMOS器件包括：
漂移区4，由第一导电类型掺杂层的选定区域组成，所述第一导电类型掺杂层形成于半导体衬底1上。
栅极结构，包括依次形成于所述第一导电类型掺杂层表面的栅氧化层2和多晶硅栅3，所述栅极结构具有由光刻工艺定义的第一侧面和第二侧面。
开关LDMOS器件还包括第二导电类型阱5，所述第二导电类型阱5通过光刻定义并加离子注入工艺形成于所述第一导电类型掺杂层中，所述第二导电类型阱5的第二侧面和对应的所述漂移区4的第一侧面接触。
现有方法中，沟道区直接采用第二导电类型阱5组成，被所述栅极结构覆盖的所述第二导电类型阱5的表面用于形成沟道。
所述开关LDMOS器件还包括第一导电类型的源侧轻掺杂区6以及第一导电类型重掺杂的源区7和漏区(漏区形成于所述漂移区4中，图中未示出)。
所述源区7和所述源侧轻掺杂区6均形成于所述第二导电类型阱5的顶部区域，且所述源区7的第二侧面和对应的所述源侧轻掺杂区6的第一侧面接触。
图1所示的开关LDMOS器件能为N型LDMOS器件和P型LDMOS器件；开关LDMOS器件为N型LDMOS器件时，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：LDMOS器件为P型LDMOS器件时，第一导电类型为P型，第二导电类型为N型。
不同于CMOS器件，LDMOS器件的漂移区是不能作阱掺杂，所以器件的阱、反穿通掺杂或阈值电压调整掺杂的形成区域必须通过光刻定义在器件漂移区以外，之后再进行离子注入形成；这些掺杂区的光刻和栅极结构如多晶硅栅的光刻一起决定多晶硅栅下之下的沟道的实际长度，沟道是在多晶硅栅上加大于阈值电压的栅极电压时形成于被多晶硅栅所覆盖的沟道区的表面的一层反型层。两次光刻对有源区各自的套准精度决定了沟道长度的控制精度。
对于中低压(5V～10V)的开关LDMOS器件，超低导通电阻要求器件有超短的沟道长度，通常要将器件的沟道限制到很小尺寸，常规的非自对准沟道工艺会造成器件出现较大的性能起伏。同时，漂移区和沟道之间的非自对准也会使得器件特性的不稳定，超短的沟道很容易形成短沟道效应，造成器件没有足够高的击穿电压，器件正常工作时漏电偏大。
发明内容
本发明要解决的技术问题是提供一种开关LDMOS器件及其制造方法，能够解决现有技术中非自对准沟道工艺、漂移区和沟道之间的非自对准及短沟道效应使得器件特性起伏较大而出现器件击穿电压下降、器件漏电偏大和导通电阻增大的问题。
为了解决上述技术问题，本发明提供的开关LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤S1，在第一导电类型的半导体衬底上依次淀积栅氧化层和第二导电类型重掺杂的多晶硅栅；
步骤S2，光刻定义所述多晶硅栅的第一侧面的形成位置，对所述多晶硅栅进行刻蚀，打开源区；
步骤S3，去除光刻胶，进行第二导电类型的全面离子注入，在所述半导体衬底表面上形成漂移区，所述漂移区分布在器件所有区域；
步骤S4，以所述多晶硅栅的第一侧面为自对准条件进行带角度离子注入工艺，在所述多晶硅栅被刻蚀部分下方的所述漂移区的顶部区域形成第一导电类型掺杂的沟道区，所述沟道区与所述漂移区侧面接触且深度小于所述漂移区的深度，被所述多晶硅栅覆盖的所述沟道区的表面用于形成沟道，所述沟道的长度由所述带角度离子注入工艺自对准定义；
步骤S5，进行第二导电类型的轻掺杂离子注入，在所述沟道区的顶部区域形成源侧轻掺杂区，所述源侧轻掺杂区和所述多晶硅栅的第一侧面自对准。
进一步的改进是，在步骤S5之后还包括如下步骤：
步骤S6，光刻定义所述多晶硅栅的第二侧面的形成位置，对所述多晶硅栅进行刻蚀；
步骤S7，去除光刻胶，在所述多晶硅栅的第一侧面和第二侧面形成侧墙；
步骤S8，光刻打开源漏区域，进行第二导电类型重掺杂的源漏注入而形成源区和漏区，去除光刻胶；所述源区形成于所述源侧轻掺杂区的顶部区域且与所述多晶硅栅的第一侧面的侧墙自对准，所述漏区形成于所述多晶硅栅的第二侧面的侧墙外的所述漂移区中。
进一步的改进是，在步骤S8之后还包括如下步骤：
步骤S9，光刻打开沟道引出端，进行第一导电类型重掺杂的离子注入，形成沟道引出区，所述沟道引出区的底部延伸至所述沟道区内。
进一步的改进是，在步骤S3中，所述全面离子注入能依次穿透未被刻蚀的所述多晶硅栅和所述栅氧化层并形成所需的结深。
进一步的改进是，所述全面离子注入为单次离子注入或多次离子注入。
进一步的改进是，未被刻蚀的所述多晶硅栅下方的所述漂移区的深度小于被刻蚀的所述多晶硅栅下方的所述漂移区的深度。
进一步的改进是，在步骤S4中，所述带角度离子注入工艺为袋状离子注入。
进一步的改进是，所述带角度离子注入工艺采用大于或等于15度的斜角离子注入。
进一步的改进是，所述沟道的长度由所述带角度离子注入工艺的离子注入角度、能量和剂量决定，所述开关LDMOS器件的阈值电压由所述带角度离子注入工艺的离子注入剂量决定。
进一步的改进是，所述开关LDMOS器件为N型LDMOS器件，第一导电类型为P型，第二导电类型为N型；所述开关LDMOS器件为P型LDMOS器件，第一导电类型为N型，第二导电类型为P型。
为了解决上述技术问题，本发明提供的开关LDMOS器件，包括：
具有第二导电类型掺杂的漂移区，形成于第一导电类型的半导体衬底上且分布在器件所有区域；
栅极结构，包括依次形成于所述漂移区表面的栅氧化层和第二导电类型重掺杂的多晶硅栅，所述多晶硅栅具有光刻工艺定义的第一侧面和第二侧面；
具有第一导电类型掺杂的沟道区，形成于所述漂移区的顶部区域且完全位于所述漂移区内，所述沟道区由以所述多晶硅栅的第一侧面为自对准条件的带角度离子注入形成的掺杂区组成，被所述多晶硅栅覆盖的所述沟道区的表面用于形成沟道，所述沟道的长度由所述带角度离子注入自对准定义；
第二导电类型掺杂的源侧轻掺杂区，形成于所述沟道区的顶部区域且都位于所述沟道区内，所述源侧轻掺杂区和所述多晶硅栅的第一侧面自对准。
进一步的改进是，所述多晶硅栅的第一侧面和第二侧面形成有侧墙。
进一步的改进是，所述开关LDMOS器件还包括第二导电类型重掺杂的源区和漏区，所述源区形成于所述源侧轻掺杂区的顶部区域且与所述多晶硅栅的第一侧面的侧墙自对准，所述漏区形成于所述多晶硅栅的第二侧面的侧墙外的所述漂移区中。
进一步的改进是，所述源区的第一侧面外的所述沟道区的顶部区域形成有第一导电类型重掺杂的沟道引出区，所述沟道引出区的底部延伸至所述沟道区内。
进一步的改进是，所述沟道区的带角度离子注入为袋状离子注入。
本发明的开关LDMOS器件制造中，多晶硅栅在源区的光刻刻蚀和多晶硅栅在漏区的光刻刻蚀分开进行，首先进行多晶硅栅在源区的光刻刻蚀，从而打开源区，然后同步完成器件所有区域的漂移区离子注入、源端利用打开的多晶硅栅自对准进行带角度(halo)离子注入和LDD离子注入，带角度离子注入形成的沟道区被多晶硅栅覆盖的表面用于形成沟道，然后再进行多晶硅栅在漏区的光刻刻蚀及形成侧墙和源漏离子注入。本发明的有益之处在于：
第一，本发明中栅极结构的两个侧面分别通过两次光刻刻蚀形成，而在两个侧面的光刻刻蚀之间进行漂移区的全面离子注入、沟道区的带角度离子注入以及自对准LDD离子注入，这样多晶硅栅与漂移区存在较大的交叠，多晶硅栅与漂移区的对准不会影响沟道的长度；
第二，本发明器件的沟道利用自对准带角度离子注入实现，沟道的长度由带角度离子注入的离子注入角度、能量和剂量决定，与现有技术采用的常规的非自对准沟道工艺相比，本发明的沟道长度均匀性更好，能最大限度降低沟道长度，得到超低导通电阻；
第三，本发明采用带角度离子注入可以很好地抑制短沟道效应，从而避免短沟道效应造成器件的特性发生较大起伏，可以使器件的击穿电压得到保持或提高，而器件正常工作时的漏电得到保持或降低；
第四，漂移区的全面离子注入形成一定的结深，可以采用单次离子注入或多次离子注入，形成更加均匀的漂移区掺杂。
附图说明
图1为现有的开关LDMOS器件的结构示意图；
图2为本发明的开关LDMOS器件的结构示意图；
图3至图8为本发明的开关LDMOS器件在各个制造工艺中的器件截面示意图。
具体实施方式
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
下面结合附图对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图3至图8所示，是本发明实施例的开关LDMOS器件的制造方法各步骤的器件结构示意图，本发明实施例开关LDMOS器件的制造方法，包括如下步骤：
步骤S1，在第一导电类型的半导体衬底101上依次淀积栅氧化层102和第二导电类型重掺杂的多晶硅栅103，如图3所示。
本发明实施例方法中，所述半导体衬底101为硅衬底。所述多晶硅栅103采用多晶硅淀积工艺形成。所述栅氧化层102采用热氧化工艺形成。
步骤S2，光刻定义所述多晶硅栅103的第一侧面的形成位置，对所述多晶硅栅103进行刻蚀，打开源区，如图4所示。
具体地，在所述多晶硅栅103表面旋涂第一光刻胶104，曝光显影定义出多晶硅栅103的第一侧面的形成位置，采用刻蚀工艺对所述多晶硅栅103进行选择性地刻蚀并停止在所述栅氧化层102上，形成多晶硅栅103的第一侧面。
步骤S3，去除第一光刻胶104，进行第二导电类型离子全面注入，在所述半导体衬底101表面上形成漂移区105，所述漂移区105分布在器件所有区域，如图5所示.。
具体地，采用高能量且能穿透多晶硅栅103和栅氧化层102而注入到器件全部区域的全面离子注入，并形成所需要的结深。如图5所示，由于多晶硅栅103和栅氧化层102的阻挡，未被刻蚀的所述多晶硅栅103下方的所述漂移区105的深度小于被刻蚀的沟道区所述多晶硅栅103下方的所述漂移区105的深度。该全面离子注入的离子注入次数可以根据离子注入能量来决定，可以是单次离子注入(高能量)，也可以是多次离子注入(高能量或中能量或低能量结合)，以形成更加均匀的漂移区掺杂。
步骤S4，以所述多晶硅栅103的第一侧面为自对准条件进行带角度离子注入工艺，在所述多晶硅栅103被刻蚀部分下方的所述漂移区105的顶部区域形成第一导电类型掺杂的沟道区106，如图5所示。所述沟道区106与所述漂移区105侧面接触且深度小于所述漂移区105的深度，被所述多晶硅栅103覆盖的所述沟道区106的表面用于形成沟道，所述沟道的长度由所述带角度离子注入工艺自对准定义从而不受光刻工艺影响。所述沟道的长度由所述带角度离子注入工艺的离子注入角度、能量和剂量决定，所述开关LDMOS器件的阈值电压由所述带角度离子注入工艺的离子注入剂量决定。
较佳选择是，所述带角度离子注入工艺为袋状离子注入。更优选择是，所述带角度离子注入工艺采用大于或等于15度的斜角离子注入。
步骤S5，进行第二导电类型的轻掺杂离子注入，在所述沟道区106的顶部区域形成源侧轻掺杂区107，如图5所示，所述源侧轻掺杂区107和所述多晶硅栅103的第一侧面自对准。
在步骤S5之后还包括如下步骤：
步骤S6，光刻定义所述多晶硅栅103的第二侧面的形成位置，对所述多晶硅栅103进行刻蚀，如图6所示；
具体地，旋涂第第二光刻胶108，曝光显影定义出多晶硅栅103的第二侧面的形成位置，采用刻蚀工艺对所述多晶硅栅103进行选择性刻蚀，形成多晶硅栅103的第二侧面。所述多晶硅栅103的第二侧面位于所述漂移区105上。
步骤S7，去除第二光刻胶108，在所述多晶硅栅103的第一侧面和第二侧面形成侧墙。
步骤S8，光刻打开源漏区域，进行第二导电类型重掺杂的源漏注入而形成源区110和漏区111，如图7所示，去除第三光刻胶109；所述源区110形成于所述源侧轻掺杂区107的顶部区域且与所述多晶硅栅103的第一侧面的侧墙自对准，所述漏区111形成于所述多晶硅栅103的第二侧面的侧墙外的所述漂移区105中。
在步骤S8之后还包括如下步骤：
步骤S9，光刻打开沟道引出端，进行第一导电类型重掺杂的离子注入，形成沟道引出区112，所述沟道引出区112的底部延伸至所述沟道区106内，如图8所示。
本发明实施例方法中，所述开关LDMOS器件为N型LDMOS器件，第一导电类型为P型，第二导电类型为N型；所述开关LDMOS器件为P型LDMOS器件，第一导电类型为N型，第二导电类型为P型。
本发明实施例的开关LDMOS器件制造中，多晶硅栅在源区的光刻刻蚀和多晶硅栅在漏区的光刻刻蚀分开进行。首先，进行多晶硅栅在源区的光刻刻蚀，从而打开源区，然后同步完成器件所有区域的漂移区离子注入、源端利用打开的多晶硅栅自对准进行带角度(halo)离子注入和LDD离子注入，然后再进行多晶硅栅在漏区的光刻刻蚀及形成侧墙和源漏离子注入。栅极结构的两个侧面分别通过两次光刻刻蚀形成，而在两个侧面的光刻刻蚀之间进行漂移区的全面离子注入、沟道区的带角度离子注入以及自对准LDD离子注入，这样多晶硅栅与漂移区存在较大的交叠，多晶硅栅与漂移区的对准不会影响沟道的长度。
同时，利用多晶硅栅第一侧面进行自对准带角度离子注入从而一步完成沟道区的掺杂，带角度离子注入形成的沟道区被多晶硅栅覆盖的表面用于形成沟道，沟道的长度由带角度离子注入的离子注入角度、能量和剂量决定，与现有技术中的非自对准沟道工艺相比，沟道长度均匀性更好，能最大限度降低沟道长度，得到超低导通电阻，更加适用于中低压(5V～10V)的开关LDMOS器件。
在本发明实施例方法中，漂移区离子注入、利用打开的多晶硅栅自对准进行带角度离子注入和LDD离子注入同步完成，其中带角度离子注入(袋状Pocket离子注入)和LDD离子注入都是以多晶硅栅的第一侧面自对准注入，因此沟道区表面的沟道长度将不受光刻套准影响，极大提高了器件特性均匀性，也可以把沟道长度做到更短。而LDD注入则可以解决多晶硅栅侧墙电阻大的问题，从而保证源极和沟道的良好互联。另外，低压器件如低压NMOS管的LDD是非常低能量的离子注入，结深也很浅，确保在极短沟道长度时不会发生穿通。
另外，采用带角度离子注入可以很好地抑制短沟道效应，从而避免短沟道效应造成器件的特性发生较大起伏，可以使器件的击穿电压得到保持或提高，而器件正常工作时的漏电得到保持或降低。
如图2所示，是本发明实施例的开关LDMOS器件的结构示意图，具体包括：
具有第二导电类型掺杂的漂移区105，形成于第一导电类型的半导体衬底101上且分布在器件所有区域。
本发明实施例中，所述半导体衬底101为硅衬底。所述漂移区105由形成于所述半导体衬底101表面的全面离子注入层组成，也即所述全面离子注入层会延伸到整个所述半导体衬底101的表面。
栅极结构，包括依次形成于所述漂移区105表面的栅氧化层102和第二导电类型重掺杂的多晶硅栅103，所述多晶硅栅103具有光刻工艺定义的第一侧面和第二侧面。
具有第一导电类型掺杂的沟道区106，形成于所述漂移区105的顶部区域且完全位于所述漂移区105内，所述沟道区106由以所述多晶硅栅103的第一侧面为自对准条件的带角度离子注入形成的掺杂区组成，被所述多晶硅栅103覆盖的所述沟道区106的表面用于形成沟道，所述沟道的长度由所述带角度离子注入自对准定义而不受光刻工艺影响。较佳的选择，所述沟道区的带角度离子注入为袋状离子注入。
第二导电类型掺杂的源侧轻掺杂区107，形成于所述沟道区106的顶部区域且都位于所述沟道区106内，所述源侧轻掺杂区107和所述多晶硅栅103的第一侧面自对准。
所述多晶硅栅103的第一侧面位于所述源侧轻掺杂区107上，所述多晶硅栅103的第二侧面延伸到所述漂移区105上。
所述多晶硅栅103的第一侧面和第二侧面形成有侧墙。
所述开关LDMOS器件还包括第二导电类型重掺杂的源区110和漏区111，所述源区110形成于所述源侧轻掺杂区107的顶部区域且与所述多晶硅栅103的第一侧面的侧墙自对准，所述漏区111形成于所述多晶硅栅103的第二侧面的侧墙外的所述漂移区105中。
所述源区110的第一侧面外的所述沟道区106的顶部区域形成有第一导电类型重掺杂的沟道引出区112，所述沟道引出区112的底部延伸至所述沟道区106内。
本发明实施例方法中，所述开关LDMOS器件为N型LDMOS器件，第一导电类型为P型，第二导电类型为N型；所述开关LDMOS器件为P型LDMOS器件，第一导电类型为N型，第二导电类型为P型。
本发明实施例的开关LDMOS器件中，多晶硅栅与漂移区存在较大的交叠，多晶硅栅与漂移区的对准不会影响沟道的长度。
同时，利用多晶硅栅第一侧面进行自对准带角度离子注入从而一步完成沟道区的掺杂，带角度离子注入形成的沟道区被多晶硅栅覆盖的表面用于形成沟道，沟道的长度由带角度离子注入的离子注入角度、能量和剂量决定，与现有技术中的非自对准沟道工艺相比，沟道长度的均匀性更好，能最大限度降低沟道长度，得到超低导通电阻，更加适用于中低压(5V～10V)的开关LDMOS器件。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种开关LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤S1，在第一导电类型的半导体衬底上依次淀积栅氧化层和第二导电类型重掺杂的多晶硅栅；
步骤S2，光刻定义所述多晶硅栅的第一侧面的形成位置，对所述多晶硅栅进行刻蚀，打开源区；
步骤S3，去除光刻胶，进行第二导电类型离子全面注入，在所述半导体衬底表面上中形成漂移区，所述漂移区分布在器件所有区域；
步骤S4，以所述多晶硅栅的第一侧面为自对准条件进行带角度离子注入工艺，在所述多晶硅栅被刻蚀部分下方的所述漂移区的顶部区域形成第一导电类型掺杂的沟道区，所述沟道区与所述漂移区侧面接触且深度小于所述漂移区的深度，被所述多晶硅栅覆盖的所述沟道区的表面用于形成沟道，所述沟道的长度由所述带角度离子注入工艺自对准定义；
步骤S5，进行第二导电类型的轻掺杂离子注入，在所述沟道区的顶部区域形成源侧轻掺杂区，所述源侧轻掺杂区和所述多晶硅栅的第一侧面自对准。
2.根据权利要求1所述的开关LDMOS器件的制造方法，其特征在于，在步骤S5之后还包括如下步骤：
步骤S6，光刻定义所述多晶硅栅的第二侧面的形成位置，对所述多晶硅栅进行刻蚀；
步骤S7，去除光刻胶，在所述多晶硅栅的第一侧面和第二侧面形成侧墙；
步骤S8，光刻打开源漏区域，进行第二导电类型重掺杂的源漏注入而形成源区和漏区，去除光刻胶；所述源区形成于所述源侧轻掺杂区的顶部区域且与所述多晶硅栅的第一侧面的侧墙自对准，所述漏区形成于所述多晶硅栅的第二侧面的侧墙外的所述漂移区中。
3.根据权利要求2所述的开关LDMOS器件的制造方法，其特征在于，在步骤S8之后还包括如下步骤：
步骤S9，光刻打开沟道引出端，进行第一导电类型重掺杂的离子注入，形成沟道引出区，所述沟道引出区的底部延伸至所述沟道区内。
4.根据权利要求1所述的开关LDMOS器件的制造方法，其特征在于，在步骤S3中，所述离子全面注入能依次穿透未被刻蚀的所述多晶硅栅和所述栅氧化层并形成所需的结深。
5.根据权利要求4所述的开关LDMOS器件的制造方法，其特征在于，所述离子全面注入为单次离子注入或多次离子注入。
6.根据权利要求4所述的开关LDMOS器件的制造方法，其特征在于，未被刻蚀的所述多晶硅栅下方的所述漂移区的深度小于被刻蚀的所述多晶硅栅下方的所述漂移区的深度。
7.根据权利要求1所述的开关LDMOS器件的制造方法，其特征在于，在步骤S4中，所述带角度离子注入工艺为袋状离子注入。
8.根据权利要求7所述的开关LDMOS器件的制造方法，其特征在于，所述带角度离子注入工艺采用大于或等于15度的斜角离子注入。
9.根据权利要求1所述的开关LDMOS器件的制造方法，其特征在于，所述沟道的长度由所述带角度离子注入工艺的离子注入角度、能量和剂量决定，所述开关LDMOS器件的阈值电压由所述带角度离子注入工艺的离子注入剂量决定。
10.根据权利要求1所述的开关LDMOS器件的制造方法，其特征在于，所述开关LDMOS器件为N型LDMOS器件，第一导电类型为P型，第二导电类型为N型；所述开关LDMOS器件为P型LDMOS器件，第一导电类型为N型，第二导电类型为P型。
CN202010401261.XA 2020-05-13 2020-05-13 开关ldmos器件及其制造方法 Active CN111554579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010401261.XA CN111554579B (zh) 2020-05-13 2020-05-13 开关ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010401261.XA CN111554579B (zh) 2020-05-13 2020-05-13 开关ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111554579A CN111554579A (zh) 2020-08-18
CN111554579B true CN111554579B (zh) 2023-10-20

Family

ID=72001583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010401261.XA Active CN111554579B (zh) 2020-05-13 2020-05-13 开关ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111554579B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457747B (zh) * 2023-12-22 2024-06-04 粤芯半导体技术股份有限公司 一种嵌入式闪存工艺的demos结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518138B2 (en) * 1998-05-18 2003-02-11 Monolithic Power Systems, Inc. Method of forming Self-aligned lateral DMOS with spacer drift region
CN101241934A (zh) * 2007-02-08 2008-08-13 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN108878533A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0303106D0 (sv) * 2003-11-21 2003-11-21 Infineon Technologies Ag Ldmos transistor device, integrated circuit, and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518138B2 (en) * 1998-05-18 2003-02-11 Monolithic Power Systems, Inc. Method of forming Self-aligned lateral DMOS with spacer drift region
CN101241934A (zh) * 2007-02-08 2008-08-13 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN108878533A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Also Published As

Publication number Publication date
CN111554579A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
US6258674B1 (en) High voltage field effect transistor and method of fabricating the same
KR100223846B1 (ko) 반도체 소자 및 그의 제조방법
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20100064264A (ko) 반도체 소자 및 이의 제조 방법
CN109830538B (zh) Ldmos器件及其制造方法
KR100425230B1 (ko) 반도체 장치와 그 제조 방법
EP0964454A1 (en) Field-effect transistor having a lightly doped drain region and method of making the same
CN111554579B (zh) 开关ldmos器件及其制造方法
JP6651957B2 (ja) 半導体装置およびその製造方法
KR20190090270A (ko) 반도체 소자 및 그 제조 방법
US20080157198A1 (en) High-voltage semiconductor device and method of manufacturing thereof
CN107093625B (zh) 双扩散漏nmos器件及制造方法
CN111463284A (zh) N型fet及其制造方法
KR960000229B1 (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법
CN111354792A (zh) Ldmos器件及其形成方法、半导体器件的形成方法
CN112466949B (zh) 一种bts型mosfet结构及其制备方法
KR20130073776A (ko) 횡형 디모스 트랜지스터 및 이의 제조방법
CN212461702U (zh) 功率半导体器件
US20230197846A1 (en) Power semiconductor device and methods of producing a power semiconductor device
KR100219063B1 (ko) 반도체 소자 제조방법
KR100900145B1 (ko) 트랜지스터의 제조 방법
KR100239420B1 (ko) 반도체 소자 및 그의 제조 방법
JPH1098183A (ja) 半導体装置とその製造方法
KR100596829B1 (ko) 반도체 소자의 트랜지스터 형성방법
CN116093135A (zh) 一种易于集成的耗尽型mosfet器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant