CN107863379A - 一种带有场板辅助掺杂区的n型ldmos结构 - Google Patents

一种带有场板辅助掺杂区的n型ldmos结构 Download PDF

Info

Publication number
CN107863379A
CN107863379A CN201711051971.9A CN201711051971A CN107863379A CN 107863379 A CN107863379 A CN 107863379A CN 201711051971 A CN201711051971 A CN 201711051971A CN 107863379 A CN107863379 A CN 107863379A
Authority
CN
China
Prior art keywords
type
field plate
doping area
field
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711051971.9A
Other languages
English (en)
Inventor
张春伟
李阳
李威
岳文静
付小倩
李志明
王靖博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Jinan
Original Assignee
University of Jinan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Jinan filed Critical University of Jinan
Priority to CN201711051971.9A priority Critical patent/CN107863379A/zh
Publication of CN107863379A publication Critical patent/CN107863379A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种带有场板辅助掺杂区的N型LDMOS结构，包括P型半导体衬底；P型半导体衬底上设有N型漂移区和P型阱；P型阱上设有N型源区和P型接触区；N型漂移区上设有N型漏区和场氧化层；在部分N型漂移区和部分P型阱上方设有栅氧化层；栅氧化层表面设有多晶硅栅；P型接触区和N型源区上连接有源极金属，且源极金属延伸至场氧化层的上方；N型漏区上连接有漏极金属；其特征在于，N型漂移区的内部设有场板辅助掺杂区，场板辅助掺杂区的掺杂类型为N型，且掺杂浓度大于N型漂移区的掺杂浓度。该结构可以改善场板覆盖范围内表面电场的均匀性，提高器件横向击穿电压，同时减小器件的导通电阻。

Description

一种带有场板辅助掺杂区的N型LDMOS结构
技术领域
本发明涉及功率半导体器件领域，更具体的说，是关于一种适用于高压应用的N型LDMOS(横向双扩散金属氧化物半导体场效应管)，适用于打印机、电动机、平板显示器等高电压、低电流领域的驱动芯片。
背景技术
LDMOS(横向双扩散金属氧化物半导体晶体管)是双扩散金属氧化物半导体晶体管器件(DMOS)的一种横向高压器件。具有耐压高、增益大、失真低等优点，并且更易与CMOS工艺兼容，因此在智能功率集成电路中得到广泛的应用。目前LDMOS设计的重点是如何合理缓和击穿电压与导通电阻之间的矛盾，并且保证其有较高的稳定性。当前人们对LDMOS研究的焦点主要集中在其漂移区浓度的设计，通过埋层技术减小器件表面电场强度(ReducdSfurace Field,简称RESURF)，以及电阻场极板、Super Junction、漂移区渐变掺杂等技术来实现击穿电压与导通电阻的折中。
为使体硅器件有更好的作用，提高体硅器件的击穿电压是个重要的研究课题。图1为传统的N型LDMOS结构，器件的表面电场主要通过场板进行调节，以获得尽量均匀的电场分布，提高器件的击穿电压。但是传统器件的表面电场并不能达到完全均匀，所以，传统器件的击穿电压并没有达到最大值，仍然有优化和改进的需求。
发明内容
本发明提供一种带有场板辅助掺杂区的N型横向双扩散金属氧化物半导体场效应管，该器件可以提高器件表面横向电场分布的均匀性，具有更高的横向击穿电压，更小的导通电阻。
本发明的技术方案如下：
一种带有场板辅助掺杂区的N型LDMOS结构，包括：P型半导体衬底；在P型半导体衬底上设置有N型漂移区和P型阱；在P型阱上设有N型源区和P型接触区；在N型漂移区上设有N型漏区和场氧化层；在部分N型漂移区和部分P型阱上方设有栅氧化层，且栅氧化层的一端和N型源区的边界相抵，所述栅氧化层的另一端与场氧化层的边界相抵；在栅氧化层表面设有多晶硅栅，且多晶硅栅延伸至场氧化层的上方；在部分P型阱、P型接触区、N型源区、多晶硅栅、N型漏区及部分场氧化层的表面设有介质层；在P型接触区和N型源区上连接有源极金属，且源极金属延伸至场氧化层的上方；N型漏区上连接有漏极金属；其特征在于，所述N型漂移区的内部设有场板辅助掺杂区，且场板辅助掺杂区的掺杂类型为N型。
基于上述基本方案，本发明还进一步做如下优化限定和改进：
所述场板辅助掺杂区位于N型漂移区的表面。
所述场板辅助掺杂区的掺杂浓度大于N型漂移区的掺杂浓度。
所述场板辅助掺杂区位于源极金属正下方的覆盖范围之内。
本发明进一步公开了一种应用于打印机、电动机或者平板显示器的驱动芯片，采用上述带有场板辅助掺杂区的N型LDMOS结构。
本发明进一步公开了一种电源管理芯片，采用上述带有场板辅助掺杂区的N型LDMOS结构。
与现有技术相比，本发明具有如下优点：
(1)传统结构器件在关断耐压状态下，器件场板末端会积累大量的负空间电荷，导致器件场板末端漂移区表面横向电场快速变化，使器件场板覆盖范围内的横向电场分布均匀性变差。本发明结构中的场板辅助掺杂区13可以在器件耐压状态下在场板辅助掺杂区13的区域内引入大量的正空间电荷，抵消场板末端积聚的负空间电荷带来的电场变化，因此，本发明结构器件可以改善场板覆盖范围内表面电场分布的均匀性，提高器件的横向耐压能力。参照图3，相比于传统结构的器件，本发明结构器件的表面横向电场分布均匀性有明显的改善。参照图4，本发明结构的击穿电压相比传统结构有了明显的提高，证明本发明结构器件具有更高的横向耐压能力。
(2)传统结构中场板覆盖范围内的电场均匀性随场板覆盖范围的增加而变差，因此传统结构中场板的覆盖范围受到了严格的限制。本发明结构可以通过场板辅助掺杂区13的设计改善场板覆盖范围内表面横向电场的均匀性，因此，本发明结构中场板覆盖范围的限制被减弱，所以，本发明结构可以增大场板的覆盖范围，进而增强器件漂移区的横向耗尽，提高器件的横向耐压能力。
(3)本发明结构中的场板辅助掺杂区13与N型漂移区2具有相同的掺杂类型，且场板辅助掺杂区13的掺杂浓度比N型漂移区2的掺杂浓度高，因此，场板辅助掺杂区13可以降低它所处区域的电阻。所以，本发明结构相比传统结构具有更小的导通电阻，更大的电流能力。
附图说明
图1是传统的N型LDMOS结构示意图。
图2是本发明提供的带有场板辅助掺杂区的N型LDMOS结构示意图。
图3是传统结构的N型LDMOS和本发明提供的带有场板辅助掺杂区的N型LDMOS在击穿状态下的表面横向电场分布对比图，可以看出，本发明结构的表面横向电场分布更加均匀。
图4是传统结构的N型LDMOS和本发明提供的带有场板辅助掺杂区的N型LDMOS在栅极关断状态下漏极电流随漏极电压变化的仿真结果图，可以看出，本发明结构的击穿电压相比传统结构有明显的提高。
具体实施方式：
参照图2，一种带有场板辅助掺杂区的N型LDMOS结构，包括：P型半导体衬底1；在P型半导体衬底1上设置有N型漂移区2和P型阱3；在P型阱3上设有N型源区4和P型接触区5；在N型漂移区2上设有N型漏区6和场氧化层7；在部分N型漂移区2和部分P型阱3上方设有栅氧化层8，且栅氧化层8的一端和N型源区4的边界相抵，所述栅氧化层8的另一端与场氧化层7的边界相抵；在栅氧化层8表面设有多晶硅栅9，且多晶硅栅9延伸至场氧化层7的上方；在部分P型阱3、P型接触区5、N型源区4、多晶硅栅9、N型漏区6及部分场氧化层7的表面设有介质层10；在P型接触区5和N型源区4上连接有源极金属11，且源极金属11延伸至场氧化层7的上方；N型漏区6上连接有漏极金属12；其特征在于，所述N型漂移区2的内部设有场板辅助掺杂区13，且场板辅助掺杂区13的掺杂类型为N型。
作为一种实施方式，本发明带有场板辅助掺杂区的N型LDMOS结构中，所述场板辅助掺杂区13位于N型漂移区2的表面。
作为一种实施方式，本发明带有场板辅助掺杂区的N型LDMOS结构中，所述场板辅助掺杂区13的掺杂浓度大于N型漂移区2的掺杂浓度。
作为一种实施方式，本发明带有场板辅助掺杂区的N型LDMOS结构中，所述场板辅助掺杂区13位于源极金属11正下方的覆盖范围之内。
本发明还公开了一种应用于打印机、电动机或者平板显示器的驱动芯片，其特征在于，采用本发明结构的带有场板辅助掺杂区的N型LDMOS结构。
本发明还公开了一种电源管理芯片，其特征在于，采用了本发明结构的带有场板辅助掺杂区的N型LDMOS结构。
本发明采用如下方法来制备：
1、首先，与传统N型LDMOS的制备工艺相同，在P型衬底1上进行N型漂移区2、P型阱3和场氧化层7的制作。
2、在场氧化层7制作完成之后，利用光刻胶在场板辅助掺杂区13对应的区域形成注入窗口，然后，利用高能离子注入机进行N型掺杂杂质的注入，将N型掺杂的杂质离子透过场氧化层注入到场板辅助掺杂区13对应的位置，最后剥离光剩余光刻胶。
3、与传统N型LDMOS的制备工艺相同，进行栅氧生长、多晶硅沉积、低掺杂漏注入和侧墙形成等步骤。
4、进行介质层和金属沉积等后段工艺步骤，完成本发明结构LDMOS的制作备。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (6)

1.一种带有场板辅助掺杂区的N型LDMOS结构，包括：P型半导体衬底(1)；在P型半导体衬底(1)上设置有N型漂移区(2)和P型阱(3)；在P型阱(3)上设有N型源区(4)和P型接触区(5)；在N型漂移区(2)上设有N型漏区(6)和场氧化层(7)；在部分N型漂移区(2)和部分P型阱(3)上方设有栅氧化层(8)，且栅氧化层(8)的一端和N型源区(4)的边界相抵，所述栅氧化层(8)的另一端与场氧化层(7)的边界相抵；在栅氧化层(8)表面设有多晶硅栅(9)，且多晶硅栅(9)延伸至场氧化层(7)的上方；在部分P型阱(3)、P型接触区(5)、N型源区(4)、多晶硅栅(9)、N型漏区(6)及部分场氧化层(7)的表面设有介质层(10)；在P型接触区(5)和N型源区(4)上连接有源极金属(11)，且源极金属(11)延伸至场氧化层(7)的上方；N型漏区(6)上连接有漏极金属(12)；其特征在于，所述N型漂移区(2)的内部设有场板辅助掺杂区(13)，且场板辅助掺杂区(13)的掺杂类型为N型。
2.根据权利要求1所述的带有场板辅助掺杂区的N型LDMOS结构，其特征在于，所述场板辅助掺杂区(13)位于N型漂移区(2)的表面。
3.根据权利要求2所述的带有场板辅助掺杂区的N型LDMOS结构，其特征在于，所述场板辅助掺杂区(13)的掺杂浓度大于N型漂移区(2)的掺杂浓度。
4.根据权利要求2所述的带有场板辅助掺杂区的N型LDMOS结构，其特征在于，所述场板辅助掺杂区(13)位于源极金属(11)正下方的覆盖范围之内。
5.一种应用于打印机、电动机或者平板显示器的驱动芯片，其特征在于，采用了权利要求1-4所述的任一种带有场板辅助掺杂区的N型LDMOS结构。
6.一种电源管理芯片，其特征在于，采用了权利要求1-4所述的任一种带有场板辅助掺杂区的N型LDMOS结构。
CN201711051971.9A 2017-10-30 2017-10-30 一种带有场板辅助掺杂区的n型ldmos结构 Pending CN107863379A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711051971.9A CN107863379A (zh) 2017-10-30 2017-10-30 一种带有场板辅助掺杂区的n型ldmos结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711051971.9A CN107863379A (zh) 2017-10-30 2017-10-30 一种带有场板辅助掺杂区的n型ldmos结构

Publications (1)

Publication Number Publication Date
CN107863379A true CN107863379A (zh) 2018-03-30

Family

ID=61696415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711051971.9A Pending CN107863379A (zh) 2017-10-30 2017-10-30 一种带有场板辅助掺杂区的n型ldmos结构

Country Status (1)

Country Link
CN (1) CN107863379A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550628A (zh) * 2018-04-28 2018-09-18 桂林电子科技大学 一种具有表面电荷区结构的功率器件
CN111162124A (zh) * 2018-11-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111312804A (zh) * 2020-02-28 2020-06-19 电子科技大学 一种横向高压功率半导体器件
CN113270500A (zh) * 2021-05-17 2021-08-17 电子科技大学 一种功率半导体器件
CN115831757A (zh) * 2023-02-08 2023-03-21 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070394A1 (en) * 2000-12-08 2002-06-13 John Lin Using segmented N-type channel stop to enhance the SOA (safe-operating area) of LDMOS transistors
JP2011049457A (ja) * 2009-08-28 2011-03-10 Tokai Rika Co Ltd 高耐圧半導体装置及びその製造方法
CN103413830A (zh) * 2013-08-16 2013-11-27 电子科技大学 一种横向高压mosfet及其制造方法
CN104332501A (zh) * 2014-09-30 2015-02-04 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US20160181378A1 (en) * 2014-12-17 2016-06-23 Freescale Semiconductor, Inc. Device having a shield plate dopant region and method of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070394A1 (en) * 2000-12-08 2002-06-13 John Lin Using segmented N-type channel stop to enhance the SOA (safe-operating area) of LDMOS transistors
JP2011049457A (ja) * 2009-08-28 2011-03-10 Tokai Rika Co Ltd 高耐圧半導体装置及びその製造方法
CN103413830A (zh) * 2013-08-16 2013-11-27 电子科技大学 一种横向高压mosfet及其制造方法
CN104332501A (zh) * 2014-09-30 2015-02-04 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US20160181378A1 (en) * 2014-12-17 2016-06-23 Freescale Semiconductor, Inc. Device having a shield plate dopant region and method of manufacturing same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550628A (zh) * 2018-04-28 2018-09-18 桂林电子科技大学 一种具有表面电荷区结构的功率器件
CN108550628B (zh) * 2018-04-28 2021-10-22 桂林电子科技大学 一种具有表面电荷区结构的功率器件
CN111162124A (zh) * 2018-11-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111162124B (zh) * 2018-11-08 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111312804A (zh) * 2020-02-28 2020-06-19 电子科技大学 一种横向高压功率半导体器件
CN113270500A (zh) * 2021-05-17 2021-08-17 电子科技大学 一种功率半导体器件
CN113270500B (zh) * 2021-05-17 2022-11-04 电子科技大学 一种功率半导体器件
CN115831757A (zh) * 2023-02-08 2023-03-21 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构
CN115831757B (zh) * 2023-02-08 2023-04-28 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Similar Documents

Publication Publication Date Title
CN107863379A (zh) 一种带有场板辅助掺杂区的n型ldmos结构
US20190237576A1 (en) Power semiconductor devices
CN101840933B (zh) 带表面缓冲环终端结构的超结金属氧化物场效应晶体管
CN101510561B (zh) 超结纵向双扩散金属氧化物半导体管
CN107871778B (zh) 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
CN101552291B (zh) N沟道超结纵向双扩散金属氧化物半导体管
US20020053695A1 (en) Split buried layer for high voltage LDMOS transistor
US20160104766A1 (en) Power Semiconductor Device with Source Trench and Termination Trench Implants
CN107887426B (zh) 一种带有电荷可调型场板的p型ldmos结构
CN102738232B (zh) 超结功率晶体管结构及其制作方法
CN104183646A (zh) 一种具有延伸栅结构的soi ldmos器件
CN106876464A (zh) 一种横向双扩散金属氧化物半导体场效应管
CN103296081A (zh) 一种横向双扩散金属氧化物半导体场效应晶体管
CN103474463B (zh) 具有厚底部绝缘物中的感应净电荷区的mosfet
CN110473908A (zh) 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管
US8357971B2 (en) Trench gate MOSFET and method of manufacturing the same
CN105304693A (zh) 一种ldmos器件的制造方法
CN117059667A (zh) 一种双沟道soi-ldmos晶体管
CN108258050A (zh) 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法
CN115274859B (zh) Ldmos晶体管及其制造方法
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
CN113782609B (zh) 一种衬底电荷耦合的1200v体硅ldmos及其制备方法
CN102738229B (zh) 功率晶体管结构及其制作方法
CN106876450B (zh) 低栅漏电容的纵向场效应晶体管及其制造方法
CN105047702B (zh) 一种ldmos器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180330

WD01 Invention patent application deemed withdrawn after publication