CN106876450B - 低栅漏电容的纵向场效应晶体管及其制造方法 - Google Patents
低栅漏电容的纵向场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN106876450B CN106876450B CN201710126852.9A CN201710126852A CN106876450B CN 106876450 B CN106876450 B CN 106876450B CN 201710126852 A CN201710126852 A CN 201710126852A CN 106876450 B CN106876450 B CN 106876450B
- Authority
- CN
- China
- Prior art keywords
- region
- gate
- field effect
- effect transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 13
- 239000007943 implant Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 210000000746 body region Anatomy 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种采用了该发明的低栅漏电容的纵向场效应晶体管及其制造方法，属于半导体技术领域。在该方法中，由于其首先在衬底的顶部形成凸出于衬底顶部的厚栅氧区，并在该厚栅氧区之上形成作为栅极的多晶硅，从而利用该厚栅氧增加了栅漏电容介质层的厚度，同样的还可以进一步减少栅极与漏极覆盖区域的面积，减小栅漏电容，降低开关损耗，提升场效应晶体管的性能，进而使本发明的低栅漏电容的纵向场效应晶体管更适用于高频应用，且该低栅漏电容的纵向场效应晶体管的结构简单，制造方法简便，生产及应用成本也较为低廉。
Description
技术领域
本发明涉及半导体技术领域，特别涉及场效应晶体管技术领域，具体是指一种低栅漏电容的纵向场效应晶体管及其制造方法。
背景技术
随着电子信息技术的迅速发展，特别是像时尚消费电子和便携式产品的快速发展，金属氧化物半导体场效应晶体管(MOSFET)等功率器件的需求量越来越大。MOSFET主要分为横向和纵向两种，横向MOSFET优势在于其具有较好的集成性，可以更容易地集成到现有技术的工艺平台上。但由于其耐压的漂移区在表面展开，则暴露了其最大的不足，占用的面积较大，耐压越高的器件，劣势越明显。而纵向MOSFET很好的避免了这一问题，因此，超高压的分立器件仍然以纵向MOSFET为主。如图1所示为典型的纵向MOSFET的结构示意图，这种将承受耐压的漏源两极分别设置在器件的上下两端，使电流在器件内部垂直流通，增加了电流密度改善了导通电阻特性。
一个完整的分立器件MOSFET，如图2所示，通常包含元胞区和终端区。图2仅表示了部分终端结构和一个最小元胞单元，虚线部分代表元胞的重复。元胞区是器件的核心，元胞区是由多个最小单元重复而成，每个最小元胞单元的源极与源极相连，栅极与栅极相连；而好的终端区设计可以起到对元胞区的保护作用，同时可以改善元胞区的导通和耐压均匀性。
工作损耗是功率器件最重要的性能参数之一，工作损耗包括导通损耗、截止损耗和开关损耗三部分。其中，导通损耗由导通电阻决定，截止损耗取决于反向漏电流大小，开关损耗是指功率器件在导通和关断的过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的需求，降低功率器件的开关损耗具有深远意义。影响开关损耗的寄生电容包含栅源电容Cgs、栅漏电容Cgd以及漏源电容Cds三大部分。其中栅漏电容Cgd对开关损耗的影响最大。如图3所示，为现有技术中各种寄生电容的组成要素，栅漏电容Cgd由栅极与漏极之间的氧化层电容Cgd(OX)和漏极区的耗尽电容Cgd(dep)两部分组成，氧化层电容Cgd(OX)主要取决于氧化层的厚度，耗尽电容Cgd(dep)大小与工艺和器件结构相关。
如何通过改进场效应晶体管的结构，减小栅漏电容，从而降低开关损耗，提升场效应晶体管的性能，使之更适用于高频应用，成为本领域亟需解决的问题。
发明内容
本发明的目的是克服了上述现有技术中的缺点，提供一种通过增加栅漏电容介质层的厚度，及进一步减少栅极与漏极覆盖区域的面积，从而减小栅漏电容，降低开关损耗，提升场效应晶体管的性能，进而使之更适用于高频应用的低栅漏电容的纵向场效应晶体管及其制造方法。
为了实现上述的目的，本发明的低栅漏电容的纵向场效应晶体管具有如下构成：
该低栅漏电容的纵向场效应晶体管包括：作为漏极的衬底，作为源极的N+注入区，以及作为栅极的多晶硅。还包括形成于所述的衬底顶部一部分的P-体区；所述的N+注入区形成于所述的P-体区顶部的一部分；所述的多晶硅则形成于所述的衬底顶部的另一部分与所述的P-体区顶部的另一部分之上；同时，还包括形成于所述的多晶硅与所述的衬底之间的厚栅氧区。
该低栅漏电容的纵向场效应晶体管中，所述的厚栅氧区为热氧化层或浅槽隔离层。
该低栅漏电容的纵向场效应晶体管还包括：作为体区引出端的P+注入区，该P+注入区形成于所述的P-体区顶部。
该低栅漏电容的纵向场效应晶体管中，所述的多晶硅覆盖于所述的P-体区顶部未设置N+注入区和P+注入区的部分以及所述的有源区的顶部。
本发明还提供一种低栅漏电容的纵向场效应晶体管的制造方法，其包括以下步骤：
(A)在作为漏极的衬底的顶部的一部分形成厚栅氧区；
(B)在所述厚栅氧区顶部及所述衬底顶部的一部分之上形成多晶硅作为栅极；
(C)在衬底顶部未被厚栅氧区或多晶硅覆盖的部分形成P-体区；
(D)在所述的P-体区顶部的一部分形成N+注入区，作为源极。
该低栅漏电容的纵向场效应晶体管的制造方法中，所述的步骤(A)具体为：在所述衬底的顶部表面利用氮化硅作为掩膜层形成作为厚栅氧区的热氧化层或浅槽隔离层。
该低栅漏电容的纵向场效应晶体管的制造方法中，所述的步骤(B)具体为：在所述有源区顶部以及所述衬底顶部两者彼此相邻的位置的之上形成的多晶硅，作为栅极。
该低栅漏电容的纵向场效应晶体管的制造方法中，所述的步骤(C)具体包括以下步骤：
(C1)利用自对准工艺，以所述的多晶硅作为参考形成沟道；
(C2)在衬底顶部未被厚栅氧区或多晶硅覆盖的部分进行注入，形成P-体区；
(C3)根据需要进行热过程退火，使所述的P-体区形成特定的结深。
该低栅漏电容的纵向场效应晶体管的制造方法中，所述的步骤(D)具体为：在所述的P-体区顶部的一部分形成N+注入区，作为源极；在该P-体区顶部的另一部分形成P+注入区。
采用了该发明的低栅漏电容的纵向场效应晶体管及其制造方法，由于其首先在衬底的顶部形成厚栅氧区，并在该厚栅氧区之上形成作为栅极的多晶硅，从而利用该厚栅氧区增加了栅漏电容介质层的厚度，同样的还可以进一步减少栅极与漏极覆盖区域的面积，减小栅漏电容，降低开关损耗，提升场效应晶体管的性能，进而使本发明的低栅漏电容的纵向场效应晶体管更适用于高频应用，且该低栅漏电容的纵向场效应晶体管的结构简单，制造方法简便，生产及应用成本也较为低廉。
附图说明
图1为现有技术中典型的纵向MOSFET的结构示意图。
图2为现有技术中完整的分立器件MOSFET的元胞区和终端区示意图。
图3为现有技术中纵向MOSFET的寄生电容示意图。
图4为本发明的低栅漏电容的纵向场效应晶体管的结构示意图。
图5为本发明的低栅漏电容的纵向场效应晶体管的制造方法的流程框图。
图6为本发明的低栅漏电容的纵向场效应晶体管的寄生电容示意图。
图7为本发明的低栅漏电容的纵向场效应晶体管的制造方法的工艺流程示意图。
图8为本发明的通过增加厚度降低栅漏电容的场效应晶体管结构示意图。
图9为本发明的通过增加厚度同时减小面积降低栅漏电容的场效应晶体管结构示意图。
图10为本发明的通过减小面积降低栅漏电容的场效应晶体管结构示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
请参阅图4所示，为本发明的低栅漏电容的纵向场效应晶体管的结构示意图。
在一种实施方式中，该低栅漏电容的纵向场效应晶体管包括：作为漏极的衬底，作为源极的N+注入区，以及作为栅极的多晶硅。还包括形成于所述的衬底顶部一部分的P-体区；所述的N+注入区形成于所述的P-体区顶部的一部分；所述的多晶硅则形成于所述的衬底顶部的另一部分与所述的P-体区顶部的另一部分之上；同时，还包括形成于所述的多晶硅与所述的衬底之间的厚栅氧区。
本发明还提供一种低栅漏电容的纵向场效应晶体管的制造方法，上述实施方式的低栅漏电容的纵向场效应晶体管的制造方法，如图5所示，包括以下步骤：
(A)在作为漏极的衬底的顶部的一部分形成有源区和厚栅氧区
(B)在所述厚栅氧区顶部及所述衬底顶部的一部分之上形成多晶硅作为栅极；
(C)在衬底顶部未被厚栅氧区或多晶硅覆盖的部分形成P-体区；
(D)在所述的P-体区顶部的一部分形成N+注入区，作为源极。
在较优选的实施方式中，所述的厚栅氧区为热氧化层或浅槽隔离层。
上述较优选的实施方式的低栅漏电容的纵向场效应晶体管的制造方法中，所述的步骤(A)具体为：在所述衬底的顶部表面利用氮化硅作为掩膜层形成作为厚栅氧区的热氧化层或浅槽隔离层。
在进一步优选的实施方式中，如图9所示，所述的有源区的顶部靠近所述衬底顶部的部分区域以及所述衬底顶部靠近所述厚栅氧区的部分区域之上覆盖有所述的多晶硅。
上述进一步优选的实施方式的低栅漏电容的纵向场效应晶体管的制造方法中，所述的步骤(B)具体为：在所述厚栅氧区顶部以及所述衬底顶部两者彼此相邻的位置的之上形成的多晶硅，作为栅极。
在更进一步优选的实施方式中，所述的步骤(C)具体包括以下步骤：
(C1)利用自对准工艺，以所述的多晶硅作为参考形成沟道；
(C2)在衬底顶部未被厚栅氧区或多晶硅覆盖的部分进行注入，形成P-体区；
(C3)根据需要进行热过程退火，使所述的P-体区形成特定的结深。
在更优选的实施方式中，该低栅漏电容的纵向场效应晶体管还包括：作为体区引出端的P+注入区，该P+注入区形成于所述的P-体区顶部。且所述的多晶硅覆盖于所述的P-体区顶部未设置N+注入区和P+注入区的部分以及所述的有厚栅氧的顶部。
上述更优选的实施方式的低栅漏电容的纵向场效应晶体管的制造方法中，所述的步骤(D)具体为：在所述的P-体区顶部的一部分形成N+注入区，作为源极；在该P-体区顶部的另一部分形成P+注入区。
在实际应用中，本发明的元胞区的多晶硅栅极Poly Gate的下方的与衬底交叠的区域由栅氧化层改成了较厚的场氧(或者是STI)，终端区域仍然可以采用现有的终端技术。
如图7所示，本发明的低栅漏电容的纵向场效应晶体管的生产流程包括以下步骤：
1、定义有源区
利用SiN(氮化硅)作为hardmask(掩膜)，根据工艺能力形成热氧化层(LOCOS)或者浅槽隔离(STI)来形成厚栅氧选择区；传统结构中的所有元胞区均是有源区结构，本发明为了降低栅漏电容，在栅结构与漏极(衬底区)交叠区形成厚氧(LOCOS或者STI)进而减小栅漏电容。
2、栅氧化层生长
根据栅极电压的应用生长不同厚度的栅氧化层，由于栅与衬底区的交叠处的厚氧的存在，每一块Poly结构都带有阶梯结构，即从硅表面爬到厚氧表面。
3、自对准工艺形成沟道，P-Body注入
体区(P-Body)采用注入的方式，利用Poly作为参考采用自对准技术形成沟道，可以避免光刻套偏带来的负面影响，注入完成后，需要进行必要的热过程退火，形成特定的结深。
终端结构中，为了节约成本，有的器件结构也采用P-body作为终端环结构，通过能量和剂量的优化，同样可以实现保护作用。
4、源漏注入
采用离子注入的方式进行源极(N+)和体区引出端(P+)的注入，必要的高温激活后进行后段的金属互连和底部的漏极的金属化，形成完整的器件结构。
图6所示为本发明的低栅漏电容的纵向场效应晶体管的寄生电容示意图。
根据电容计算公式：
C＝ε0εrA/d
其中，ε0为真空介电常数，εr为介质材料的介电常数，A为电容结构的面积，d为介质层的厚度。
对应到器件结构中的栅漏电容中的氧化层电容分量Cgd(OX)，各参数对应关系为：
εr为SiO2的介电常数，A为Poly栅与衬底的交叠区的面积，d为Poly栅与衬底的交叠区的氧化层厚度；
降低栅漏电容可采取的做法包含两种，增大介质层的厚度d，或者减少电容极板的面积A。因此，本发明的实施方法有三种组合方式：如图8所示的增大厚度d，如图9所示的同时增大厚度减小面积A，同样的如图10所示的仅减小面积A也可产生类似的技术效果。
采用了该发明的低栅漏电容的纵向场效应晶体管及其制造方法，由于其首先在衬底的顶部形成厚栅氧区，并在该厚栅氧区之上形成作为栅极的多晶硅，从而利用该厚栅氧区增加了栅漏电容介质层的厚度，同时可以进一步减少栅极与漏极覆盖区域的面积，减小栅漏电容，降低开关损耗，提升场效应晶体管的性能，进而使本发明的低栅漏电容的纵向场效应晶体管更适用于高频应用，且该低栅漏电容的纵向场效应晶体管的结构简单，制造方法简便，生产及应用成本也较为低廉。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (9)
1.一种低栅漏电容的纵向场效应晶体管，包括：
衬底，作为漏极；
P-体区，形成于所述的衬底顶部的一部分；
N+注入区，作为源极，形成于所述的P-体区顶部的一部分；
多晶硅，作为栅极，形成于所述的衬底顶部的另一部分与所述的P-体区顶部的另一部分之上；
其特征在于，还包括：
厚栅氧区，形成于所述的多晶硅与所述的衬底之间。
2.根据权利要求1所述的低栅漏电容的纵向场效应晶体管，其特征在于，所述的厚栅氧区为热氧化层或浅槽隔离层。
3.根据权利要求1所述的低栅漏电容的纵向场效应晶体管，其特征在于，还包括：
P+注入区，作为体区引出端，形成于所述的P-体区顶部。
4.根据权利要求3所述的低栅漏电容的纵向场效应晶体管，其特征在于，所述的多晶硅覆盖于所述的P-体区顶部未设置N+注入区和P+注入区的部分以及所述的厚栅氧区的顶部。
5.一种低栅漏电容的纵向场效应晶体管的制造方法，其特征在于，包括以下步骤：
(A)在作为漏极的衬底的顶部的一部分形成有源区和厚栅氧区；
(B)在所述厚栅氧区顶部及所述衬底顶部的一部分之上形成多晶硅作为栅极；
(C)在衬底顶部未被多晶硅覆盖的部分形成P-体区；
(D)在所述的P-体区顶部的一部分形成N+注入区，作为源极。
6.根据权利要求5所述的低栅漏电容的纵向场效应晶体管的制造方法，其特征在于，所述的步骤(A)具体为：
在所述衬底的顶部表面利用氮化硅作为掩膜层形成作为厚栅氧区的热氧化层或浅槽隔离层。
7.根据权利要求5或6所述的低栅漏电容的纵向场效应晶体管的制造方法，其特征在于，所述的步骤(B)具体为：
在所述厚栅氧区顶部以及所述衬底顶部两者彼此相邻的位置的之上形成的多晶硅，作为栅极。
8.根据权利要求5所述的低栅漏电容的纵向场效应晶体管的制造方法，其特征在于，所述的步骤(C)具体包括以下步骤：
(C1)利用自对准工艺，以所述的多晶硅作为参考形成沟道；
(C2)在衬底顶部未被多晶硅覆盖的部分进行注入，形成P-体区；
(C3)根据需要进行热过程退火，使所述的P-体区形成特定的结深。
9.根据权利要求5所述的低栅漏电容的纵向场效应晶体管的制造方法，其特征在于，所述的步骤(D)具体为：
在所述的P-体区顶部的一部分形成N+注入区，作为源极；在该P-体区顶部的另一部分形成P+注入区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710126852.9A CN106876450B (zh) | 2017-03-06 | 2017-03-06 | 低栅漏电容的纵向场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710126852.9A CN106876450B (zh) | 2017-03-06 | 2017-03-06 | 低栅漏电容的纵向场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876450A CN106876450A (zh) | 2017-06-20 |
| CN106876450B true CN106876450B (zh) | 2023-08-29 |
Family
ID=59170120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710126852.9A Active CN106876450B (zh) | 2017-03-06 | 2017-03-06 | 低栅漏电容的纵向场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876450B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658235B (zh) * | 2017-09-30 | 2021-01-01 | 成都海威华芯科技有限公司 | 一种fet生产制造过程中t/y型栅特征尺寸的快速测量方法 |
| US10475905B2 (en) * | 2018-02-01 | 2019-11-12 | International Business Machines Corporation | Techniques for vertical FET gate length control |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437191A (zh) * | 2011-12-06 | 2012-05-02 | 苏州硅能半导体科技股份有限公司 | 低栅漏电容的沟槽mos器件及其制造方法 |
| CN104282762A (zh) * | 2014-09-15 | 2015-01-14 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制作方法 |
| CN106206720A (zh) * | 2015-05-05 | 2016-12-07 | 北大方正集团有限公司 | 一种低栅漏电容沟槽型功率器件及其制造方法 |
| CN106298884A (zh) * | 2016-09-27 | 2017-01-04 | 西安后羿半导体科技有限公司 | 优化fom值的沟槽功率mos管器件及其制造方法 |
| CN206490067U (zh) * | 2017-03-06 | 2017-09-12 | 上海矽望电子科技有限公司 | 低栅漏电容的纵向场效应晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130154017A1 (en) * | 2011-12-14 | 2013-06-20 | Microchip Technology Incorporated | Self-Aligned Gate Structure for Field Effect Transistor |
-
2017
- 2017-03-06 CN CN201710126852.9A patent/CN106876450B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437191A (zh) * | 2011-12-06 | 2012-05-02 | 苏州硅能半导体科技股份有限公司 | 低栅漏电容的沟槽mos器件及其制造方法 |
| CN104282762A (zh) * | 2014-09-15 | 2015-01-14 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制作方法 |
| CN106206720A (zh) * | 2015-05-05 | 2016-12-07 | 北大方正集团有限公司 | 一种低栅漏电容沟槽型功率器件及其制造方法 |
| CN106298884A (zh) * | 2016-09-27 | 2017-01-04 | 西安后羿半导体科技有限公司 | 优化fom值的沟槽功率mos管器件及其制造方法 |
| CN206490067U (zh) * | 2017-03-06 | 2017-09-12 | 上海矽望电子科技有限公司 | 低栅漏电容的纵向场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876450A (zh) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| US10923588B2 (en) | SGT MOSFET with adjustable CRSS and CISS | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| US20160104766A1 (en) | Power Semiconductor Device with Source Trench and Termination Trench Implants | |
| JP2005507164A (ja) | 寄生バイポーラトランジスタ作用を減少したｍｏｓ構造を有する集積回路 | |
| CN108400094B (zh) | 屏蔽栅场效应晶体管及其制造方法(锤形) | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| EP3509110A1 (en) | Component having integrated junction field-effect transistor, and method for manufacturing same | |
| CN108598165B (zh) | 屏蔽栅场效应晶体管及其制造方法(柱形) | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| CN107785365B (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN106876450B (zh) | 低栅漏电容的纵向场效应晶体管及其制造方法 | |
| CN102709190B (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN108389895B (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN109585445B (zh) | 功率mosfet | |
| CN202205755U (zh) | 具有超结结构的平面型功率mosfet器件 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN108376647B (zh) | 屏蔽栅场效应晶体管及其制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN114975126A (zh) | 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法 | |
| CN108899282B (zh) | 带有电荷平衡结构的沟槽栅场效应晶体管及其制造方法 | |
| CN1996616A (zh) | 厚栅高压p型金属氧化物半导体管及其制备方法 | |
| CN206490067U (zh) | 低栅漏电容的纵向场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180428 Address after: Room 302, room 88, 7, Guiping Road, Xuhui District, Shanghai Applicant after: Zhang Shuai Applicant after: Huang Xin Address before: No. 3805, room 3128, Zhou Jia Zui Road, Yangpu District, Shanghai Applicant before: SHANGHAI XIWANG ELECTRONIC TECHNOLOGY CO.,LTD. |
|
| TA01 | Transfer of patent application right | ||
| CB03 | Change of inventor or designer information |
Inventor after: Hu Xin Inventor after: Huang Xin Inventor after: Zhang Shuai Inventor before: Hu Xin |
|
| CB03 | Change of inventor or designer information | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191202 Address after: Floor 12, building a1-3, Hanyu Jingu, no.7000, jingshidong Road, Jinan area, China (Shandong) pilot Free Trade Zone, Jinan City, Shandong Province, 250102 Applicant after: Jinan Anhai Semiconductor Co.,Ltd. Address before: Room 302, room 88, 7, Guiping Road, Xuhui District, Shanghai Applicant before: Zhang Shuai Applicant before: Huang Xin |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |