CN105047702B - 一种ldmos器件的制造方法 - Google Patents
一种ldmos器件的制造方法 Download PDFInfo
- Publication number
- CN105047702B CN105047702B CN201510410157.6A CN201510410157A CN105047702B CN 105047702 B CN105047702 B CN 105047702B CN 201510410157 A CN201510410157 A CN 201510410157A CN 105047702 B CN105047702 B CN 105047702B
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- conductive type
- active
- contact zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 121
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000005516 engineering process Methods 0.000 claims abstract description 26
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000002210 silicon-based material Substances 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- -1 ion forms ion Chemical class 0.000 claims 3
- 150000002500 ions Chemical class 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 19
- 229920005591 polysilicon Polymers 0.000 abstract description 19
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000000243 solution Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008094 contradictory effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Abstract
本发明属于半导体技术，具体的说是涉及一种LDMOS器件的制造方法。本发明LDMOS器件制造方法的主要步骤为：在第二导电类型半导体衬底上表面生成第一导电类型半导体有源层；在第一导电类型半导体有源层上层注入离子形成介质隔离层，所述介质隔离层上表面的第一导电类型半导体有源层形成辅助半导体层；在辅助半导体层中注入第二导电类型半导体杂质；刻蚀辅助半导体层两端至介质隔离层表面形成第一有源区窗口和第二有源区窗口；在第一有源区窗口制造体区和生成源极金属，在第二有源区窗口制造漏接触区和生成漏极金属。本发明的有益效果为，可以保证延伸栅为单晶硅材料，避免多晶栅对于延伸栅器件电学性能的影响。
Description
技术领域
本发明属于半导体技术，具体的说是涉及一种LDMOS(Lateral Double-diffusionMetal Oxide Semiconductor field effect transistor，横向双扩散金属-氧化物-半导体场效应晶体管)器件的制造方法。
背景技术
与VDMOS(Vertical Double-diffused MOSFET，垂直双扩散金属氧化物半导体场效应晶体管)相比，LDMOS具有开关速度快以及便于集成等特点。因此，LDMOS在功率集成电路，尤其是射频电路中应用十分广泛。
LDMOS的关键参数是外延层厚度，掺杂浓度区和漂移长度。对于常规LDMOS，比导通电阻Ron,sp(比导通电阻＝导通电阻×器件面积)与耐压BV之间存在矛盾关系：Ron,sp∝BV2.5。降低漂移区掺杂浓度，增长漂移区可以提高器件的耐压，但同时也增加了器件的比导通电阻，提高了器件的功耗。延伸栅器件不仅具有高的耐压，低的比导通电阻，改善了耐压与比导通电阻的矛盾关系，而且具有良好的温度特性。该类器件的栅是一种复合结构，延伸栅包含辅助半导体层和介质隔离层，辅助半导体层包含栅接触区、低掺杂辅助耗尽、场截止区和漏接触区，介质隔离层包含栅介质和场介质。
与单晶硅相比，多晶硅存在泄漏电流大，实验重复性差等缺点，会影响延伸栅的电学性能，因此多晶硅并不适合用于制作延伸栅。然而，常规栅工艺形成的是多晶硅栅，因而需一种工艺制造单晶硅延伸栅，以保证延伸栅器件的性能。
发明内容
本发明所要解决的，就是针对上述问题，提出一种LDMOSFET器件的制造方法，保证辅助半导体层为单晶硅的前提下，避免以上多晶硅缺点对器件性能产生影响。
为实现上述目的，本发明采用如下技术方案：
一种LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：准备半导体材料，所述半导体材料包括衬底层1和有源层2，所述有源层2位于衬底层1的之上，其中衬底层1为第二导电类型半导体，有源层2为第一导电类型半导体；
第二步：采用离子注入工艺，在有源层2上层注入离子形成离子埋层，经退火后离子埋层与有源层2生成介质隔离层3，所述介质隔离层3上表面的有源层2形成辅助半导体层4；
第三步：采用离子注入工艺，在辅助半导体层4中注入第二导电类型半导体杂质；
第四步：采用刻蚀工艺，刻蚀辅助半导体层4两端至介质隔离层3表面形成第一有源区窗口和第二有源区窗口；
第五步：采用离子注入工艺，在第一有源区窗口下方的有源层2中注入第二导电类型半导体杂质，推结后形成第二导电类型半导体体区6；
第六步：采用离子注入工艺，在第二导电类型半导体体区6上层注入第一导电类型半导体杂质形成重掺杂源接触区71，在第二有源区窗口下方的有源层2上层注入第一导电类型半导体杂质形成重掺杂漏接触区72，在靠近第二有源区窗口的辅助半导体层4中注入第一导电类型半导体杂质形成重掺杂场截止区73；所述重掺杂场截止区73与第二源区窗口之间的辅助半导体层4形成漏端接触区83；
第七步：采用离子注入工艺，在第二导电类型半导体体区6中注入第二导电类型半导体杂质，在重掺杂源接触区71远离重掺杂漏接触区72的一侧形成体接触区81；在第二导电类型半导体体区6上方的辅助半导体层4中注入第二导电类型半导体杂质形成栅接触区82；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区82之间具有钝化层介质9；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在栅接触区82上表面形成栅极金属。
本发明的第一技术方案，在本方案中形成的辅助半导体层4为单晶硅；同时在本方案中，采用介质隔离层3充当栅介质，在辅助半导体层4中注入半导体杂质作为栅接触区82，具有降低生成成本的优点。
进一步的，所述第八步中形成的栅极金属在辅助半导体层4的上表面向靠近重掺杂场截止区73的方向延伸。
更进一步的，第一步中所述半导体材料还包括：
介质埋层10，所述介质埋层10位于第二导电类型半导体衬底1和有源层2之间。
更进一步的，所述第二步中，在有源层2上层注入的离子为O+、N+或氧氮混合离子。
一种LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：准备半导体材料，所述半导体材料包括衬底层1和有源层2，所述有源层2位于衬底层1的之上，其中衬底层1的导电类型为第二导电类型，有源层2的导电类型为第一导电类；
第二步：采用离子注入工艺，在有源层2上层注入离子形成离子埋层，经退火后离子埋层与有源层2生成介质隔离层3，所述介质隔离层3上表面的有源层2形成辅助半导体层4；
第三步：采用离子注入工艺，在辅助半导体层4中注入第二导电类型半导体杂质；
第四步：采用刻蚀工艺，刻蚀辅助半导体层4两端至有源层2表面形成第一有源区窗口和第二有源区窗口，然后在辅助半导体层4、第一源区窗口和第二有源区窗口上表面生长栅介质11；
第五步：采用离子注入工艺，在第一有源区窗口下方的有源层2中注入第二导电类型半导体杂质，推结后形成第二导电类型半导体体区6，然后在位于第二导电类型半导体体区6上表面并与辅助半导体层4连接的部分栅介质11上表面淀积多晶硅12，经反刻多晶硅12和栅介质11后形成多晶硅栅；
第六步：采用离子注入工艺，在第二导电类型半导体体区6上层注入第一导电类型半导体杂质形成重掺杂源接触区71，在第二有源区窗口下方的有源层2上层注入第一导电类型半导体杂质形成重掺杂漏接触区72，在靠近第二有源区窗口的辅助半导体层4中注入第一导电类型半导体杂质形成重掺杂场截止区73；所述重掺杂场截止区73与第二源区窗口之间的辅助半导体层4形成漏端接触区83；
第七步：采用离子注入工艺，在第二导电类型半导体体区6中注入第二导电类型半导体杂质，在重掺杂源接触区71远离重掺杂漏接触区72的一侧形成体接触区81；在第二导电类型半导体体区6上方的辅助半导体层4中注入第二导电类型半导体杂质形成栅接触区82；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与多晶硅栅之间具有钝化层介质9；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在多晶硅栅上表面形成栅极金属。
本发明的第二技术方案，在本方案中形成的辅助半导体层4为单晶硅；与第一技术方案不同的是，在本方案中，介质隔离层3充只当场介质，栅介质厚度可以灵活调整，并能够保证沟道上方栅介质的质量。
进一步的，所述第八步中形成的栅极金属在辅助半导体层4的上表面向靠近重掺杂场截止区73的方向延伸。
上述方案的优点在于可以保证器件的反向阻断特性.
进一步的，所述第五步中：形成的多晶硅栅与辅助半导体层4之间具有栅介质11；
所述第七步还包括：在与栅介质11相连的部分辅助半导体层4中注入第二导电类型半导体杂质形成第二栅接触区84；
所述第八步还包括：在第二栅接触区84上表面制作第二源极金属。
本方案的第二技术方案，在本方案中形成的辅助半导体层4为单晶硅；，本方案中的第二源极金属与源极金属电气连接，保证器件的频率性能。
进一步的，所述第二步中，在有源层2上层注入的离子为O+、N+或氧氮混合离子。
更进一步的，第一步中所述半导体材料还包括：
介质埋层10，所述介质埋层10位于第二导电类型半导体衬底1和有源层2之间。
本发明的有益效果为，可以保证延伸栅为单晶硅材料，避免多晶栅对于延伸栅器件电学性能的影响；同时可以采用介质隔离层充当栅介质和场介质以降低生产成本，亦可以分别形成，灵活调控栅介质和场介质的长度；本方法制备的延伸栅器件能显著缓解耐压与比导通电阻之间的矛盾关系。
附图说明
图1为本发明制造工艺流程中半导体硅材料的剖面示意图；
图2为本发明制造工艺流程中O+注入剖面示意图；
图3为本发明制造工艺流程中介质层形成后的剖面示意图；
图4为本发明制造工艺流程中辅助层掺杂类型改变后的剖面示意图；
图5为本发明制造工艺流程中辅助层刻蚀后的剖面示意图；
图6为本发明制造工艺流程中离子注入并推结形成体区的剖面示意图；
图7为本发明制造工艺流程中辅助层场截止区以及源漏接触区形成后的剖面示意图；
图8为本发明制造工艺流程中辅助层栅接触区以及体接触区形成后的剖面示意图；
图9为本发明制造工艺流程中各电极制备以及表面钝化工艺，形成完整的器件的剖面示意图；
图10为SOI材料的剖面示意图；
图11为完整的SOI器件的剖面示意图。
图12为本发明制造工艺流程中刻蚀介质隔离层后的剖面示意图；
图13为本发明制造工艺流程中淀积多晶硅后的剖面示意图；
图14为本发明制造工艺流程中刻蚀多余多晶硅和多余栅介质后的剖面示意图；
图15为本发明制造工艺流程中调控栅介质和场介质后的器件剖面示意图；
图16为本发明制造工艺流程中辅助层接源电位的器件剖面示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
实施例1
本例中LDMOSFT器件的制造流程如下：
第一步：准备半导体材料，所述半导体材料包括衬底层1和有源层2，所述有源层2位于衬底层1的之上，其中衬底层1的导电类型为第二导电类型，有源层2的导电类型为第一导电类(如图1所示)；
第二步：采用离子注入工艺在有源层2表面注入O+离子(温度500～700度、总剂量0.7e18cm-2～1.8e18cm-2、注入能量70～200keV)，在有源层2中形成O+离子层(如图2所示)；采用退火工艺，使所述注入离子与有源层材料反应形成80～200nmSiO2隔离层3，SiO2隔离层3上方留有80～300nm第一导电类型单晶硅辅助半导体层4(如图3所示)；
第三步：采用离子注入工艺，在辅助半导体层4中注入第二导电类型半导体杂质(如图4所示)；
第四步：采用刻蚀工艺，刻蚀辅助半导体层4两端至介质隔离层3表面形成第一有源区窗口和第二有源区窗口(如图5所示)；
第五步：采用离子注入工艺，在第一有源区窗口下方的第一导电类型半导体有源层2中注入第二导电类型半导体杂质，推结后形成第二导电类型半导体体区6(如图6所示)；
第六步：采用离子注入工艺，在第二导电类型半导体体区6上层注入第一导电类型半导体杂质形成重掺杂源接触区71，在第二有源区窗口下方的第一导电类型半导体有源层2上层注入第一导电类型半导体杂质形成重掺杂漏接触区72，在靠近第二有源区窗口的辅助半导体层4中注入第一导电类型半导体杂质形成重掺杂场截止区73；所述重掺杂场截止区73与第二源区窗口之间的辅助半导体层4形成漏端接触区83(如图7所示)；
第七步：采用离子注入工艺，在第二导电类型半导体体区6中注入第二导电类型半导体杂质，在重掺杂源接触区71远离重掺杂漏接触区72的一侧形成体接触区81；在第二导电类型半导体体区6上方的辅助半导体层4中注入第二导电类型半导体杂质形成栅接触区82(如图8所示)；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区82之间具有钝化层介质9；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在栅接触区82上表面形成栅极金属(如图9所示)。
实施例2
本例与实施例1不同的地方在于，在第一步中准备的半导体材料还包括：
介质埋层10，所述介质埋层10位于第二导电类型半导体衬底1和第一导电类型半导体有源层2之间(如图10所示)。图11所示为制造的完整LDMOS器件。
实施例3
本例与实施例1不同的地方在于，在第一导电类型半导体有源层2上层注入的离子为N+。
实施例4
本例与实施例1不同的地方在于，所述第二步中生成的介质隔离层3作为场介质层，则：
所述第四步为：采用刻蚀工艺，刻蚀辅助半导体层4两端至有源层2表面形成第一有源区窗口和第二有源区窗口，然后在辅助半导体层4、第一源区窗口和第二有源区窗口上表面生长栅介质11(如图13所示)；
所述第五步为：采用离子注入工艺，在第一有源区窗口下方的有源层2中注入第二导电类型半导体杂质，推结后形成第二导电类型半导体体区6，然后在位于第二导电类型半导体体区6上表面并与辅助半导体层4连接的部分栅介质11上表面淀积多晶硅12，经反刻多晶硅12和栅介质11后形成多晶硅栅(如图14所示)；
所述第八步为：在第一有源区窗口中制作源极金属，所述源极金属与多晶硅栅之间具有钝化层介质9；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在多晶硅栅上表面形成栅极金属(如图15所示)。
本例与实施例1不同的地方在于采用多晶硅栅替换实施例1中的栅接触区82。
实施例5
本例与实施例4不同的地方在于：
所述第五步中：形成的多晶硅栅与辅助半导体层4之间具有栅介质11；
所述第七步还包括：在与栅介质11相连的部分辅助半导体层4中注入第二导电类型半导体杂质形成第二栅接触区84；
所述第八步还包括：在第二栅接触区84上表面制作第二源极金属。
所述半导体第一掺杂类型和第二掺杂类型是相反的掺杂类型，当第一种掺杂类型为n型掺杂时，则第二种掺杂类型为p型掺杂；相应的，当第一种掺杂类型为p型掺杂时，则第二种掺杂类型为n型掺杂。
Claims (3)
1.一种LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：准备半导体材料，所述半导体材料包括衬底层(1)和有源层(2)，所述有源层(2)位于衬底层(1)之上，其中衬底层(1)为第二导电类型半导体，有源层(2)为第一导电类型半导体；
第二步：采用离子注入工艺，在有源层(2)上层注入离子形成离子埋层，经退火后离子埋层与有源层(2)生成介质隔离层(3)，所述介质隔离层(3)上表面的有源层(2)形成辅助半导体层(4)，所述辅助半导体层(4)为第一导电类型单晶硅材料；
第三步：采用离子注入工艺，在辅助半导体层(4)中注入第二导电类型半导体杂质；
第四步：采用刻蚀工艺，刻蚀辅助半导体层(4)两端至介质隔离层(3)表面形成第一有源区窗口和第二有源区窗口；
第五步：采用离子注入工艺，在第一有源区窗口下方的有源层(2)中注入第二导电类型半导体杂质，推结后形成第二导电类型半导体体区(6)；
第六步：采用离子注入工艺，在第二导电类型半导体体区(6)上层注入第一导电类型半导体杂质形成重掺杂源接触区(71)，在第二有源区窗口下方的有源层(2)上层注入第一导电类型半导体杂质形成重掺杂漏接触区(72)，在靠近第二有源区窗口的辅助半导体层(4)中注入第一导电类型半导体杂质形成重掺杂场截止区(73)；所述重掺杂场截止区(73)与第二源区窗口之间的辅助半导体层(4)形成漏端接触区(83)；
第七步：采用离子注入工艺，在第二导电类型半导体体区(6)中注入第二导电类型半导体杂质，在重掺杂源接触区(71)远离重掺杂漏接触区(72)的一侧形成体接触区(81)；采用介质隔离层3充当栅介质，在第二导电类型半导体体区(6)上方的辅助半导体层(4)中注入第二导电类型半导体杂质形成栅接触区(82)；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区(82)之间具有钝化层介质(9)；在第二有源区窗口中制作漏极金属，所述漏极金属与漏端接触区(83)连接；在栅接触区(82)上表面形成栅极金属。
2.根据权利要求1所述的一种LDMOS器件的制造方法，其特征在于，第一步中所述半导体材料还包括：
介质埋层(10)，所述介质埋层(10)位于第二导电类型半导体衬底(1)和有源层(2)之间。
3.根据权利要求2所述的一种LDMOS器件的制造方法，其特征在于，所述第二步中，在有源层(2)上层注入的离子为氮离子、氧离子或氧氮混合离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510410157.6A CN105047702B (zh) | 2015-07-13 | 2015-07-13 | 一种ldmos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510410157.6A CN105047702B (zh) | 2015-07-13 | 2015-07-13 | 一种ldmos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047702A CN105047702A (zh) | 2015-11-11 |
| CN105047702B true CN105047702B (zh) | 2018-08-24 |
Family
ID=54454098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510410157.6A Active CN105047702B (zh) | 2015-07-13 | 2015-07-13 | 一种ldmos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047702B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111276537A (zh) * | 2020-02-14 | 2020-06-12 | 电子科技大学 | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 |
| CN112909081B (zh) * | 2021-02-09 | 2022-05-17 | 电子科技大学 | 一种横向功率器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183646A (zh) * | 2014-08-29 | 2014-12-03 | 电子科技大学 | 一种具有延伸栅结构的soi ldmos器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE513283C2 (sv) * | 1996-07-26 | 2000-08-14 | Ericsson Telefon Ab L M | MOS-transistorstruktur med utsträckt driftregion |
| CN102354707A (zh) * | 2011-10-26 | 2012-02-15 | 电子科技大学 | 一种抗闩锁效应的绝缘栅双极型晶体管 |
| US9054181B2 (en) * | 2013-03-14 | 2015-06-09 | Infineon Technologies Ag | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device |
-
2015
- 2015-07-13 CN CN201510410157.6A patent/CN105047702B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183646A (zh) * | 2014-08-29 | 2014-12-03 | 电子科技大学 | 一种具有延伸栅结构的soi ldmos器件 |
Non-Patent Citations (1)
| Title |
|---|
| Novel Reduced ON-Resistance LDMOS With an Enhanced Breakdown Voltage;罗小蓉，等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20141209;第61卷(第12期);第4304-4307页，图1,10 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047702A (zh) | 2015-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN108511528A (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
| CN105789314A (zh) | 一种横向soi功率ldmos | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN107863379A (zh) | 一种带有场板辅助掺杂区的n型ldmos结构 | |
| CN107093622A (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN102446966B (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| US20120256254A1 (en) | Structure and fabrication process of super junction mosfet | |
| CN105304693B (zh) | 一种ldmos器件的制造方法 | |
| CN111725071A (zh) | 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN105047702B (zh) | 一种ldmos器件的制造方法 | |
| CN110047930A (zh) | Vdmos器件 | |
| CN109273534A (zh) | 一种新型屏蔽栅功率mos的器件 | |
| CN105789270A (zh) | 一种具有变k介质侧边的vdmos器件 | |
| CN108565286A (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN108258050A (zh) | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN109698196B (zh) | 功率半导体器件 | |
| CN106684136A (zh) | 一种soi横向绝缘栅双极晶体管 | |
| CN104157690B (zh) | 一种带槽型结构的应变nldmos器件及其制作方法 | |
| CN102738229B (zh) | 功率晶体管结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |