CN105304693B - 一种ldmos器件的制造方法 - Google Patents
一种ldmos器件的制造方法 Download PDFInfo
- Publication number
- CN105304693B CN105304693B CN201510408917.XA CN201510408917A CN105304693B CN 105304693 B CN105304693 B CN 105304693B CN 201510408917 A CN201510408917 A CN 201510408917A CN 105304693 B CN105304693 B CN 105304693B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive type
- type semiconductor
- active
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 124
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000005516 engineering process Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 52
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 210000000746 body region Anatomy 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims 2
- 229910052734 helium Inorganic materials 0.000 claims 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims 2
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000002210 silicon-based material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000008094 contradictory effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于半导体技术，具体的说是涉及一种LDMOS器件的制造方法。本发明LDMOS器件制造方法的主要步骤为：在第二导电类型半导体衬底上表面生成第一导电类型半导体有源层；在第一导电类型半导体有源层上层键合剥离形成介质隔离层，所述介质隔离层上表面的第一导电类型半导体有源层形成辅助半导体层；在辅助半导体层中注入第二导电类型半导体杂质；刻蚀辅助半导体层两端至介质隔离层表面形成第一有源区窗口和第二有源区窗口；在第一有源区窗口制造体区和生成源极金属，在第二有源区窗口制造漏接触区和生成漏极金属。本发明的有益效果为，可以保证延伸栅为单晶硅材料，避免多晶栅对于延伸栅器件电学性能的影响。
Description
技术领域
本发明涉及到功率半导体器件制造领域，更具体的说，本发明涉及一种LDMOS(Lateral Double-diffusion Metal Oxide Semiconductor field effect transistor，横向双扩散金属-氧化物-半导体场效应晶体管)器件的制造方法。
背景技术
与VDMOS(Vertical Double-diffused MOSFET，垂直双扩散金属氧化物半导体场效应晶体管)相比，LDMOS具有开关速度快以及便于集成等特点。因此，LDMOS在功率集成电路，尤其是射频电路中应用十分广泛。
对于常规LDMOS，比导通电阻Ron,sp(比导通电阻＝导通电阻×器件面积)与耐压BV之间存在矛盾关系：Ron,sp∝BV2.5。降低漂移区掺杂浓度，增长漂移区可以提高器件的耐压，但同时增加了器件的比导通电阻，提高了器件的功耗。由于有源区纵向厚度非常小，在纵向的电离积分路径很短，超薄器件体内的纵向临界击穿电场显著增加。为满足RESURF原理来提高横向耐压，超薄LDMOS的漂移区需要线性掺杂，其掺杂浓度从靠近体区到靠近漏区逐渐增加，这会造成体区附近的漂移区电阻较大，从而器件导通时产生热点，影响器件工作的稳定。延伸栅超薄器件不仅具有超薄器件的优点，而且进一步降低器件比导通电阻，改善了耐压与比导通电阻的矛盾关系。此外，器件表面温度分布更均匀，解决了热点的问题。延伸栅超薄器件的栅是一种复合结构，包含辅助半导体层和介质隔离层两部分，其中的辅助半导体层包含栅接触区、低掺杂辅助耗尽、场截止区和漏接触区，介质隔离层包含栅介质和场介质。
与单晶硅相比，多晶硅存在泄漏电流大，实验重复性差等缺点，会影响延伸栅的电学性能，因此多晶硅并不适合用于制作延伸栅。然而，常规栅工艺形成的是多晶硅栅，因而需一种工艺制造单晶硅延伸栅，以保证延伸栅器件的性能。
智能剥离技术是一种半导体材料制造技术，该技术可以精确控制键合材料的厚度，且键合材料厚度均匀。基于此技术，本发明提出的一种单晶硅延伸栅超薄横向LDMOS器件的制造方法，可以保证延伸栅采用单晶硅，避免了多晶硅存在泄漏电流大和实验重复性差的问题，同时，也更容易实现延伸栅超薄器件线性掺杂。
发明内容
本发明的目的是提出一种单晶硅延伸栅超薄横向MOSFET器件的制造方法，以避免多晶硅延伸栅对器件性能的影响。
一种LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：准备SOI材料：所述SOI材料包括衬底层1、介质埋层2和有源层3，其中衬底层1的导电类型不限，有源层3的导电类型为第一导电类型，所述介质埋层2位于衬底层1和有源层3之间(如图1a所示)；
第二步：在上述SOI材料上采用离子注入工艺，在有源层3注入第二导电类型杂质，推结后形成第二导电类型体区4(如图2所示)，之后在有源层3顶部热氧化形成介质隔离层5(如图3所示)；
第三步：在另一第二导电类型半导体材料A(如图1b所示)表面注入离子形成气泡层，所述注入离子为H+或He+，气泡层上表面保留有单晶硅半导体材料(如图4所示)；
第四步：对SOI材料和半导体材料A进行清洗及亲水处理，然后将SOI材料的介质隔离层5与第二导电类型半导体材料气泡层上表面键合(如图5所示)；将键合片沿气泡层智能剥离后，进行退火和化学机械抛光，介质隔离层5上表面的单晶硅半导体材料形成单晶硅辅助半导体层6(如图6所示)；
第五步：采用刻蚀工艺，刻蚀辅助半导体层6两端至介质隔离层5表面形成第一有源区窗口和第二有源区窗口(如图7所示)；
第六步：采用离子注入工艺，在第二导电类型半导体体区4上层注入第一导电类型半导体杂质形成重掺杂源接触区71，在第二有源区窗口下方的第一导电类型半导体有源层3上层注入第一导电类型半导体杂质形成重掺杂漏接触区73，在靠近第二有源区窗口的辅助半导体层6中注入第一导电类型半导体杂质形成重掺杂场截止区72；所述重掺杂场截止区72与第二源区窗口之间的辅助半导体层6形成漏端接触区83(如图8所示)；
第七步：采用离子注入工艺，在第二导电类型半导体体区4中注入第二导电类型半导体杂质，在重掺杂源接触区71远离重掺杂漏接触区73的一侧形成体接触区81；在第二导电类型半导体体区4上方的辅助半导体层6中注入第二导电类型半导体杂质形成栅接触区82(如图9所示)；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区82之间具有钝化层介质9；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在栅接触区82上表面形成栅极金属(如图10所示)。
进一步的，栅极金属在辅助半导体层6的上表面向靠近重掺杂场截止区72的方向延伸。
进一步的，所述第二步中介质隔离层5为二氧化硅或氮化硅。
一种LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：准备SOI材料：所述SOI材料包括衬底层1、介质埋层2和有源层3，其中衬底层1的导电类型不限，有源层3的导电类型为第一导电类型，所述介质埋层2位于衬底层1和有源层3之间；
第二步：在上述SOI材料上采用离子注入工艺，在有源层3注入第二导电类型杂质，推结后形成第二导电类型体区4，之后在有源层3顶部热氧化形成介质隔离层5；
第三步：在另一第二导电类型半导体材料A表面注入离子形成气泡层，所述注入离子为H+或He+，气泡层上表面保留有单晶硅半导体材料；
第四步：对SOI材料和半导体材料A进行清洗及亲水处理，然后将SOI材料的介质隔离层5与第二导电类型半导体材料气泡层上表面键合；将键合片沿气泡层智能剥离后，进行退火和化学机械抛光，介质隔离层5上表面的单晶硅半导体材料形成单晶硅辅助半导体层6；
第五步：采用刻蚀工艺，刻蚀辅助半导体层6两端至有源层3上表面形成第一有源区窗口和第二有源区窗口，在辅助半导体层6、第一有源区窗口和第二有源区窗口上表面生长栅介质11，然后在位于第二导电类型半导体体区4上表面并与辅助半导体层6连接的部分栅介质11上表面淀积多晶硅12，经反刻多晶硅12和栅介质11后形成多晶硅栅；
第六步：采用离子注入工艺，在第二导电类型半导体体区4上层注入第一导电类型半导体杂质形成重掺杂源接触区71，在第二有源区窗口下方的第一导电类型半导体有源层3上层注入第一导电类型半导体杂质形成重掺杂漏接触区73，在靠近第二有源区窗口的辅助半导体层6中注入第一导电类型半导体杂质形成重掺杂场截止区72；所述重掺杂场截止区72与第二源区窗口之间的辅助半导体层6形成漏端接触区83；
第七步：采用离子注入工艺，在第二导电类型半导体体区4中注入第二导电类型半导体杂质，在重掺杂源接触区71远离重掺杂漏接触区73的一侧形成体接触区81；在第二导电类型半导体体区4上方的辅助半导体层6中注入第二导电类型半导体杂质形成栅接触区82；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区82之间具有钝化层介质9；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在多晶硅栅上表面形成栅极金属。
进一步的，栅极金属在辅助半导体层6的上表面向靠近重掺杂场截止区72的方向延伸。
所述第五步中：形成的多晶硅栅与辅助半导体层6之间具有栅介质11；
所述第七步还包括：在与栅介质11相连的部分辅助半导体层6中注入第二导电类型半导体杂质形成第二栅接触区84；
所述第八步还包括：在第二栅接触区84上表面制作第二源极金属。
跟进一步的，，所述介质隔离层5为二氧化硅、氮化硅或其他介电系数大于3.9的绝缘介质。
本发明的有益效果为，可以保证延伸栅为单晶硅材料，避免多晶栅对于延伸栅器件电学性能的影响；更易实现延伸栅器件的线性掺杂；同时可以采用介质隔离层充当栅介质和场介质以降低生产成本，亦可以分别形成，灵活调控栅介质和场介质的长度；本方法制备的延伸栅器件能显著缓解耐压与比导通电阻之间的矛盾关系。
附图说明
图1为本发明采用的材料示意图；
其中图1(a)为SOI材料的剖面示意图；图1(b)为半导体材料A剖面示意图；
图2为本发明的制造工艺流程中体区掺杂后的SOI材料剖面示意图；
图3为本发明的制造工艺流程中SOI材料生长介质隔离层后的剖面示意图；
图4为本发明的制造工艺流程中H+注入半导体体材料A剖面示意图；
图5为本发明的制造工艺流程中SOI材料与半导体材料A键合后剖面示意图；
图6为本发明的制造工艺流程中智能剥离后的剖面示意图；
图7为本发明的制造工艺流程中辅助层掺杂类型改变并刻蚀后的剖面示意图；
图8为本发明的制造工艺流程中辅助层场截止区以及源漏N+区形成后的剖面示意图；
图9为本发明的制造工艺流程中辅助层栅端接触区以及体接触区形成后的剖面示意图；
图10为本发明的制造工艺流程中各电极制备以及表面钝化工艺，形成完整的SOI器件的剖面示意图；
图11为本发明的制造工艺流程中刻蚀介质隔离层后的剖面示意图；
图12为本发明的制造工艺流程中淀积多晶硅后的剖面示意图；
图13为本发明的制造工艺流程中刻蚀多余多晶硅和多余栅介质后的剖面示意图；
图14为本发明的制造工艺流程中调控栅介质和场介质后的器件剖面示意图；
图15为本发明的制造工艺流程中辅助层接源电位的器件剖面示意图。
具体实施方式
实施例1
本例中LDMOSFT器件的制造流程如下：
第一步：准备SOI材料：所述SOI材料包括衬底层1、介质埋层2和有源层3，其中衬底层1的导电类型不限，有源层3的导电类型为第一导电类型，所述介质埋层2)位于衬底层1和有源层3之间(如图1a所示)；
第二步：在上述SOI材料上采用离子注入工艺，在有源层3注入第二导电类型杂质，推结后形成第二导电类型体区4(如图2所示)，之后在有源层3顶部热氧化形成介质隔离层5(如图3所示)；
第三步：在另一第二导电类型半导体材料A(如图1b所示)表面注入离子形成气泡层，所述注入离子为H+或He+，气泡层上表面保留有单晶硅半导体材料(如图4所示)；
第四步：对SOI材料和半导体材料A进行清洗及亲水处理，然后将SOI材料的介质隔离层5与第二导电类型半导体材料气泡层上表面键合(如图5所示)；将键合片沿气泡层智能剥离后，进行退火和化学机械抛光，介质隔离层5上表面的单晶硅半导体材料形成单晶硅辅助半导体层6(如图6所示)；
第五步：采用刻蚀工艺，刻蚀辅助半导体层6两端至介质隔离层5表面形成第一有源区窗口和第二有源区窗口(如图7所示)；
第六步：采用离子注入工艺，在第二导电类型半导体体区4上层注入第一导电类型半导体杂质形成重掺杂源接触区71，在第二有源区窗口下方的第一导电类型半导体有源层3上层注入第一导电类型半导体杂质形成重掺杂漏接触区73，在靠近第二有源区窗口的辅助半导体层6中注入第一导电类型半导体杂质形成重掺杂场截止区72；所述重掺杂场截止区72与第二源区窗口之间的辅助半导体层6形成漏端接触区83(如图8所示)；
第七步：采用离子注入工艺，在第二导电类型半导体体区4中注入第二导电类型半导体杂质，在重掺杂源接触区71远离重掺杂漏接触区73的一侧形成体接触区81；在第二导电类型半导体体区4上方的辅助半导体层6中注入第二导电类型半导体杂质形成栅接触区82(如图9所示)；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区82之间具有钝化层介质9；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在栅接触区82上表面形成栅极金属(如图10所示)。
本例的工作原理为：
实施例2
本例与实施例1不同的地方在于，
所述第五步为：采用刻蚀工艺，刻蚀辅助半导体层6两端至有源层3上表面形成第一有源区窗口和第二有源区窗口，在辅助半导体层6、第一有源区窗口和第二有源区窗口上表面生长栅介质11，如图12所示，然后在位于第二导电类型半导体体区4上表面并与辅助半导体层6连接的部分栅介质11上表面淀积多晶硅12，经反刻多晶硅12和栅介质11后形成多晶硅栅，如图13所示；
所述第八步为：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区82之间具有钝化层介质9；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区83连接；在多晶硅栅上表面形成栅极金属
本例与实施例1不同的地方在于采用多晶硅栅替换实施例1中的栅接触区82。
实施案例3
本例与实施例2不同的地方在于，
形成的多晶硅栅与辅助半导体层4之间具有栅介质11，如图14所示；
所述第七步还包括：在与栅介质11相连的部分辅助半导体层4中注入第二导电类型半导体杂质形成第二栅接触区84，如图15所示；
所述第八步还包括：在第二栅接触区84上表面制作第二源极金属。
所述半导体第一掺杂类型和第二掺杂类型是相反的掺杂类型，当第一种掺杂类型为n型掺杂时，则第二种掺杂类型为p型掺杂；相应的，当第一种掺杂类型为p型掺杂时，则第二种掺杂类型为n型掺杂。
Claims (6)
1.一种LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：准备SOI材料：所述SOI材料包括衬底层(1)、介质埋层(2)和有源层(3)，其中衬底层(1)的导电类型不限，有源层(3)的导电类型为第一导电类型，所述介质埋层(2)位于衬底层(1)和有源层(3)之间；
第二步：在上述SOI材料上采用离子注入工艺，在有源层(3)注入第二导电类型杂质，推结后形成第二导电类型体区(4)，之后在有源层(3)顶部热氧化形成介质隔离层(5)；
第三步：在另一第二导电类型半导体材料A表面注入离子形成气泡层，所述注入离子为氢离子或氦离子，气泡层上表面保留有单晶硅半导体材料；
第四步：对SOI材料和半导体材料A进行清洗及亲水处理，然后将SOI材料的介质隔离层(5)与第二导电类型半导体材料气泡层上表面键合；将键合片沿气泡层智能剥离后，进行退火和化学机械抛光，介质隔离层(5)上表面的单晶硅半导体材料形成单晶硅辅助半导体层(6)；
第五步：采用刻蚀工艺，刻蚀辅助半导体层(6)两端至介质隔离层(5)表面形成第一有源区窗口和第二有源区窗口，所述第一有源区窗口暴露出第二导电类型体区(4)，第二有源区窗口暴露出有源层(3)；
第六步：采用离子注入工艺，在第二导电类型半导体体区(4)上层注入第一导电类型半导体杂质形成重掺杂源接触区(71)，在第二有源区窗口下方的第一导电类型半导体有源层(3)上层注入第一导电类型半导体杂质形成重掺杂漏接触区(73)，在靠近第二有源区窗口的辅助半导体层(6)中注入第一导电类型半导体杂质形成重掺杂场截止区(72)；所述重掺杂场截止区(72)与第二源区窗口之间的辅助半导体层(6)形成漏端接触区(83)；
第七步：采用离子注入工艺，在第二导电类型半导体体区(4)中注入第二导电类型半导体杂质，在重掺杂源接触区(71)远离重掺杂漏接触区(73)的一侧形成体接触区(81)；在第二导电类型半导体体区(4)上方的辅助半导体层(6)中注入第二导电类型半导体杂质形成栅接触区(82)；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区(82)之间具有钝化层介质(9)；在第二有源区窗口中制作漏极金属，所述漏极金属与漏端接触区(83)连接；在栅接触区(82)上表面形成栅极金属。
2.根据权利要求1所述的一种LDMOS器件的制造方法，其特征在于，所述第二步中介质隔离层(5)为二氧化硅、氮化硅或介电系数大于3.9的绝缘介质。
3.一种LDMOS器件的制造方法，其特征在于，包括以下步骤：
第一步：准备SOI材料：所述SOI材料包括衬底层(1)、介质埋层(2)和有源层(3)，其中衬底层(1)的导电类型不限，有源层(3)的导电类型为第一导电类型，所述介质埋层(2)位于衬底层(1)和有源层(3)之间；
第二步：在上述SOI材料上采用离子注入工艺，在有源层(3)注入第二导电类型杂质，推结后形成第二导电类型体区(4)，之后在有源层(3)顶部热氧化形成介质隔离层(5)；
第三步：在另一第二导电类型半导体材料A表面注入离子形成气泡层，所述注入离子为氢离子或氦离子，气泡层上表面保留有单晶硅半导体材料；
第四步：对SOI材料和半导体材料A进行清洗及亲水处理，然后将SOI材料的介质隔离层(5)与第二导电类型半导体材料气泡层上表面键合；将键合片沿气泡层智能剥离后，进行退火和化学机械抛光，介质隔离层(5)上表面的单晶硅半导体材料形成单晶硅辅助半导体层(6)；
第五步：采用刻蚀工艺，刻蚀辅助半导体层(6)两端至有源层(3)上表面形成第一有源区窗口和第二有源区窗口，所述第一有源区窗口暴露出第二导电类型体区(4)，第二有源区窗口暴露出有源层(3)，在辅助半导体层(6)、第一有源区窗口和第二有源区窗口上表面生长栅介质(11)，然后淀积多晶硅(12)，经反刻多晶硅(12)和栅介质(11)后形成多晶硅栅；
第六步：采用离子注入工艺，在第二导电类型半导体体区(4)上层注入第一导电类型半导体杂质形成重掺杂源接触区(71)，在第二有源区窗口下方的第一导电类型半导体有源层(3)上层注入第一导电类型半导体杂质形成重掺杂漏接触区(73)，在靠近第二有源区窗口的辅助半导体层(6)中注入第一导电类型半导体杂质形成重掺杂场截止区(72)；所述重掺杂场截止区(72)与第二源区窗口之间的辅助半导体层(6)形成漏端接触区(83)；
第七步：采用离子注入工艺，在第二导电类型半导体体区(4)中注入第二导电类型半导体杂质，在重掺杂源接触区(71)远离重掺杂漏接触区(73)的一侧形成体接触区(81)；在第二导电类型半导体体区(4)上方的辅助半导体层(6)中注入第二导电类型半导体杂质形成栅接触区(82)；
第八步：在第一有源区窗口中制作源极金属，所述源极金属与栅接触区(82)之间具有钝化层介质(9)；在第二源区窗口中制作漏极金属，所述漏极金属与漏端接触区(83)连接；在多晶硅栅上表面形成栅极金属。
4.根据权利要求3所述的一种LDMOS器件的制造方法，其特征在于，栅极金属在辅助半导体层(6)的上表面向靠近重掺杂场截止区(72)的方向延伸。
5.根据权利要求4所述的一种LDMOS器件的制造方法，其特征在于，
所述第五步中：形成的多晶硅栅与辅助半导体层(6)之间具有栅介质(11)；
所述第七步还包括：在与栅介质(11)相连的部分辅助半导体层(6)中注入第二导电类型半导体杂质形成第二源接触区(84)；
所述第八步还包括：在第二源接触区(84)上表面制作第二源极金属。
6.根据权利要求3-5任意一项所述的一种LDMOS器件的制造方法，其特征在于，所述介质隔离层(5)为二氧化硅、氮化硅或其他介电系数大于3.9的绝缘介质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510408917.XA CN105304693B (zh) | 2015-07-13 | 2015-07-13 | 一种ldmos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510408917.XA CN105304693B (zh) | 2015-07-13 | 2015-07-13 | 一种ldmos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105304693A CN105304693A (zh) | 2016-02-03 |
| CN105304693B true CN105304693B (zh) | 2018-07-10 |
Family
ID=55201717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510408917.XA Active CN105304693B (zh) | 2015-07-13 | 2015-07-13 | 一种ldmos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105304693B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698196B (zh) * | 2018-12-28 | 2020-12-29 | 电子科技大学 | 功率半导体器件 |
| CN112349784B (zh) * | 2020-11-05 | 2022-07-29 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN112349782B (zh) * | 2020-11-05 | 2022-07-01 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN113224168B (zh) * | 2021-04-30 | 2022-06-17 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW495980B (en) * | 1999-06-11 | 2002-07-21 | Koninkl Philips Electronics Nv | A method of manufacturing a semiconductor device |
| KR20060062417A (ko) * | 2004-12-03 | 2006-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
| CN103165652A (zh) * | 2011-12-12 | 2013-06-19 | 上海华虹Nec电子有限公司 | Mos器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI495980B (zh) * | 2013-10-15 | 2015-08-11 | 緯創資通股份有限公司 | 實時時鐘電池的檢測電路、配置狀態檢測方法及電子裝置 |
| TWM495980U (zh) * | 2014-10-16 | 2015-02-21 | Oriental Inst Technology | 汽車車門兩段式安全開啓裝置 |
-
2015
- 2015-07-13 CN CN201510408917.XA patent/CN105304693B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW495980B (en) * | 1999-06-11 | 2002-07-21 | Koninkl Philips Electronics Nv | A method of manufacturing a semiconductor device |
| KR20060062417A (ko) * | 2004-12-03 | 2006-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
| CN103165652A (zh) * | 2011-12-12 | 2013-06-19 | 上海华虹Nec电子有限公司 | Mos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105304693A (zh) | 2016-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| US8237195B2 (en) | Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate | |
| CN102694009B (zh) | 半导体器件及其制造方法 | |
| US7033891B2 (en) | Trench gate laterally diffused MOSFET devices and methods for making such devices | |
| CN105304693B (zh) | 一种ldmos器件的制造方法 | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| US8604541B2 (en) | Structure and fabrication process of super junction MOSFET | |
| CN108511528A (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
| CN105810680B (zh) | Jfet及其制造方法 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| TWI447909B (zh) | 高壓半導體元件裝置 | |
| CN112420846B (zh) | 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件 | |
| CN109698196B (zh) | 功率半导体器件 | |
| CN117059667A (zh) | 一种双沟道soi-ldmos晶体管 | |
| CN105097921A (zh) | 一种vdmos晶体管结构及其制作方法 | |
| CN105047702B (zh) | 一种ldmos器件的制造方法 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN112466955B (zh) | 一种具有体内导电沟道的薄层soi-ldmos器件 | |
| CN113782609B (zh) | 一种衬底电荷耦合的1200v体硅ldmos及其制备方法 | |
| US20120248534A1 (en) | Structures for power transistor and methods of manufacture | |
| CN103762241A (zh) | 一种梳状栅纵向沟道soi ldmos单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |