CN105097921A

CN105097921A - 一种vdmos晶体管结构及其制作方法

Info

Publication number: CN105097921A
Application number: CN201410216631.7A
Authority: CN
Inventors: 徐帆; 俞佳佳; 蒋乐乐
Original assignee: Shanghai Research Institute of Microelectronics of Peking University
Current assignee: Shanghai Research Institute of Microelectronics of Peking University
Priority date: 2014-05-22
Filing date: 2014-05-22
Publication date: 2015-11-25

Abstract

本发明公开了SOI功率VDMOS场效应晶体管结构及其制造方法，所述VDMOS器件包括SOI衬底和外延层；位于外延层上方的栅极，所述栅极包括栅氧化层和多晶硅层；位于外延层内的阱区，以及位于阱区内的源区；位于所述栅极下方、外延层内的离子掺杂区；位于器件表面的绝缘应变层；位于绝缘应变层之上的层间介质，以及金属通孔。本发明中，通过所述离子掺杂区以增加栅极氧化层相对的外延层内耗尽层的宽度，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度；通过在器件表面覆盖一层绝缘应变层，由于该绝缘应变层与半导体材料的晶格不匹配，将在半导体表面引入应力，进而改变半导体表面的晶格常数，使得载流子迁移率增加，导通电阻降低。

Description

一种VDMOS晶体管结构及其制作方法

技术领域

本发明属于功率器件领域，涉及SOI（SiliconOnInsulator，绝缘体上硅），尤其涉及双扩散金属氧化物半导体场效应管结构及其制造方法。

背景技术

垂直导电双扩散场效应晶体管（VDMOSFET，以下简称VDMOS）是具有输入阻抗高、热稳定性高、开关速度快、驱动电流小、动态损耗小、失真小等优点的半导体功率器件，在电机调速、工业控制、汽车电器等领域得到广泛应用。

图1是现有技术中VDMOS器件的结构示意图，其结构形成在N型衬底100上，衬底包括介质埋层110；外延层120位于衬底之上；上半部分金属420接出源极，金属430接出栅极，衬底金属410接出漏极；源极区域，由P掺杂的阱和N型掺杂的源区组成，两次扩散的长度差即为沟道长度；栅极由栅氧化层310和栅材料层320组成。当控制栅极430加上正电压，沟道区临近栅极表面形成N型沟道，电子由N+源掺杂区210流经沟道进入外延层区，后改为垂直方向由硅片衬底100流出。因此，源电极420和栅电极430设置于硅片上表面，漏电极410由硅片底面引出，这种器件结构很适合支架安放管芯的功率晶体管封装，有利于加强散热、减少正向导通压降。

作为一种功率电子器件，VDMOS最重要的指标之一就是导通电阻。对于一般的VDMOS器件，导通电阻的主要部分是沟道电阻、JFET区电阻以及漂移区电阻。降低这几部分电阻，可以通过改变器件的设计参数来实现，如减小漂移区厚度，增多漂移区掺杂浓度等，但是这样会影响器件的击穿电压。在不影响器件击穿电压的情况下减小器件的导通电阻是VDMOS器件设计的重要课题。

采用应变技术是解决这一问题的有效途径。应变硅技术已经在深亚微米半导体器件制造中得到了广泛的应用，其原理就是通过在沟道晶格中施加应力，使得沟道晶格产生应变，从而提高了载流子在沟道中的迁移率，进而使得沟道电阻降低。但是，采用外延技术生长应变半导体层也带来一些问题。由于制作VDMOS器件是由扩散形成沟道，其扩散过程需要较长的时间和较高的温度。因此，如果采用先形成应变层，再扩散形成沟道的方式，容易使之前形成的应变层弛豫。

现有技术还需要通过降低栅极和漏极间的电容值，以提高VDMOS的开关速度。

发明内容

本发明提供VDMOS结构及其制造方法，以提高VDMOS结构的击穿电压。

为达到上述目的，本发明提供一种VDMOS结构，包括：

一个半导体衬底层；

位于介质埋层之上的外延层；

位于外延层之上的栅极结构；

位于栅极之下、外延层内部的离子掺杂区；

位于外延层内部的阱区；

位于阱区内部的源区；

位于器件表面的绝缘应变层；

位于应变层之上的层间介质层；

以及位于介质层内部的金属接触。

进一步地，所述衬底层为SOI衬底；所述衬底层为重掺杂，用以形成所述器件的漏极；所述栅结构由栅绝缘层和栅极材料层形成；所述栅极氧化层相对的外延层内形成有离子掺杂区，所述离子掺杂区的掺杂离子类型与所述阱区的掺杂离子类型相同；所述绝缘应变层为不连续的绝缘应变层，为绝缘体材料。

本发明实例还提供了VDMOS结构制造方法，包括：

提供半导体衬底；

利用掩模进行离子注入，形成离子掺杂区；

利用掩模进行离子注入，形成阱区；

在所述半导体表面形成栅极；

利用掩模进行离子注入，形成源区；

淀积形成绝缘应变层；

在所述半导体表面形成氧化物介质；

形成金属接触。

进一步地，所提供的半导体衬底为绝缘体上硅（SOI）；所述离子掺杂在形成所述栅极氧化层前进行；所述源区注入在形成栅极结构之后进行；形成所述层间介质层后，在所述漏区、源区、栅极上方的层间介质层内形成接触孔。

本发明的SOI功率VDMOS场效应晶体管结构，通过在与所述栅极氧化层相对的外延层内形成离子掺杂区，所述离子掺杂区与阱区的离子掺杂类型相同，以增加栅极氧化层相对的外延层内耗尽层的宽度，进而改变栅极氧化层下的耗尽区的形状，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度；此外，本发明的VDMOS器件通过在器件表面覆盖一层绝缘应变层，由于该绝缘应变层与半导体材料的晶格不匹配，将在半导体表面引入应力，进而改变半导体表面的晶格常数，使得载流子迁移率增加，导通电阻降低。

附图说明

图1为现有技术中VDMOS器件的结构示意图；

图2至图8为本发明提供的SOI功率VDMOS器件的工艺流程图。

具体实施方式

下面将参照附图对本发明的示例性实施方式作详细说明，以N型VDMOS为例。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。

步骤1：提供半导体衬底及外延层。

所提供的衬底为SOI结构，如图2所示，包括晶向为<100>的衬底10，介质埋层12，以及外延层20。其中，衬底10为重掺杂，用以形成所述器件的漏极。与传统的MOSFET相比，SOI结构的功率半导体器件具有寄生效应小、泄漏电流小、集成度高、抗辐照能力强以及无可控硅自锁效应等优点。

步骤2：利用掩模进行离子注入，在所述外延层内形成离子掺杂区。

在所述衬底上形成光刻胶，所述光刻胶暴露出所述离子掺杂区。然后进行离子注入，形成P型离子掺杂区30，如图3所示。离子注入之后还要进行扩散。

步骤3：利用掩模进行离子注入，在所述外延层内形成阱区。

在所述衬底上形成光刻胶，所述光刻胶暴露出所述阱区。然后进行离子注入，形成P型离子掺杂区40，如图4所示。离子注入之后还要进行扩散。

步骤4：在所述半导体表面形成栅极。

用干氧氧化的方法在衬底上形成氧化硅层51。用化学气相淀积的方法在所述氧化硅层51上形成多晶硅层作为栅极材料层52，如图5所示。在所述栅极材料层52上形成光刻胶，刻蚀氧化硅层和栅极材料层，形成第二宽度的氧化硅层51和栅极材料层52，如图5所示。

步骤5：在所述阱区内进行离子注入，形成源区。

在所述衬底上形成光刻胶，所述光刻胶暴露出所述阱区。然后进行离子注入，形成N型离子掺杂区41，如图6所示。离子注入之后还要进行扩散。

在本发明中，所述源区注入在形成栅极结构之后进行，因为所形成的栅极可以作为掩膜的一部分。

步骤6：淀积形成绝缘应变层。

该绝缘应变层60为绝缘材料，生长方式可以为但不限于化学气相淀积的方法，如图7所示。由于其晶格常数与半导体材料不匹配，将在半导体材料的表面产生应力，使半导体中的载流子迁移率增加，特别是器件沟道区中的载流子迁移率增加，使器件的导通电阻得以降低。

步骤7：在所述半导体表面形成氧化物介质；

利用沉积或旋涂的方式在半导体衬底表面形成层间介质层70，所述层间介质层为绝缘氧化物，如氧化硅、低介电常数材料等，如图8。

步骤8：在所述半导体层间介质层内形成金属接触。

如图8所示，利用刻蚀工艺，在源区上形成接触孔80。然后在接触孔80中填充金属，即形成好本发明的VDMOS场效应晶体管。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种SOI功率VDMOS场效应晶体管的结构，包括：一个半导体衬底层100；位于半导体衬底之上的介质埋层120；位于介质埋层之上的外延层130；位于外延层之上的栅极结构300；位于栅极之下、外延层内部的离子掺杂区140；位于外延层内部的阱区200；位于阱区内部的源区210；位于器件表面的绝缘应变层400；位于应变层之上的层间介质层500；以及位于介质层内部的金属接触600。

2.如权利要求1所述的功率VDMOS器件，其特征在于，所述衬底100为重掺杂，用以形成所述器件的漏极110。

3.如权利要求1所述的功率VDMOS器件，其特征在于，所述栅结构300由栅绝缘层310和栅极材料层320形成。

4.如权利要求1所述的功率VDMOS器件，其特征在于，与所述栅极氧化层相对的外延层内形成有离子掺杂区140，所述离子掺杂区的掺杂离子类型与所述阱区200的掺杂离子类型相同。

5.如权利要求1所述的功率VDMOS器件，其特征在于，所述绝缘应变层400为不连续的绝缘应变层。

6.如权利要求1所述的功率VDMOS器件，其特征在于，所述绝缘应变层为绝缘体材料。

7.一种如权利要求1所述的功率器件的制造方法，包括如下步骤：提供半导体衬底；利用掩模进行离子注入，形成离子掺杂区；利用掩模进行离子注入，形成阱区；在所述半导体表面形成栅极；利用掩模进行离子注入，形成源区；淀积形成绝缘应变层；在所述半导体表面形成氧化物介质；在所述半导体层间介质层内形成金属接触。

8.如权利要求7所述的方法，其特征在于，所提供的半导体衬底为绝缘体上硅（SOI）。

9.如权利要求7所述的方法，其特征在于，所述离子掺杂在形成所述栅极氧化层前进行。

10.如权利要求7所述的方法，其特征在于，所述源区注入在形成栅极结构之后进行。