CN102339867A - 一种vdmos器件及其的形成方法 - Google Patents

一种vdmos器件及其的形成方法 Download PDF

Info

Publication number
CN102339867A
CN102339867A CN2011103352653A CN201110335265A CN102339867A CN 102339867 A CN102339867 A CN 102339867A CN 2011103352653 A CN2011103352653 A CN 2011103352653A CN 201110335265 A CN201110335265 A CN 201110335265A CN 102339867 A CN102339867 A CN 102339867A
Authority
CN
China
Prior art keywords
grid
layer
oxic horizon
grid oxic
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103352653A
Other languages
English (en)
Inventor
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2011103352653A priority Critical patent/CN102339867A/zh
Publication of CN102339867A publication Critical patent/CN102339867A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种VDMOS器件，包括：衬底及外延层；位于所述外延层的栅极氧化层及栅极多晶硅层；外延层内的阱区及位于阱区内的源区；所述栅极氧化层包括底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层，与所述栅极氧化层相对的外延层内形成有离子掺杂区，其掺杂类型与所述阱区的掺杂离子类型相同。通过形成抬高栅极氧化层，以增加所述栅极多晶硅层和所述漏极金属层间的栅极氧化层厚度，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度；通过所述离子掺杂区以增加栅极氧化层相对的外延层内耗尽层的宽度，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度。

Description

一种VDMOS器件及其的形成方法
技术领域
本发明涉及功率器件，特别涉及一种VDMOS器件及其的形成方法。
背景技术
垂直双扩散金属氧化物半导体场效应管(VDMOS)作为功率器件的一种，由于其具有高输入阻抗和低导通压降的优点而被广泛应用。现有技术VDMOS器件的形成方法如公开号为CN 101515547A的中国专利申请中所公开的，具体如图1所示为VDMOS的结构示意图，包括：半导体基底01，所述半导体基底01包括衬底01a及位于衬底01a上的外延层01b；位于所述外延层01b表面的栅极结构，所述栅极结构包括栅极氧化层02及依次位于栅极氧化层02表面的栅极多晶硅层03及栅极金属层07；位于栅极结构两侧外延层01b内的阱区04及位于阱区04内的源区05，及位于源区05表面半导体基底01上的源极金属层06；位于衬底01a背面的漏极金属层08，所述背面是指衬底01a上器件生长面的相对面。所述栅极多晶硅层03与栅极金属层07构成了VDMOS器件的栅极G，所述源区05与源极金属层06共同构成了VDMOS器件的源极S，所述半导体基底01与漏极金属层08共同构成了VDMOS器件的漏极D。
继续参考图1，源区05的载流子通过阱区04后，以垂直基底表面方向流向漏极，以利于提高击穿电压，并能节约芯片面积。
现有技术还需要通过降低栅极和漏极间的电容值，以提高VDMOS的开关速度。
发明内容
本发明解决的问题是提供了一种VDMOS器件及其的形成方法，降低栅极和漏极间的电容值，提高VDMOS的开关速度。
为解决上述问题，本发明提供一种VDMOS器件，包括：
衬底，所述衬底包括正面及与所述正面相对的背面；
位于所述衬底正面的外延层；
位于所述外延层表面的栅极结构，所述栅极结构包括栅极氧化层及位于栅极氧化层表面的栅极多晶硅层；
分别位于所述栅极结构两侧外延层内的阱区及位于阱区内的源区；
位于所述衬底背面的漏极金属层；
其中，所述栅极氧化层包括底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层，所述抬高栅极氧化层用以增加所述栅极多晶硅层和所述漏极金属层间的栅极氧化层厚度，降低所述栅极多晶硅层和所述漏极金属层间的电容值；与所述栅极氧化层相对的外延层内形成有离子掺杂区，所述离子掺杂区的掺杂离子类型与所述阱区的掺杂离子类型相同。
可选的，所述底部栅极氧化层的宽度大于所述抬高栅极氧化层的宽度。
可选的，所述抬高栅极氧化层的形状为梯形、矩形或者三角形。
可选的，所述底部栅极氧化层的厚度范围为800～2500埃，所述抬高栅极氧化层的厚度范围为100～1200埃。
可选的，所述离子掺杂区的掺杂浓度范围为1E15～1E17cm-2。
本发明还提供一种VDMOS器件的形成方法，包括：
提供衬底，所述衬底包括正面及与所述正面相对的背面，及位于所述衬底正面的外延层；
在所述外延层表面形成栅极氧化层，所述栅极氧化层包括底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层；
形成位于栅极氧化层表面的栅极多晶硅层，所述栅极氧化层及栅极多晶硅层构成栅极结构；
形成分别位于所述栅极结构两侧外延层内的阱区及位于阱区内的源区；
形成位于所述衬底背面的漏极金属层；
其中还包括通过离子掺杂，在所述外延层内形成离子掺杂区，所述离子掺杂区位于所述栅极氧化层下方，且所述离子掺杂区的掺杂离子类型与所述阱区的掺杂离子类型相同。
可选的，所述离子掺杂在形成所述栅极氧化层前进行。
可选的，所述离子掺杂在形成所述栅极氧化层后进行，包括：形成所述栅极氧化层及栅极多晶硅层，接着断开所述栅极多晶硅层，暴露出部分的栅极氧化层；通过离子掺杂，在所述暴露出的栅极氧化层下方的衬底内形成离子掺杂区。
可选的，所述在所述外延层表面形成栅极氧化层包括：在所述多晶硅表面沉积氧化层，并对所述氧化层进行一次或多次图案化，形成底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层。
可选的，所述在所述外延层表面形成栅极氧化层包括：在所述多晶硅表面沉积氧化层，并对所述氧化层图案化，形成底部栅极氧化层；接着在所述底部栅极氧化层表面沉积牺牲层，并刻蚀所述牺牲层形成开口，所述开口暴露出所述部分底部栅极氧化层；填充所述开口，形成抬高栅极氧化层。
可选的，所述在所述外延层内形成离子掺杂区包括：在所述外延层表面沉积牺牲层；刻蚀所述牺牲层形成开口，所述开口暴露出所述外延层表面，对开口内暴露出的所述外延层进行离子掺杂，在所述外延层内形成所述离子掺杂区。
可选的，所述底部栅极氧化层的宽度大于所述抬高栅极氧化层的宽度。
可选的，所述抬高栅极氧化层的形状为梯形、矩形或者三角形。
与现有技术相比，本发明具有以下优点：
通过在底部栅极氧化层表面形成抬高栅极氧化层，以增加所述栅极多晶硅层和所述漏极金属层间的栅极氧化层厚度，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度；
通过在与所述栅极氧化层相对的外延层内形成离子掺杂区，所述离子掺杂区与阱区的离子掺杂类型相同，以增加栅极氧化层相对的外延层内耗尽层的宽度，进而改变栅极氧化层下的耗尽区的形状，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度；
进一步地，所述抬高栅极氧化层的形状可为梯形、矩形或三角形，以调整增加的抬高栅极氧化层对VDMOS晶体管的电性参数的影响。
附图说明
图1为现有技术VDMOS器件的剖面结构示意图；
图2为本发明一个实施例的VDMOS器件的剖面结构示意图；
图3至图10是本发明一个实施例的VDMOS器件形成方法剖面结构示意图。
具体实施方式
现有技术需要通过降低栅极和漏极间的电容值，以提高VDMOS的开关速度。
为解决上述问题，本发明提供一种VDMOS器件，包括：
衬底，所述衬底包括正面及与所述正面相对的背面；
位于所述衬底正面的外延层；
位于所述外延层表面的栅极结构，所述栅极结构包括栅极氧化层及位于栅极氧化层表面的栅极多晶硅层；
分别位于所述栅极结构两侧外延层内的阱区及位于阱区内的源区；
位于所述衬底背面的漏极金属层。
其中，所述栅极氧化层包括底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层，所述抬高栅极氧化层用以增加所述栅极多晶硅层和所述漏极金属层间的栅极氧化层厚度，降低所述栅极多晶硅层和所述漏极金属层间的电容值；与所述栅极氧化层相对的外延层内形成有离子掺杂区，所述离子掺杂区的掺杂离子类型与所述阱区的掺杂离子类型相同。
通过在底部栅极氧化层表面形成抬高栅极氧化层，以增加所述栅极多晶硅层和所述漏极金属层间的栅极氧化层厚度，降低所述栅极多晶硅层和所述漏极金属层间的电容值；且通过在与所述栅极氧化层相对的外延层内形成离子掺杂区，所述离子掺杂区与阱区的离子掺杂类型相同，以增加栅极氧化层相对的外延层内耗尽层的宽度，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
如图2所示为本发明一个实施例的VDMOS器件的剖面结构示意图，包括：
衬底110，所述衬底110具有正面及与正面相对的背面，其中，所述正面形成有器件区；位于所述衬底110正面的外延层120，所述衬底110与外延层120构成基底100。
继续参考图2，位于所述外延层120表面的栅极结构，所述栅极结构包括栅极氧化层300及依次位于栅极氧化层300表面的栅极多晶硅层400及栅极金属层620；位于栅极结构两侧外延层110内的阱区500及位于阱区500内的源区510，及位于源区510表面的源极金属层610；位于衬底110背面的漏极金属层630。所述栅极多晶硅层400与栅极金属层620构成了VDMOS器件的栅极G，所述源区510与源极金属层610共同构成了VDMOS器件的源极S，所述半导体基底100与漏极金属层630共同构成了VDMOS器件的漏极D。所述源区510的载流子通过阱区500后，以垂直基底100表面方向流向漏极D，以利于提高击穿电压，并能节约芯片面积。
其中，所述栅极氧化层300包括底部栅极氧化层310及位于所述底部栅极氧化层310表面的抬高栅极氧化层320，所述抬高栅极氧化层320用以增加所述栅极多晶硅层400和所述漏极金属层630间的栅极氧化层厚度，降低所述栅极多晶硅层400和所述漏极金属层630间的电容值。且与所述栅极氧化层300下方的外延层120内形成有离子掺杂区130，所述离子掺杂区130的掺杂离子类型与所述阱区500的掺杂离子类型相同。其中，所述底部栅极氧化层310的厚度范围为800～2500埃，所述抬高栅极氧化层320的厚度范围为100～1200埃。所述离子掺杂区130的掺杂浓度范围为1E15～1E17cm-2。
其中，所述底部栅极氧化层310的宽度大于所述抬高栅极氧化层320的宽度，即使得所述抬高栅极氧化层320在厚度方面的影响大于在宽度方面对VDMOS器件的电学性能的影响。所述抬高栅极氧化层320的形状为梯形、矩形或者三角形，通过形状来调整增加抬高栅极氧化层对VDMOS晶体管的电性参数的影响。即一方面降低所述栅极多晶硅层400和所述漏极金属层630间的电容值，提高VDMOS的开关速度，另一方面不会因增加的所述抬高栅极氧化层320降低其他的电学性能参数，如饱和电流、阈值电压等参数。
进一步地，通过在与所述栅极氧化层300相对的外延层120内形成离子掺杂区130，所述离子掺杂区130与阱区500的离子掺杂类型相同，增加了栅极氧化层300相对的外延层120内耗尽层的宽度。因为所述耗尽层为电中性，与未形成耗尽层的外延层相比，相当于降低介电系数，所以增加耗尽层厚度可以降低所述栅极多晶硅层400和所述漏极金属层630间的电容值，提高VDMOS的开关速度。
针对上述VDMOS器件，本发明还提供一种VDMOS器件的形成方法，包括：
提供衬底，所述衬底包括正面及与所述正面相对的背面，及位于所述衬底正面的外延层；
在所述外延层表面形成栅极氧化层，所述栅极氧化层包括底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层；
形成位于栅极氧化层表面的栅极多晶硅层，所述栅极氧化层及栅极多晶硅层构成栅极结构；
形成分别位于所述栅极结构两侧外延层内的阱区及位于阱区内的源区；
形成位于所述衬底背面的漏极金属层；
还包括通过离子掺杂，在所述外延层内形成离子掺杂区，所述离子掺杂区位于所述栅极氧化层下方，且所述离子掺杂区的掺杂离子类型与所述阱区的掺杂离子类型相同。
图3至图10是本发明一个实施例的VDMOS器件形成方法剖面结构示意图。
如图3所示，首先提供衬底10，所述衬底10具有正面及与正面相对的背面，所述衬底10正面形成有外延层11。所述衬底10和外延层11构成基底。所述衬底10和外延层11导电类型相同。
进一步地，所述基底内还形成有隔离结构(未图示)，用于对相邻的VDMOS器件进行电学绝缘，所述隔离结构高于基底表面形成有一定高度。
如图4所示，在所述外延层11表面沉积第一牺牲层12；并刻蚀所述牺牲层12形成第一开口12a，所述开口12a暴露出部分的所述外延层11表面，对第一开口12a内暴露出的所述外延层11进行离子掺杂，在所述外延层13内形成所述离子掺杂区13。所述离子掺杂区13位于后续形成的栅极氧化层下方，且所述离子掺杂区13的掺杂离子类型与后续形成的阱区的掺杂离子类型相同，以增加位于外延层11内耗尽层的厚度。所述离子掺杂区11内的掺杂浓度范围为1E15～1E17cm-2。
形成所述离子掺杂区13后包括去除所述第一牺牲层12。
如图5所示，在所述外延层11表面沉积第一氧化层20；如图6所示，接着在所述第一氧化层20表面沉积第二牺牲层30，所述第二牺牲层30内形成第二开口31，所述第二开口31暴露出所述第一氧化层20；如图7所示，填充第二开口31，形成抬高栅极氧化层41。形成抬高栅极氧化层41后，还包括去除所述第二牺牲层30。
后续地，对第一氧化层20进行刻蚀，形成底部栅极氧化层。本实施例中，所述第一氧化层20的刻蚀与后续的栅极多晶硅层为一步刻蚀工艺完成。
作为其他实施例，还可以在所述外延层11表面沉积氧化材料，并对所述氧化材料进行一次或多次图案化，形成底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层，所述底部栅极氧化层及抬高栅极氧化层的图形可通过图案化的工艺参数控制。
如图8所示，形成多晶硅层50，所述多晶硅层50位于所述第一氧化层20表面，同时覆盖所述抬高栅极氧化层41。
如图9所示，图案化图8所示的第一氧化层20及多晶硅层50，在所述外延层11表面形成图9所示的栅极结构，所述栅极结构包括栅极氧化层40及栅极多晶硅层51。其中，所述栅极氧化层40包括底部栅极氧化层42及位于所述底部栅极氧化层42表面的抬高栅极氧化层41。所述底部栅极氧化层42的宽度大于所述抬高栅极氧化层41的宽度。
继续参考图9，通过离子掺杂工艺，在所述栅极结构两侧的外延层11内形成阱区70及位于阱区70内的源区80。
继续参考图9，还包括在栅极多晶硅层51表面形成栅极金属层92，源区80表面的源极金属层91，及位于衬底10背面的漏极金属层93。所述栅极多晶硅层51与栅极金属层92构成了VDMOS器件的栅极G，所述源区80与源极金属层91共同构成了VDMOS器件的源极S，所述半导体基底与漏极金属层93共同构成了VDMOS的漏极D。
上述实施例中形成的抬高栅极氧化层的形状为矩形，作为其他实施例，所述抬高栅极氧化层的形状还可以为梯形或者三角形。如图10所示出的抬高栅极氧化层41′的形状为梯形。
本实施例中，所述离子掺杂区13的离子掺杂在形成所述栅极氧化层40前进行。作为其他实施例，所述离子掺杂区13的离子掺杂还可以在形成所述栅极氧化层40后进行，包括：形成所述栅极氧化层40及栅极多晶硅层51，接着断开所述栅极多晶硅层51，暴露出部分的栅极氧化层40；通过离子掺杂，在所述暴露出的栅极氧化层下方的衬底内形成离子掺杂区13。
与在形成所述栅极氧化层40后进行离子掺杂相比，形成所述栅极氧化层40前进行离子掺杂可以避免所述栅极氧化层40对离子掺杂效果的减弱，也避免因同时对栅极氧化层40进行离子掺杂，对栅极氧化层40绝缘效果的削弱。
与现有技术相比，本发明具有以下优点：
通过在底部栅极氧化层表面形成抬高栅极氧化层，以增加所述栅极多晶硅层和所述漏极金属层间的栅极氧化层厚度，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度；
通过在与所述栅极氧化层相对的外延层内形成离子掺杂区，所述离子掺杂区与阱区的离子掺杂类型相同，以增加栅极氧化层相对的外延层内耗尽层的厚度，进而改变栅极氧化层下的耗尽区的形状，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度；
进一步地，所述抬高栅极氧化层的形状可为梯形、矩形或三角形，以调整增加的抬高栅极氧化层对VDMOS晶体管的电性参数的影响。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种VDMOS器件，其特征在于，包括：
衬底，所述衬底包括正面及与所述正面相对的背面；
位于所述衬底正面的外延层；
位于所述外延层表面的栅极结构，所述栅极结构包括栅极氧化层及位于栅极氧化层表面的栅极多晶硅层；
分别位于所述栅极结构两侧外延层内的阱区及位于阱区内的源区；
位于所述衬底背面的漏极金属层；
其特征在于，所述栅极氧化层包括底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层，所述抬高栅极氧化层用以增加所述栅极多晶硅层和所述漏极金属层间的栅极氧化层厚度，降低所述栅极多晶硅层和所述漏极金属层间的电容值；与所述栅极氧化层相对的外延层内形成有离子掺杂区，所述离子掺杂区的掺杂离子类型与所述阱区的掺杂离子类型相同。
2.如权利要求1所述的VDMOS器件，其特征在于，所述底部栅极氧化层的宽度大于所述抬高栅极氧化层的宽度。
3.如权利要求1所述的VDMOS器件，其特征在于，所述抬高栅极氧化层的形状为梯形、矩形或者三角形。
4.如权利要求1所述的VDMOS器件，其特征在于，所述底部栅极氧化层的厚度范围为800～2500埃，所述抬高栅极氧化层的厚度范围为100～1200埃。
5.如权利要求1所述的VDMOS器件，其特征在于，所述离子掺杂区的掺杂浓度范围为1E15～1E17cm-2。
6.一种VDMOS器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括正面及与所述正面相对的背面，及位于所述衬底正面的外延层；
在所述外延层表面形成栅极氧化层，所述栅极氧化层包括底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层；
形成位于栅极氧化层表面的栅极多晶硅层，所述栅极氧化层及栅极多晶硅层构成栅极结构；
形成分别位于所述栅极结构两侧外延层内的阱区及位于阱区内的源区；
形成位于所述衬底背面的漏极金属层；
其中还包括通过离子掺杂，在所述外延层内形成离子掺杂区，所述离子掺杂区位于所述栅极氧化层下方，且所述离子掺杂区的掺杂离子类型与所述阱区的掺杂离子类型相同。
7.如权利要求6所述的VDMOS器件的形成方法，其特征在于，所述离子掺杂在形成所述栅极氧化层前进行。
8.如权利要求6所述的VDMOS器件的形成方法，其特征在于，所述离子掺杂在形成所述栅极氧化层后进行，包括：形成所述栅极氧化层及栅极多晶硅层，接着断开所述栅极多晶硅层，暴露出部分的栅极氧化层；通过离子掺杂，在所述暴露出的栅极氧化层下方的衬底内形成离子掺杂区。
9.如权利要求6所述的VDMOS器件的形成方法，其特征在于，所述在所述外延层表面形成栅极氧化层包括：在所述多晶硅表面沉积氧化层，并对所述氧化层进行一次或多次图案化，形成底部栅极氧化层及位于所述底部栅极氧化层表面的抬高栅极氧化层。
10.如权利要求6所述的VDMOS器件的形成方法，其特征在于，所述在所述外延层表面形成抬高栅极氧化层包括：在所述多晶硅表面沉积氧化层；接着在所述氧化层表面沉积牺牲层，并刻蚀所述牺牲层形成开口，所述开口暴露出部分所述氧化层；填充所述开口，形成抬高栅极氧化层。
11.如权利要求6所述的VDMOS器件的形成方法，其特征在于，所述在所述外延层内形成离子掺杂区包括：在所述外延层表面沉积牺牲层；刻蚀所述牺牲层形成开口，所述开口暴露出所述外延层表面，对开口内暴露出的所述外延层进行离子掺杂，在所述外延层内形成所述离子掺杂区。
12.如权利要求6所述的VDMOS器件的形成方法，其特征在于，所述底部栅极氧化层的宽度大于所述抬高栅极氧化层的宽度。
13.如权利要求6所述的VDMOS器件的形成方法，其特征在于，所述抬高栅极氧化层的形状为梯形、矩形或者三角形。
CN2011103352653A 2011-10-28 2011-10-28 一种vdmos器件及其的形成方法 Pending CN102339867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103352653A CN102339867A (zh) 2011-10-28 2011-10-28 一种vdmos器件及其的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103352653A CN102339867A (zh) 2011-10-28 2011-10-28 一种vdmos器件及其的形成方法

Publications (1)

Publication Number Publication Date
CN102339867A true CN102339867A (zh) 2012-02-01

Family

ID=45515484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103352653A Pending CN102339867A (zh) 2011-10-28 2011-10-28 一种vdmos器件及其的形成方法

Country Status (1)

Country Link
CN (1) CN102339867A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208427A (zh) * 2013-03-22 2013-07-17 上海宏力半导体制造有限公司 耗尽型mos晶体管及其形成方法
CN103681838A (zh) * 2012-09-06 2014-03-26 朱江 一种肖特基mos半导体装置及其制备方法
CN104779288A (zh) * 2014-01-13 2015-07-15 北大方正集团有限公司 一种vdmos器件及其制造方法
CN105097921A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种vdmos晶体管结构及其制作方法
WO2016058277A1 (zh) * 2014-10-15 2016-04-21 无锡华润华晶微电子有限公司 一种浅沟槽半超结vdmos器件及其制造方法
CN113707723A (zh) * 2021-10-26 2021-11-26 北京世纪金光半导体有限公司 基于伪沟道的半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235942A1 (en) * 2002-06-14 2003-12-25 Kabushiki Kaisha Toshiba Semiconductor device
CN101154681A (zh) * 2006-09-27 2008-04-02 上海华虹Nec电子有限公司 采用非均匀栅氧化层的高压晶体管及其制造方法
US20080135928A1 (en) * 2006-11-02 2008-06-12 Stmicroelectronics S.R.I. MOS device resistant to ionizing radiation
CN102130000A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型双层栅mos器件的制备方法
US20110241112A1 (en) * 2010-03-31 2011-10-06 Zuniga Marco A LDMOS Device with P-Body for Reduced Capacitance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235942A1 (en) * 2002-06-14 2003-12-25 Kabushiki Kaisha Toshiba Semiconductor device
CN101154681A (zh) * 2006-09-27 2008-04-02 上海华虹Nec电子有限公司 采用非均匀栅氧化层的高压晶体管及其制造方法
US20080135928A1 (en) * 2006-11-02 2008-06-12 Stmicroelectronics S.R.I. MOS device resistant to ionizing radiation
CN102130000A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型双层栅mos器件的制备方法
US20110241112A1 (en) * 2010-03-31 2011-10-06 Zuniga Marco A LDMOS Device with P-Body for Reduced Capacitance

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681838A (zh) * 2012-09-06 2014-03-26 朱江 一种肖特基mos半导体装置及其制备方法
CN103208427A (zh) * 2013-03-22 2013-07-17 上海宏力半导体制造有限公司 耗尽型mos晶体管及其形成方法
CN103208427B (zh) * 2013-03-22 2016-12-28 上海华虹宏力半导体制造有限公司 耗尽型mos晶体管及其形成方法
CN104779288A (zh) * 2014-01-13 2015-07-15 北大方正集团有限公司 一种vdmos器件及其制造方法
CN104779288B (zh) * 2014-01-13 2019-05-31 北大方正集团有限公司 一种vdmos器件及其制造方法
CN105097921A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种vdmos晶体管结构及其制作方法
WO2016058277A1 (zh) * 2014-10-15 2016-04-21 无锡华润华晶微电子有限公司 一种浅沟槽半超结vdmos器件及其制造方法
CN113707723A (zh) * 2021-10-26 2021-11-26 北京世纪金光半导体有限公司 基于伪沟道的半导体器件及其制作方法
CN113707723B (zh) * 2021-10-26 2022-02-08 北京世纪金光半导体有限公司 基于伪沟道的半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
US9882055B2 (en) TFT substrate structure and manufacturing method thereof
US20110204435A1 (en) Vertical capacitive depletion field effect transistor
CN102339867A (zh) 一种vdmos器件及其的形成方法
US9859414B2 (en) Semiconductor device
CN103413765A (zh) 沟槽mosfet器件及其制作方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
US10141434B2 (en) Complementary tunneling field effect transistor and manufacturing method therefor
CN108604551A (zh) 半导体装置以及用于制造这种半导体装置的方法
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
CN104377242A (zh) Ldmos器件及其制造方法
US9673299B2 (en) Method for manufacturing split-gate power device
CN106601786A (zh) 薄膜晶体管及其制备方法、阵列基板
CN102148164B (zh) Vdmos器件的形成方法
US11837630B1 (en) Semiconductor device for reducing switching loss and manufacturing method thereof
CN110620153A (zh) 一种屏蔽栅场效应晶体管及其制造方法
CN206947355U (zh) 一种电子器件
CN108807506A (zh) 带沟槽栅结构的深槽超结mosfet器件及其加工工艺
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN104900694A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN110993683A (zh) 一种功率半导体器件及其制作方法
CN107104149B (zh) 一种功率半导体器件
US9711636B2 (en) Super-junction semiconductor device
CN211455694U (zh) 一种平面vdmos器件
US20210043735A1 (en) Short channel trench power mosfet and method
CN206819996U (zh) 一种新型电子元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140408

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140408

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

RJ01 Rejection of invention patent application after publication

Application publication date: 20120201

RJ01 Rejection of invention patent application after publication