CN102148164B

CN102148164B - Vdmos器件的形成方法

Info

Publication number: CN102148164B
Application number: CN201110058213.6A
Authority: CN
Inventors: 楼颖颖; 克里丝
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-03-10
Filing date: 2011-03-10
Publication date: 2016-09-07
Anticipated expiration: 2031-03-10
Also published as: CN102148164A

Abstract

本发明提供VDMOS器件的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有外延层；在所述外延层表面形成具有开口的牺牲层，所述开口暴露出外延层表面；热氧化开口内的外延层，形成第一栅极氧化层；去除所述牺牲层；热氧化所述外延层，形成第二氧化层；沉积多晶硅层，所述多晶硅层覆盖所述第一栅极氧化层和第二氧化层；刻蚀多晶硅层和第二氧化层形成栅极结构；形成源区、源极金属层、漏极金属层和栅极金属层。本发明降低形成栅极氧化层的工艺难度，增加漏极和栅极间的栅极氧化层厚度，以降低栅极和漏极间的电容值，提高VDMOS的开关速度。

Description

VDMOS器件的形成方法

技术领域

本发明涉及功率器件，特别涉及一种VDMOS器件的形成方法。

背景技术

垂直双扩散金属氧化物半导体场效应管(VDMOS)作为功率器件的一种，由于其具有高输入阻抗和低导通压降的优点而被广泛应用。现有技术VDMOS器件的形成方法如公开号为CN 101515547A的中国专利申请中所公开的，具体如图1所示为VDMOS的结构示意图，包括：半导体基底01，所述半导体基底01包括半导体衬底01a及位于半导体衬底01a上的外延层01b；位于所述外延层01b表面的栅极结构，所述栅极结构包括栅极氧化层02及依次位于栅极氧化层02表面的栅极多晶硅层03及栅极金属层07；位于栅极结构两侧外延层01b内的阱区04及位于阱区04内的源区05，及位于源区05表面半导体基底01上的源极金属层06；位于半导体衬底01a背面的漏极金属层08，所述背面是指半导体衬底01a上器件生长面的相对面。所述栅极多晶硅层03与栅极金属层07构成了VDMOS器件的栅极G，所述源区05与源极金属层06共同构成了VDMOS器件的源极S，所述半导体基底01与漏极金属层08共同构成了VDMOS器件的漏极D。

继续参考图1，源区05的载流子通过阱区04后，以垂直基底表面方向流向漏极，以利于提高击穿电压，并能节约芯片面积。

进一步地，现有技术还通过降低栅极和漏极间的电容值，以提高VDMOS的开关速度。具体地可以通过增加漏极和栅极之间的介质层厚度，以降低栅极和漏极之间的电容值。如图2至图5所示，包括：

如图2所示，首先提供半导体基底，所述半导体基底包括半导体衬底10及位于所述半导体衬底10上的外延层11，所述半导体衬底10和外延层11导电类型相同。所述外延层11表面形成有第二氧化层20。所述半导体基底内还形成有隔离结构，用于对相邻的VDMOS器件进行电学绝缘，所述隔离结构高于半导体基底表面形成有一定高度，一般来说，隔离结构高于外延层11表面的高度范围为5000～10000埃。

如图3所示，依次在所述第二氧化层20表面形成第一多晶硅层30和氮化硅层40。如图4所示，图案化所述氮化硅层40和第一多晶硅层30，在氮化硅层40和第一多晶硅层30内形成开口，所述开口暴露出第二氧化层20表面。

进一步地，还可以对开口下方的外延层11进行离子掺杂，以降低VDMOS器件的开关电阻，掺杂离子的导电类型与外延层11导电类型相同。

如图5所示，沉积氧化物填充所述开口，并对所述氧化层进行化学机械研磨，形成第一栅极氧化层50，所述第一栅极氧化层50的厚度范围为800～2500埃。

如图6所示，去除氮化硅层40，并沉积第二多晶硅层60，覆盖第一多晶硅层30和第一栅极氧化层50。

图案化图6所示的第一多晶硅层30、第二多晶硅层60及第二氧化层20，在所述外延层11表面形成图7所示的栅极结构，所述栅极结构包括栅极氧化层及栅极多晶硅层，所述栅极氧化层包括第二栅极氧化层20′和第一栅极氧化层50，所述栅极多晶硅层包括第一栅极多晶硅层30′和第二栅极多晶硅层60′。

继续参考图7，通过离子掺杂工艺，在所述栅极结构两侧的外延层11内形成阱区70及位于阱区70内的源区80。

继续参考图7，还包括在栅极多晶硅层表面形成栅极金属层92，源区80表面的源极金属层91，及位于半导体衬底10背面的漏极金属层93。所述栅极多晶硅层与栅极金属层92构成了VDMOS器件的栅极G，所述源区80与源极金属层91共同构成了VDMOS器件的源极S，所述半导体基底与漏极金属层93共同构成了VDMOS的漏极D。通过在漏极D与栅极G之间增加第一栅极氧化层50，以增加漏极D和栅极G间的栅极氧化层厚度，降低栅极和漏极间的电容值，提高VDMOS的开关速度。

如上所述，所述第一栅极氧化层50为采用沉积并进行化学机械研磨形成，即需要对填充的氧化物进行化学机械研磨以达到预定厚度。因为所述第一栅极氧化层50位于凹陷的开口内，不易于进行化学机械研磨。

进一步地，若所述第一栅极氧化层50厚度较小，可能低于VDMOS器件间的隔离结构，研磨过程会对所述隔离结构造成损伤，影响隔离效果。

进一步地，通过第二栅极氧化层对所述外延层进行离子注入时，会损害第二栅极氧化层的绝缘性能，进而降低VDMOS的电学性能。

同时上述栅极多晶硅层分为两部分完成，增加了形成工艺的复杂性。

发明内容

本发明解决的问题是提供了一种VDMOS器件的形成方法，降低形成栅极氧化层的工艺难度，可以增加漏极和栅极间的栅极氧化层厚度，以降低栅极和漏极间的电容值，提高VDMOS的开关速度。

为解决上述问题，本发明提供了一种VDMOS器件的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有外延层；

在所述外延层表面形成具有开口的牺牲层，所述开口暴露出外延层表面；

热氧化开口内的外延层，形成第一栅极氧化层；

去除所述牺牲层；

热氧化所述外延层，形成第二氧化层；

沉积多晶硅层，所述多晶硅层覆盖所述第一栅极氧化层和第二氧化层；

刻蚀多晶硅层和第二氧化层形成栅极结构；

形成源区、源极金属层、漏极金属层和栅极金属层。

可选的，形成所述第一栅极氧化层的热氧化工艺的温度范围为650～1100℃，腔室压力0.5～780Torr，反应时间约为3～200秒。

可选的，所述第一栅极氧化层的厚度范围为800～2500埃。

可选的，形成所述第二氧化层的热氧化工艺的温度范围为650～1100℃，腔室压力0.5～780Torr，反应时间约为3～90秒。

可选的，所述第二氧化层的厚度范围为200～1000埃。

可选的，所述多晶硅层的厚度范围为3000～5000埃。

可选的，所述牺牲层包括依次位于所述外延层上的牺牲氧化层和氮化层。

可选的，热氧化所述开口内的外延层前包括：刻蚀所述氮化层形成初始开口，所述初始开口暴露出牺牲氧化层，以所述初始开口为掩模，对所述外延层进行离子注入；刻蚀初始开口暴露的牺牲氧化层，形成开口，所述开口暴露外延层。

可选的，所述外延层的材料为外延单晶硅，厚度范围为1～20微米。

可选的，以所述栅极结构为掩模，对所述外延层进行离子注入，在所述外延层内形成阱区及位于阱区内的源区。

与现有技术相比，本发明具有以下优点：

通过在所述外延层表面形成具有开口的牺牲层，并采用热氧化工艺处理开口内的外延层，形成第一栅极氧化层。因为直接对外延层进行热氧化形成第一栅极氧化层，不需要如现有技术对位于凹陷开口内的氧化物进行化学机械研磨，降低形成第一栅极氧化层的难度，同时避免化学机械研磨对VDMOS器件的损害。

进一步地，通过牺牲氧化层对所述外延层进行离子注入，均匀离子注入的深度，同时不会损害栅极氧化层的绝缘性能，提高VDMOS器件的电学性能。

最后栅极多晶硅层为一步形成，简化VDMOS器件的形成工艺。

附图说明

图1为现有技术VDMOS器件的剖面结构示意图；

图2至图7是现有技术VDMOS器件的形成方法剖面结构示意图；

图8是本发明一个实施例的VDMOS器件形成方法流程示意图；

图9至图17是本发明一个实施例的VDMOS器件形成方法剖面结构示意图。

具体实施方式

如图7所示，现有技术通过在漏极D与栅极G之间增加第二栅极氧化层50，以增加漏极D和栅极G间的栅极氧化层厚度，降低栅极和漏极间的电容值，提高VDMOS的开关速度。但所述第二栅极氧化层50为采用沉积并进行化学机械研磨形成，即需要对填充的氧化物进行化学机械研磨以达到预定厚度。因为所述第二栅极氧化层50位于凹陷的开口内，不易于进行化学机械研磨。

为解决上述问题，本发明提供一种VDMOS器件的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有外延层；在所述外延层表面形成具有开口的牺牲层，所述开口暴露出外延层表面；热氧化开口内的外延层，形成第一栅极氧化层；去除所述牺牲层；热氧化所述外延层，形成第二氧化层；沉积多晶硅层，所述多晶硅层覆盖所述第一栅极氧化层和第二氧化层；刻蚀多晶硅层和第二氧化层形成栅极结构；形成源区、源极金属层、漏极金属层和栅极金属层。

如图8所示，为本发明一个实施例的VDMOS器件的形成方法，包括：

步骤S1，提供半导体衬底，所述半导体衬底上形成有外延层；

步骤S2，在外延层表面依次形成牺牲氧化层及氮化层；

步骤S3，刻蚀所述氮化层形成初始开口，暴露牺牲氧化层，以所述初始开口为掩膜，对外延层进行离子注入；

步骤S4，去除位于初始开口内的牺牲氧化层，形成开口，所述开口暴露外延层，采用热氧化工艺，在所述开口内的外延层表面形成第一栅极氧化层；

步骤S5，依次去除氮化层和牺牲氧化层，暴露外延层，采用热氧化工艺，在外延层表面形成第二氧化层；

步骤S6，沉积多晶硅层，所述多晶硅层覆盖第一栅极氧化层和第二氧化层；

步骤S7，刻蚀多晶硅层和第二氧化层，形成栅极结构；

步骤S8，形成源区、栅极金属层、源区金属层和漏极金属层。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

首先，请参考图9，提供半导体衬底100。作为一个实施例，所述半导体衬底100的导电类型为N型。在所述半导体衬底100上方形成外延层110。所述外延层110的材料为外延单晶硅，所述外延层110的导电类型和半导体衬底100的导电类型相同，其电阻率范围为0.1～0.5欧姆·厘米，厚度范围为1～20微米，掺杂杂质为AS或P，掺杂杂质浓度范围为1E15～1E17cm^-2。

继续参考图9，在所述外延层110表面依次形成牺牲氧化层200及氮化层210。所述牺牲氧化层200为氧化硅，所述氮化层210为氮化硅。

参考图10，刻蚀所述氮化层210形成初始开口，所述初始开口暴露牺牲氧化层200，以所述初始开口为掩膜，对所述外延层110进行离子注入，所述离子类型和外延层110的导电类型相同，以降低VDMOS器件的开关电阻。本实施例中，所述外延层110导电类型为N型，所述离子注入的离子类型为N型。

因为外延层110为外延单晶硅，晶格排列整齐，而注入的离子具有较高的能量及较强的注入方向，若离子直接注入至外延层110，会导致外延层110内的离子掺杂浓度不均匀和掺杂厚度不标准。本实施例首先使离子通过牺牲氧化层200，然后掺杂至外延层110，是因为牺牲氧化层200为非晶态，可以打乱离子注入方向，使得掺杂至外延层110内的离子具有更均匀的分布，达到理想掺杂浓度和掺杂厚度。

进一步地，本实施例中，所述牺牲氧化层200在后续工艺中将完全去除，离子注入对牺牲氧化层200造成的损伤不会影响VDMOS器件的性能。

参考图11，去除位于初始开口内的牺牲氧化层200，形成开口，所述开口暴露出外延层110表面。

参考图12，采用热氧化工艺，在所述开口内的外延层110表面形成第一栅极氧化层300。所述第一栅极氧化层300的厚度范围为800～2500埃。

形成所述第一栅极氧化层300的热氧化工艺的温度范围为650～1100℃，腔室压力0.5～780Torr，反应时间约为3～200秒。本实施例中，所述第一栅极氧化层300的厚度为1500埃，所述热氧化工艺的温度为1000℃，腔室压力为100Torr，反应时为120秒。

通过热氧化工艺在开口内形成第一栅极氧化层300，避免采用填充后进行化学机械研磨的工艺，降低形成第一栅极氧化层300的难度，避免化学机械研磨对VDMOS器件的损害。

所述第一栅极氧化层300为VDMOS器件的栅极和漏极之间的氧化层，可以通过控制所述第一栅极氧化层300厚度，改变栅极和漏极之间的电容数值。比如通过增加所述第一栅极氧化层300厚度，以降低栅极和漏极间的电容值，提高VDMOS的开关速度。

参考图13，依次去除氮化层200和牺牲氧化层200，暴露外延层110。

参考图14，采用热氧化工艺，在外延层表面形成第二氧化层310，所述第二氧化层310的厚度范围为200～1000埃。

形成所述第二氧化层310的热氧化工艺的温度范围为650～1100℃，腔室压力为0.5～780Torr，反应时间约为3～90秒。本实施例中，所述第二氧化层310的厚度为700埃，所述热氧化工艺的温度为1000℃，腔室压力为100Torr，反应时为60秒。

参考图15，沉积多晶硅层400，所述多晶硅层400覆盖第一栅极氧化层300和第二氧化层310，所述多晶硅层的厚度范围为3000～5000埃。

参考图16，刻蚀多晶硅层400和第二氧化层310，形成栅极结构。所述栅极结构包括栅极多晶硅层400′，及第一栅极氧化层300和第二栅极氧化层310′。

本发明中所述第一栅极氧化层300的厚度高于所述第二栅极氧化层310′，所述第一栅极氧化层300为栅极和漏极之间的氧化层，其具有较大的厚度，可以降低栅极和漏极间的电容值，提高VDMOS的开关速度。

继续参考图17，对所述栅极结构两侧的外延层110进行离子注入，形成阱区500，所述离子注入类型和外延层110的导电类型相反。本实施例中，所述阱区500为P阱区。作为一个实施例，所述阱区500的注入的元素为B、BF₂，能量范围为40～80KEV，剂量范围为1E12～1E13cm^-2。

继续参考图17，在所述阱区500内进行重掺杂离子注入，形成源区510。所述重掺杂离子为N型离子，注入的元素为P、As，能量范围为50～130KEV，剂量范围为1E15～2E16cm^-2。

继续参考图17，对所述器件进行金属化工艺，在所述源区510上方形成源极金属层610，在栅极多晶硅层400′上方形成栅极金属层620；对所述半导体衬底100进行背面减薄以及背面金属工艺，在栅极多晶硅层400′和源区510对应的半导体衬底100背面形成漏极金属层630。其中本发明所述背面是指半导体衬底100上器件生长面的相对面。所述栅极多晶硅层400′与栅极金属层620构成了VDMOS器件的栅极G，所述源区510与源极金属层610共同构成了VDMOS器件的源极S，所述半导体衬底100与漏极金属层630共同构成了VDMOS的漏极D。

与现有技术相比，本发明具有以下优点：

最后栅极多晶硅层为一步形成，简化VDMOS器件的形成工艺。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种VDMOS器件的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上形成有外延层；

热氧化开口内的外延层，形成第一栅极氧化层；

去除所述牺牲层；

热氧化所述外延层，形成第二氧化层；

刻蚀多晶硅层和第二氧化层形成栅极结构；

形成源区、源极金属层、漏极金属层和栅极金属层；

其中，所述牺牲层包括依次位于所述外延层上的牺牲氧化层和氮化层；

热氧化所述开口内的外延层前包括：刻蚀所述氮化层形成初始开口，所述初始开口暴露出牺牲氧化层，以所述初始开口为掩模，对所述外延层进行离子注入；刻蚀初始开口暴露的牺牲氧化层，形成开口，所述开口暴露外延层；

所述外延层的材料为外延单晶硅，所述外延层的导电类型和半导体衬底的导电类型相同，其电阻率范围为0.1～0.5欧姆·厘米，厚度范围为1～20微米，掺杂杂质为AS或P，掺杂杂质浓度范围为1E15～1E17cm^-2；

形成所述第一栅极氧化层的热氧化工艺的温度范围为650～1100℃，腔室压力范围为0.5～780Torr，反应时间范围为3～200秒；

所述第一栅极氧化层的厚度范围为800～2500埃；

形成所述第二氧化层的热氧化工艺的温度范围为650～1100℃，腔室压力范围为0.5～780Torr，反应时间范围为3～90秒；

所述第二氧化层的厚度范围为200～1000埃。

2.如权利要求1所述的VDMOS器件的形成方法，其特征在于，所述多晶硅层的厚度范围为3000～5000埃。

3.如权利要求1所述的VDMOS器件的形成方法，其特征在于，以所述栅极结构为掩模，对所述外延层进行离子注入，在所述外延层内形成阱区及位于阱区内的源区。