CN109390399A - 一种ldmos器件及其制造方法和电子装置 - Google Patents

一种ldmos器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN109390399A
CN109390399A CN201710660988.8A CN201710660988A CN109390399A CN 109390399 A CN109390399 A CN 109390399A CN 201710660988 A CN201710660988 A CN 201710660988A CN 109390399 A CN109390399 A CN 109390399A
Authority
CN
China
Prior art keywords
contact hole
layer
metal silicide
drain electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710660988.8A
Other languages
English (en)
Inventor
金华俊
孙贵鹏
金宏峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201710660988.8A priority Critical patent/CN109390399A/zh
Priority to KR1020207006168A priority patent/KR102367270B1/ko
Priority to US16/644,856 priority patent/US11158737B2/en
Priority to PCT/CN2018/098447 priority patent/WO2019024906A1/zh
Publication of CN109390399A publication Critical patent/CN109390399A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种LDMOS器件及其制造方法和电子装置，包括：半导体衬底；漂移区，设置在所述半导体衬底中；栅极结构，设置在所述半导体衬底的部分表面上，并覆盖部分所述漂移区的表面；源极和漏极，分别设置在所述栅极结构两侧的半导体衬底中，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔；金属硅化物阻挡层，覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面；第一接触孔，设置在至少部分所述金属硅化物阻挡层的表面上。本发明的器件能够增强漂移区的耗尽从而提高器件的击穿电压，进而提高器件的性能。

Description

一种LDMOS器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种LDMOS器件及其制造方法和电子装置。
背景技术
传统的高压器件结构通常通过调整多晶硅长度，将多晶硅扩展到漂移区的场板氧化层上面充当场板，场板对漂移区进行耗尽形成耗尽层，因此增加了横向耗尽层宽度，进而提高耐压(也即击穿电压)。同时，还需为高压器件漂移区中漏极与栅极之间选择合适的场板氧化层厚度，而所需的场板氧化层厚度皆是单一厚度或者藉由寄生的氧化物(例如，设置在漏极和栅极之间的漂移区中的浅沟槽隔离结构(STI)等)来实现。然而STI的使用虽然能够提高器件的耐压，但是其使导通电阻增大。
随着工艺的发展，在保证器件击穿电压的基础上，导通电阻越小越好，如果导通电阻过大，不但使工作的动态范围缩小，而且使内部的功耗增加，沟道温度升高。目前工艺中通常通过增加一块光刻版或者一块光刻版利用两次来实现增强漂移区的耗尽。例如，对于增加一块光刻版的工艺，是金属硅化物阻挡层(SAB)的材料仅为氧化物，那么在形成接触孔的过程中，刻蚀无法停在金属硅化物阻挡层上。这样在金属硅化物形成之后，金属硅化物阻挡层上面的金属例如钴将会被清洗去除。随后淀积一层金属(钛和氮化钛)。然后需要增加一块光刻版来刻蚀这层金属，使金属留在漂移区上面的SAB层。然后再用接触孔(CT)引出这层金属，由于有金属层的存在，接触孔刻蚀的时候不会刻穿SAB层。对于一块光刻版重复利用两次，是指重复利用两次SAB层光刻版，当利用SAB层光刻版对SAB层进行第一次光刻形成SAB区域之后，正常进行金属硅化物工艺，当金属硅化物形成之后并没有直接把未反应形成硅化物的金属例如钴清洗去除，而是再次利用SAB光刻版，刻蚀去除部分未反应的金属钴，而将SAB层上的金属钴保留下来，这样SAB层上面就会有一层金属，接触孔刻蚀的时候就不会刻穿SAB层，然而上述方法过程均比较复杂，并且增加了工艺成本。
因此，在保证器件耐压的前提下，如何尽可能的降低导通电阻，是亟待解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明一方面提供一种LDMOS器件，包括：
半导体衬底；
漂移区，设置在所述半导体衬底中；
栅极结构，设置在所述半导体衬底的部分表面上，并覆盖部分所述漂移区的表面；
源极和漏极，分别设置在所述栅极结构两侧的半导体衬底中，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔；
金属硅化物阻挡层，覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面；
第一接触孔，设置在至少部分所述金属硅化物阻挡层的表面上。
示例性地，所述金属硅化物阻挡层覆盖部分所述栅极结构的顶面以及所述栅极结构和所述漏极之间的所述半导体衬底的表面。
示例性地，所述金属硅化物阻挡层包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，所述第一接触孔的底部位于所述氮化物层中。
示例性地，所述氮化物层和所述氮氧化物层的厚度均小于所述氧化物层的厚度。
示例性地，在所述源极的部分表面上设置有第二接触孔，所述第二接触孔电连接所述源极；
在所述漏极的部分表面上设置有第三接触孔，所述第三接触孔电连接所述漏极。
示例性地，所述第一接触孔的宽度大于所述第二接触孔和所述第三接触孔的宽度。
示例性地，所述第一接触孔和所述第二接触孔电连接并均接地。
示例性地，还包括层间介电层，所述层间介电层覆盖所述栅极结构、所述源极、所述漏极以及所述金属硅化物阻挡层，所述第一接触孔贯穿所述金属硅化物层上方的所述层间介电层，所述第二接触孔贯穿所述源极上方的所述层间介电层，所述第三接触孔贯穿所述漏极上方的所述层间介电层。
本发明再一方面提供一种LDMOS器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底中形成有漂移区，在所述半导体衬底的部分表面上形成有栅极结构，所述栅极结构覆盖部分所述漂移区的表面，在所述栅极结构两侧的半导体衬底中分别形成有源极和漏极，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔；
形成金属硅化物阻挡层，其中，所述金属硅化物阻挡层覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面；
在至少部分所述金属硅化物阻挡层的表面上形成第一接触孔。
示例性地，所述金属硅化物阻挡层覆盖部分所述栅极结构的顶面以及所述栅极结构和所述漏极之间的所述半导体衬底的表面。
示例性地，所述金属硅化物阻挡层包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，所述第一接触孔的底部位于所述氮化物层中。
示例性地，所述氮化物层和所述氮氧化物层的厚度均小于所述氧化物层的厚度。
示例性地，形成所述金属硅化物阻挡层的方法包括以下步骤：
沉积形成金属硅化物阻挡材料层，以覆盖所述栅极结构、所述源极和所述漏极；
图案化所述金属硅化物阻挡材料层，以形成所述金属硅化物阻挡层。
示例性地，在形成所述第一接触孔的步骤中，还包括以下步骤：
在所述源极的部分表面上形成第二接触孔，所述第二接触孔电连接所述源极；
在所述漏极的部分表面上形成第三接触孔，所述第三接触孔电连接所述漏极。
示例性地，所述第一接触孔的宽度大于所述第二接触孔和所述第三接触孔的宽度。
示例性地，所述第一接触孔和所述第二接触孔电连接并均接地。
示例性地，在形成所述金属硅化物阻挡层之后，形成所述第一接触孔之前，还包括以下步骤：
形成层间介电层，以覆盖所述栅极结构、所述源极、所述漏极以及所述金属硅化物阻挡层，其中，所述第一接触孔贯穿所述金属硅化物阻挡层上方的所述层间介电层，所述第二接触孔贯穿所述源极上方的所述层间介电层，所述第三接触孔贯穿所述漏极上方的所述层间介电层。
本发明另一方面还提供一种电子装置，所述电子装置包括前述的LDMOS器件。
本发明的LDMOS器件包括金属硅化物阻挡层，其覆盖栅极结构和所述漏极之间的至少部分所述半导体衬底的表面，以及设置在至少部分所述金属硅化物阻挡层的表面上的第一接触孔，进而增强漂移区的耗尽来提高器件的击穿电压，进而提高器件的性能，另外本发明的LDMOS器件在漏端的漂移区内无需设置浅沟槽隔离结构，因此，大大降低了器件的导通电阻。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1G示出了本发明一个实施方式的LDMOS器件的制造方法的相关步骤所获得的器件的剖面示意图；
图2示出了本发明一个实施方式的LDMOS器件的制造方法的工艺流程图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决前述的技术问题，本发明提供一种LDMOS器件，所述LDMOS器件主要包括：
半导体衬底；
漂移区，设置在所述半导体衬底中；
栅极结构，设置在所述半导体衬底的部分表面上，并覆盖部分所述漂移区的表面；
源极和漏极，分别设置在所述栅极结构两侧的半导体衬底中，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔；
金属硅化物阻挡层，覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面；
第一接触孔，设置在至少部分所述金属硅化物阻挡层的表面上。
综上所述，本发明的LDMOS器件包括金属硅化物阻挡层，其覆盖栅极结构和所述漏极之间的至少部分所述半导体衬底的表面，以及设置在至少部分所述金属硅化物阻挡层的表面上的第一接触孔，进而增强漂移区的耗尽来提高器件的击穿电压，进而提高器件的性能，另外本发明的LDMOS器件在漏端的漂移区内无需设置浅沟槽隔离结构，因此，大大降低了器件的导通电阻。
实施例一
下面，参考图1G对本发明的LDMOS器件做详细解释和说明。
作为示例，本发明的LDMOS器件包括：半导体衬底100。半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。
所述半导体衬底100还可以为P型半导体衬底或者N型半导体衬底，例如N型高压器件则可选择使用P型半导体衬底，而P型高压器件则可选择使用N型半导体衬底，本实施例中，所述半导体衬底100为P型半导体衬底。
示例性地，在所述半导体衬底中形成有浅沟槽隔离结构(STI)，以定义有源区。
示例性地，在所述半导体衬底100中设置有漂移区101。
根据具体的LDMOS器件的类型所述漂移区具有不同的导电类型，例如，若LDMOS器件为N型LDMOS器件，则漂移区101为N型漂移区，若LDMOS器件为P型LDMOS器件，则漂移区101为P型漂移区。
一般来说，漂移区的掺杂浓度较低，其低于源极和漏极的掺杂浓度，相当于在源极和漏极之间形成一个高阻层，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高频率特性。
在一个示例中，还可在半导体衬底100中设置有体区102，体区102位于所述漂移区101的外侧，并与漂移区间隔，其中，体区和漂移区具有相反的导电类型，也即，漂移区为N型时，体区为P型，或者，漂移区为P型时，体区为N型。
示例性地，所述半导体衬底100中还设置有阱区，所述体区102和所述漂移区101均设置在所述阱区中，其中，该阱区具有和所述漂移区101相同的导电类型，并且该阱区的掺杂浓度低于所述漂移区101的掺杂浓度，体区外侧的该阱区和漂移区101构成具有渐变的掺杂浓度的漂移区。
还可在半导体衬底100中形成其他的阱区等，在此不做赘述。
在一个示例中，在所述半导体衬底100的部分表面上设置有栅极结构103。
其中，所述栅极结构103覆盖沟道区(例如部分体区102的表面)，进一步地，栅极结构还覆盖部分漂移区101的表面。示例性地，栅极结构103包括位于半导体衬底100表面上的栅极介电层1031以及位于栅极介电层1031上的栅极层1032。
在一实施例中，栅极介电层1031可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。栅极层1032由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料，本实施例中，所述栅极层1032的材料较佳地包括多晶硅。
在一个示例中，在所述栅极结构103的侧壁上形成间隙壁104。所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
在一个示例中，在所述栅极结构103两侧的半导体衬底100中分别设置有源极1052和漏极1051，其中，所述漏极1051形成在所述设置在所述漂移区101内并与所述栅极结构103之间存在间隔，所述源极1052形成在所述体区102中，所述源极1052以及所述漏极1051和所述漂移区101具有相同的导电类型，例如，所述漂移区为N型漂移区，所述漏极和所述源极则可以为N型源极和漏极，其还可以为N型掺杂离子重掺杂的源极和漏极。
更进一步地，所述漏极1051与邻近该漏极的所述间隙壁104之间存在间隔。
在一个示例中，在体区中形成有与体区导电类型相同的体区引出区(未示出)，例如，体区为P型，则体区引出区则也可以为P型，且其杂质掺杂浓度大于体区的杂质掺杂浓度，例如体区引出区为P型杂质重掺杂。
示例性地，所述漂移区的表面、所述源极、所述漏极、所述体区的表面均和所述半导体衬底的表面齐平。
在一个示例中，所述LDMOS器件还包括金属硅化物阻挡层106，其覆盖所述栅极结构103和所述漏极1051之间的至少部分所述半导体衬底100的表面，也即覆盖栅极结构103和漏极1051之间的漂移区101的表面。
在一个示例中，所述金属硅化物阻挡层106覆盖部分所述栅极结构103的顶面以及所述栅极结构103和所述漏极1051之间的所述半导体衬底100的表面，也即，所述金属硅化物阻挡层106覆盖所述栅极结构103和所述漏极1051之间的所述半导体衬底100的表面并延伸到部分所述栅极结构103的顶面上，在所述栅极结构103的侧壁上形成有间隙壁104时，所述金属硅化物阻挡层106还覆盖与所述漏极邻近的栅极结构103一侧壁上的间隙壁104。
在一个示例中，所述金属硅化物阻挡层106包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，所述氧化物层例如包括氧化硅、所述氮化物层例如包括氮化硅、所述氮氧化物层包括氮氧化硅。
示例性地，金属硅化物阻挡层106中的所述氮化物层、所述氮氧化物层的厚度均小于所述氧化物层的厚度，例如，所述氮化物层的厚度可以为350～700埃，所述氮氧化物层的厚度可以为350～700埃，所述氧化物层的厚度可以包括1000～3000埃，例如1000埃、1500埃、2000埃、2500埃、3000埃等。
值得一提的是，所述金属硅化物阻挡层106还可以包括其他适合的材料，例如金属硅化物阻挡层106还可以包括氧化硅层、氮化硅层、氮氧化硅层和掺碳的氮化硅层等中的至少一种。
在一个示例中，为了降低接触电阻，在所述源极1052、所述漏极1051和所述栅极结构103的部分表面上形成有金属硅化物层107，其中，所述金属硅化物层107可以包括CoSix、NiSix及PtSix或其组合的材料。
在一个示例中，在至少部分所述金属硅化物阻挡层106的表面上设置有第一接触孔1081。其中，所述第一接触孔1081可以部分位于所述栅极结构上方的金属硅化物阻挡层106的表面上，部分位于所述间隙壁上方的金属硅化物阻挡层106的表面上以及部分位于所述间隙壁和所述漏极之间的半导体衬底表面上的金属硅化物阻挡层106的表面上，或者，所述第一接触孔1081还可以仅位于所述间隙壁和所述漏极之间的半导体衬底表面上的金属硅化物阻挡层106的表面上，或者，所述第一接触孔1081还可以部分位于所述间隙壁上方的金属硅化物阻挡层106的表面上以及部分位于所述间隙壁和所述漏极之间的半导体衬底表面上的金属硅化物阻挡层106的表面上。
在一个示例中，所述金属硅化物阻挡层106包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，则所述第一接触孔1081的底部位于所述氮化物层中，例如，所述第一接触孔1081的底部位于所述氮化物层的表面，这样可以通过调整金属硅化物阻挡层106中的氮化物层下方的氧化物层的厚度来调节漂移区电场的耗尽，进而改善器件特性。
在一个示例中，在所述源极1052的部分表面上设置有第二接触孔1082，所述第二接触孔1082电连接所述源极1052，更进一步地，所述第二接触孔1082电连接所述源极1052表面的金属硅化物层107，以实现和所述源极1052的电连接。
进一步地，所述第二接触孔1082和所述第一接触孔1081电连接在一起并接地，进而可以增强对漂移区的耗尽，进而提升器件的击穿电压。
其中，第二接触孔1082和第一接触孔1081可以通过电连接相同的金属层或者金属互连结构的方式实现两者之间的电连接，或者其他适合的方式电连接在一起。
在一个示例中，在所述漏极1051的部分表面上设置有第三接触孔1083，所述第三接触孔1083电连接所述漏极1051，更进一步地，所述第三接触孔1083电连接所述漏极1051表面的金属硅化物层107，以实现和所述漏极1051的电连接。
在一个示例中，所述第一接触孔1081、第二接触孔1082和第三接触孔1083中填充有导电材料，其中，所述导电材料可以为本领域技术人员熟知的任何适合的导电材料，包括但不限于金属材料，其中，所述金属材料可以包括Ag、Au、Cu、Pd、Pt、Cr、Mo、Ti、Ta、W和Al中的一种或几种。
其中，所述第一接触孔1081、第二接触孔1082和第三接触孔1083中填充有相同的导电材料，例如可均填充有铜金属等，也可以填充有不同的导电材料。
在一个示例中，为了增强漂移区的耗尽，第一接触孔1081的宽度大于所述第二接触孔1082和所述第三接触孔1083的宽度，该宽度是指第一接触孔1081、所述第二接触孔1082和所述第三接触孔1083在源极和漏极连线及其延长线方向上的直径。
在一个示例中，LDMOS器件还包括层间介电层109，所述层间介电层109覆盖所述栅极结构103、所述源极1052、所述漏极1051以及所述金属硅化物阻挡层106以及露出的半导体衬底的表面，所述第一接触孔1081贯穿所述金属硅化物阻挡层106上方的所述层间介电层109，所述第二接触孔1082贯穿所述源极1052上方的所述层间介电层109，所述第三接触孔1083贯穿所述漏极1051上方的所述层间介电层109。
所述层间介电层109可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
至此完成了对本发明的LDMOS器件的关键结构的说明，对于完整的器件结构还包括其他的部件，在此不做一一赘述。
综上所述，本发明的LDMOS器件包括金属硅化物阻挡层，其覆盖栅极结构和所述漏极之间的至少部分所述半导体衬底的表面，以及设置在至少部分所述金属硅化物阻挡层的表面上的第一接触孔，进而增强漂移区的耗尽来提高器件的击穿电压，进而提高器件的性能，进一步地，所述金属硅化物阻挡层106包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，则所述第一接触孔的底部位于所述氮化物层中，例如，所述第一接触孔的底部位于所述氮化物层的表面，这样可以通过调整金属硅化物阻挡层106中的氮化物层下方的氧化物层的厚度来调节漂移区电场的耗尽，进而改善器件特性，另外，本发明的LDMOS器件在漏端的漂移区内无需设置浅沟槽隔离结构，因此，大大降低了器件的导通电阻。
实施例二
本发明还提供一种前述实施例一中的LDMOS器件的制造方法，作为示例，如图2所示，本发明的半导体器件的制造方法主要包括以下步骤：
步骤S1，提供半导体衬底，在所述半导体衬底中形成有漂移区，在所述半导体衬底的部分表面上形成有栅极结构，所述栅极结构覆盖部分所述漂移区的表面，在所述栅极结构两侧的半导体衬底中分别形成有源极和漏极，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔；
步骤S2，形成金属硅化物阻挡层，其中，所述金属硅化物阻挡层覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面；
步骤S3，在至少部分所述金属硅化物阻挡层的表面上形成第一接触孔。
下面参考图1A至图1G、图2对本发明的LDMOS器件的制造方法做详细描述，其中，图1A至图1G示出了本发明一个实施方式的LDMOS器件的制造方法的相关步骤所获得的器件的剖面示意图；图2示出了本发明一个实施方式的LDMOS器件的制造方法的工艺流程图。
具体地，本发明的LDMOS器件的制造方法包括以下步骤：
首先，执行步骤一，提供半导体衬底，在所述半导体衬底中形成有漂移区，在所述半导体衬底的部分表面上形成有栅极结构，所述栅极结构覆盖部分所述漂移区的表面，在所述栅极结构两侧的半导体衬底中分别形成有源极和漏极，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔。
示例性地，如图1A所示，提供半导体100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。
所述半导体衬底100还可以为P型半导体衬底或者N型半导体衬底，例如N型高压器件则可选择使用P型半导体衬底，而P型高压器件则可选择使用N型半导体衬底，本实施例中，所述半导体衬底100为P型半导体衬底。
示例性地，在所述半导体衬底中形成有浅沟槽隔离结构(STI)，以定义有源区。
示例性地，在所述半导体衬底100中设置有漂移区101。
根据具体的LDMOS器件的类型所述漂移区具有不同的导电类型，例如，若LDMOS器件为N型LDMOS器件，则漂移区101为N型漂移区，若LDMOS器件为P型LDMOS器件，则漂移区101为P型漂移区。
一般来说，漂移区的掺杂浓度较低，其低于源极和漏极的掺杂浓度，相当于在源极和漏极之间形成一个高阻层，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高频率特性。
可以使用合适的方法形成所述漂移区101，例如离子注入的方法，例如，若制备N型高压器件，则对所述半导体衬底100中预定形成漂移区101的区域进行N型离子掺杂，以在衬底内形成N型漂移区，若制备P型高压器件，则对半导体衬底100进行P型离子掺杂，形成P型漂移区。
掺杂一般是通过注入的方法实现。所需要的掺杂浓度越高，则注入过程中的注入剂量相应地也应该越高。一般来说，漂移区的掺杂浓度较低，相当于在源极和漏极之间形成一个高阻层，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高频率特性。例如，在根据本发明的一个实施例中，注入杂质为磷，漂移区的注入剂量可以为1.0×1012～1.0×1013cm-2。
在一个示例中，还可在半导体衬底100中设置有体区102，体区102位于所述漂移区101的外侧，并与漂移区间隔，其中，体区和漂移区具有相反的导电类型，也即，漂移区为N型时，体区为P型，或者，漂移区为P型时，体区为N型。也可以使用例如离子注入的方法形成所述体区102，例如，预定形成P型体区，则通过离子注入向半导体衬底的预定形成体区的区域注入P型掺杂杂质例如硼。
示例性地，在形成所述体区和所述漂移区之前，在所述半导体衬底100中形成阱区，所述体区102和所述漂移区101均设置在所述阱区中，其中，该阱区具有和所述漂移区101相同的导电类型，并且该阱区的掺杂浓度低于所述漂移区101的掺杂浓度，体区外侧的该阱区和漂移区101构成具有渐变的掺杂浓度的漂移区。
还可在半导体衬底100中形成其他的阱区等，在此不做赘述。
值得一提的是，可以先形成所述体区也可以先形成所述漂移区，在此不作具体限定。
在一个示例中，在所述半导体衬底100的部分表面上设置有栅极结构103。
其中，所述栅极结构103覆盖沟道区(例如部分体区102的表面)，进一步地，栅极结构还覆盖部分漂移区101的表面。示例性地，栅极结构103包括位于半导体衬底100表面上的栅极介电层1031以及位于栅极介电层1031上的栅极层1032。
在一个示例中，形成栅极结构103的方法可以包括以下步骤：在半导体衬底100上依次形成栅极介电层和栅极层，图案化栅极介电层和所述栅极层以形成栅极结构103。栅极介电层1031可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。栅极层1032由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料，本实施例中，所述栅极层1032的材料较佳地包括多晶硅。
栅极层优选的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。栅极层的厚度可以根据器件的尺寸使用适合的厚度，在此不做具体限制。
在一个示例中，在形成栅极结构之后，还可选择性地，在所述栅极结构103的侧壁上形成间隙壁104。所述间隙壁104可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
示例性地，随后，还可以进行离子注入，在体区中形成与体区导电类型相同的体区引出区，例如，体区为P型，则体区引出区则也可以为P型，且其杂质掺杂浓度大于体区的杂质掺杂浓度，例如体区引出区为P型杂质重掺杂。
在一个示例中，在所述栅极结构103两侧的半导体衬底100中分别设置有源极1052和漏极1051，其中，所述漏极1051形成在所述设置在所述漂移区101内并与所述栅极结构103之间存在间隔，所述源极1052形成在所述体区102中，所述源极1052以及所述漏极和所述漂移区101具有相同的导电类型，例如，所述漂移区为N型漂移区，所述漏极和所述源极则可以为N型源极和漏极，其还可以为N型掺杂离子重掺杂的源极和漏极。
更进一步地，所述漏极1051与邻近该漏极的所述间隙壁104之间存在间隔。
其中，形成所述源极和漏极的方法包括对半导体衬底中预定形成源极和漏极的区域执行源漏离子注入，在所述栅极结构103两侧的半导体衬底100中分别设置有源极1052和漏极1051，其中，可以通过利用光刻工艺首先形成暴露出预定形成源极和漏极的区域的图案化的光刻胶层，再以该图案化的光刻胶层为掩膜，进行源漏离子注入，最后利用例如灰化的方法去除所述图案化的光刻胶层。
随后，还可以进行退火工艺，示例性地，退火可以使用本领域技术人员熟知的任何的退火处理方法，包括但不限于快速热退火、炉管退火、峰值退火、激光退火等，例如，进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。此外，亦可视产品需求及功能性考量，另于源极/漏极区域与各栅极之间分别形成轻掺杂漏极(LDD)。
接着，执行步骤二，形成金属硅化物阻挡层，其中，所述金属硅化物阻挡层覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面。
示例性地，如图1C所示，金属硅化物阻挡层106覆盖所述栅极结构103和所述漏极1051之间的至少部分所述半导体衬底100的表面，也即覆盖栅极结构103和漏极1051之间的漂移区101的表面。
在一个示例中，所述金属硅化物阻挡层106覆盖部分所述栅极结构103的顶面以及所述栅极结构103和所述漏极1051之间的所述半导体衬底100的表面，也即，所述金属硅化物阻挡层106覆盖所述栅极结构103和所述漏极1051之间的所述半导体衬底100的表面并延伸到部分所述栅极结构103的顶面上，在所述栅极结构103的侧壁上形成有间隙壁104时，所述金属硅化物阻挡层106还覆盖与所述漏极邻近的栅极结构103一侧壁上的间隙壁104。
在一个示例中，所述金属硅化物阻挡层106包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，所述氧化物层例如包括氧化硅、所述氮化物层例如包括氮化硅、所述氮氧化物层包括氮氧化硅。
示例性地，金属硅化物阻挡层106中的所述氮化物层、所述氮氧化物层的厚度均小于所述氧化物层的厚度，例如，所述氮化物层的厚度可以为350～700埃，所述氮氧化物层的厚度可以为350～700埃，所述氧化物层的厚度可以包括1000～3000埃，例如1000埃、1500埃、2000埃、2500埃、3000埃等。
值得一提的是，所述金属硅化物阻挡层106还可以包括其他适合的材料，例如金属硅化物阻挡层106还可以包括氧化硅层、氮化硅层、氮氧化硅层和掺碳的氮化硅层等中的至少一种。
在一个示例中，如图1B和图1C所示，形成所述金属硅化物阻挡层106的方法包括以下步骤：
首先，如图1B所示，沉积形成金属硅化物阻挡材料层106a，以覆盖所述栅极结构103、所述间隙壁104、所述源极1052和所述漏极1051，进一步地，所述金属硅化物阻挡材料层106a覆盖整个半导体衬底的表面，可通过例如化学气相沉积、物理气相沉积或原子层沉积的方法共形沉积形成所述金属硅化物阻挡材料层106a。
接着，如图1C所示，图案化所述金属硅化物阻挡材料层，以形成所述金属硅化物阻挡层106。
具体地，可首先在所述金属硅化物阻挡材料层上形成图案化的掩膜层，例如图案化的光刻胶层，该图案化的掩膜层定义预定形成的金属硅化物阻挡层106，然后以图案化的掩膜层为掩膜，蚀刻所述金属硅化物阻挡材料层停止于所述半导体衬底的表面，以形成所述金属硅化物阻挡层106，该蚀刻工艺可以使用干法蚀刻或者湿法蚀刻等方法实现对金属硅化物阻挡材料层的蚀刻，最后去除图案化的掩膜层。
其中，最终形成的金属硅化物阻挡层106露出了部分栅极结构顶面、漏极表面以及源极表面等，以便于后续形成金属硅化物。
随后，在所述源极、所述漏极和所述栅极结构露出的表面上形成金属硅化物层。
在一个示例中，如图1D所示，为了降低接触电阻，在所述源极1052、所述漏极1051和所述栅极结构103的部分表面上形成有金属硅化物层107，其中，所述金属硅化物层107可以包括CoSix、NiSix及PtSix或其组合的材料。
在一个示例中，如图1D至1E所示，形成所述金属硅化物层107的方法包括以下步骤：首先，如图1D所示，沉积金属层107a，其可包含镍(nickel)、钴(cobalt)及铂(platinum)或其组合的材料。接着加热衬底，造成金属层与其下的硅层发生硅化作用，金属硅化物层107区域因而形成。接着使用可侵蚀金属层，但不致侵蚀金属硅化层区域的蚀刻剂，以将未反应的金属层除去。
随后，形成层间介电层，以覆盖所述栅极结构103、所述源极1052、所述漏极1051以及所述金属硅化物阻挡层106。
具体地，如图1F所示，形成层间介电层109，以覆盖所述栅极结构103、所述源极1052、所述漏极1051以及所述金属硅化物阻挡层106，也即进一步地，层间介电层覆盖半导体衬底露出的所有表面、所述栅极结构103、所述源极1052、间隙壁104、所述漏极1051以及所述金属硅化物阻挡层106。
所述层间介电层109可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
示例性地，还可以通过平坦化的方法(例如化学机械研磨)对沉积的层间介电层109进行平坦化，以使层间介电层109具有平坦的表面。
接着，执行步骤三，在至少部分所述金属硅化物阻挡层的表面上形成第一接触孔。
具体地，如图1G所示，在至少部分所述金属硅化物阻挡层106的表面上形成第一接触孔1081。
在一个示例中，在形成所述第一接触孔的步骤中，还包括以下步骤：
在所述源极1052的部分表面上形成第二接触孔1082，所述第二接触孔1082电连接所述源极1052；
在所述漏极1051的部分表面上形成第三接触孔1083，所述第三接触孔1083电连接所述漏极1051。
在一个示例中，形成所述第一接触孔、所述第二接触孔和所述第三接触孔的方法包括以下步骤：
首先，在所述层间介电层109的表面上形成图案化的掩膜层(例如图案化的光刻胶层)，该图案化的掩膜层定义预定形成的第一接触孔、第二接触孔和第三接触孔的图案化以及位置等。
接着，以图案化的掩膜层为掩膜，蚀刻所述层间介电层，以分别形成第一接触孔、第二接触孔和第三接触孔，其中，蚀刻形成第一接触孔时，可停止在金属硅化物阻挡层106中的氮化物层中，也即可以停止在氮化物层的表面，由于金属硅化物阻挡层106包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，氮化物层和氮氧化物层可以用作刻蚀阻挡层，这样能够保证在第一接触孔的刻蚀过程中不会被刻蚀到半导体衬底中，而是停止在氮化物层上。其中第二接触孔和第三接触孔的刻蚀停止在半导体衬底的表面上。
随后，去除图案化的掩膜层，可以使用本领域技术人员熟知的方法。
随后，形成导电材料填充所述第一接触孔、第二接触孔和第三接触孔，以形成最终的第一接触孔1081、第二接触孔1082和第三接触孔1083。其中，所述导电材料可以为本领域技术人员熟知的任何适合的导电材料，包括但不限于金属材料，其中，所述金属材料可以包括Ag、Au、Cu、Pd、Pt、Cr、Mo、Ti、Ta、W和Al中的一种或几种。
其中，所述第一接触孔1081、第二接触孔1082和第三接触孔1083中填充有相同的导电材料，例如可均填充有铜金属等，也可以填充有不同的导电材料。
在一个示例中，在至少部分所述金属硅化物阻挡层106的表面上设置有第一接触孔1081。其中，所述第一接触孔1081可以部分位于所述栅极结构上方的金属硅化物阻挡层106的表面上，部分位于所述间隙壁上方的金属硅化物阻挡层106的表面上以及部分位于所述间隙壁和所述漏极之间的半导体衬底表面上的金属硅化物阻挡层106的表面上，或者，所述第一接触孔还可以仅位于所述间隙壁和所述漏极之间的半导体衬底表面上的金属硅化物阻挡层106的表面上，或者，所述第一接触孔还可以部分位于所述间隙壁上方的金属硅化物阻挡层106的表面上以及部分位于所述间隙壁和所述漏极之间的半导体衬底表面上的金属硅化物阻挡层106的表面上。
在一个示例中，所述金属硅化物阻挡层106包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，则所述第一接触孔1081的底部位于所述氮化物层中，例如，所述第一接触孔1081的底部位于所述氮化物层的表面，这样可以通过调整金属硅化物阻挡层106中的氮化物层下方的氧化物层的厚度来调节漂移区电场的耗尽，进而改善器件特性。
在一个示例中，在所述源极1052的部分表面上设置有第二接触孔1082，所述第二接触孔1082电连接所述源极1052，更进一步地，所述第二接触孔1082电连接所述源极1052表面的金属硅化物层107，以实现和所述源极1052的电连接。
进一步地，所述第二接触孔1082和所述第一接触孔1081电连接在一起并接地，进而可以增强对漂移区的耗尽，进而提升器件的击穿电压。
其中，第二接触孔1082和第一接触孔1081可以通过电连接相同的金属层或者金属互连结构的方式实现两者之间的电连接，或者其他适合的方式电连接在一起。
在一个示例中，在所述漏极1051的部分表面上设置有第三接触孔1083，所述第三接触孔1083电连接所述漏极1051，更进一步地，所述第三接触孔1083电连接所述漏极1051表面的金属硅化物层107，以实现和所述漏极1051的电连接。
在一个示例中，为了增强漂移区的耗尽，第一接触孔1081的宽度大于所述第二接触孔1082和所述第三接触孔1083的宽度，该宽度是指第一接触孔1081、所述第二接触孔1082和所述第三接触孔1083在源极和漏极连线及其延长线方向上的直径。
在一个示例中，所述第一接触孔1081贯穿所述金属硅化物阻挡层106上方的所述层间介电层109，所述第二接触孔1082贯穿所述源极1052上方的所述层间介电层109，所述第三接触孔1083贯穿所述漏极1051上方的所述层间介电层109。
至此完成了对本发明的LDMOS器件的制造方法的关键步骤的说明，对于完整的器件结构制备还可能需要其他的步骤，在此不做一一赘述。
综上所述，通过本发明的制造方法形成的LDMOS器件包括金属硅化物阻挡层，其覆盖栅极结构和所述漏极之间的至少部分所述半导体衬底的表面，以及设置在至少部分所述金属硅化物阻挡层的表面上的第一接触孔，进而增强漂移区的耗尽来提高器件的击穿电压，进而提高器件的性能，进一步地，所述金属硅化物阻挡层106包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，则所述第一接触孔的底部位于所述氮化物层中，例如，所述第一接触孔的底部位于所述氮化物层的表面，这样可以通过调整金属硅化物阻挡层106中的氮化物层下方的氧化物层的厚度来调节漂移区电场的耗尽，进而改善器件特性，另外本发明的LDMOS器件在漏端的漂移区内无需设置浅沟槽隔离结构，因此，大大降低了器件的导通电阻，并且本发明的方法无需增加光刻版，也不用重复利用光刻版来增加工艺步骤，工艺简单，容易控制。
实施例三
本发明还提供了一种电子装置，包括实施例一所述的LDMOS器件，所述LDMOS器件根据实施例二所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的LDMOS器件，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例一所述的LDMOS器件，所述LDMOS器件包括：
半导体衬底；
漂移区，设置在所述半导体衬底中；
栅极结构，设置在所述半导体衬底的部分表面上，并覆盖部分所述漂移区的表面；
源极和漏极，分别设置在所述栅极结构两侧的半导体衬底中，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔；
金属硅化物阻挡层，覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面；
第一接触孔，设置在至少部分所述金属硅化物阻挡层的表面上。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (18)

1.一种LDMOS器件，其特征在于，包括：
半导体衬底；
漂移区，设置在所述半导体衬底中；
栅极结构，设置在所述半导体衬底的部分表面上，并覆盖部分所述漂移区的表面；
源极和漏极，分别设置在所述栅极结构两侧的半导体衬底中，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔；
金属硅化物阻挡层，覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面；
第一接触孔，设置在至少部分所述金属硅化物阻挡层的表面上。
2.如权利要求1所述的LDMOS器件，其特征在于，所述金属硅化物阻挡层覆盖部分所述栅极结构的顶面以及所述栅极结构和所述漏极之间的所述半导体衬底的表面。
3.如权利要求1所述的LDMOS器件，其特征在于，所述金属硅化物阻挡层包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，所述第一接触孔的底部位于所述氮化物层中。
4.如权利要求3所述的LDMOS器件，其特征在于，所述氮化物层和所述氮氧化物层的厚度均小于所述氧化物层的厚度。
5.如权利要求1所述的LDMOS器件，其特征在于，
在所述源极的部分表面上设置有第二接触孔，所述第二接触孔电连接所述源极；
在所述漏极的部分表面上设置有第三接触孔，所述第三接触孔电连接所述漏极。
6.如权利要5所述的LDMOS器件，其特征在于，所述第一接触孔的宽度大于所述第二接触孔和所述第三接触孔的宽度。
7.如权利要求5所述的LDMOS器件，其特征在于，所述第一接触孔和所述第二接触孔电连接并均接地。
8.如权利要求5所述的LDMOS器件，其特征在于，还包括层间介电层，所述层间介电层覆盖所述栅极结构、所述源极、所述漏极以及所述金属硅化物阻挡层，所述第一接触孔贯穿所述金属硅化物层上方的所述层间介电层，所述第二接触孔贯穿所述源极上方的所述层间介电层，所述第三接触孔贯穿所述漏极上方的所述层间介电层。
9.一种LDMOS器件的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底中形成有漂移区，在所述半导体衬底的部分表面上形成有栅极结构，所述栅极结构覆盖部分所述漂移区的表面，在所述栅极结构两侧的半导体衬底中分别形成有源极和漏极，其中，所述漏极设置在所述漂移区内并与所述栅极结构之间存在间隔；
形成金属硅化物阻挡层，其中，所述金属硅化物阻挡层覆盖所述栅极结构和所述漏极之间的至少部分所述半导体衬底的表面；
在至少部分所述金属硅化物阻挡层的表面上形成第一接触孔。
10.如权利要求9所述的制造方法，其特征在于，所述金属硅化物阻挡层覆盖部分所述栅极结构的顶面以及所述栅极结构和所述漏极之间的所述半导体衬底的表面。
11.如权利要求9所述的制造方法，其特征在于，所述金属硅化物阻挡层包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，所述第一接触孔的底部位于所述氮化物层中。
12.如权利要求11所述的制造方法，其特征在于，所述氮化物层和所述氮氧化物层的厚度均小于所述氧化物层的厚度。
13.如权利要求9所述的制造方法，其特征在于，形成所述金属硅化物阻挡层的方法包括以下步骤：
沉积形成金属硅化物阻挡材料层，以覆盖所述栅极结构、所述源极和所述漏极；
图案化所述金属硅化物阻挡材料层，以形成所述金属硅化物阻挡层。
14.如权利要求9所述的制造方法，其特征在于，在形成所述第一接触孔的步骤中，还包括以下步骤：
在所述源极的部分表面上形成第二接触孔，所述第二接触孔电连接所述源极；
在所述漏极的部分表面上形成第三接触孔，所述第三接触孔电连接所述漏极。
15.如权利要求14所述的制造方法，其特征在于，所述第一接触孔的宽度大于所述第二接触孔和所述第三接触孔的宽度。
16.如权利要求14所述的制造方法，其特征在于，所述第一接触孔和所述第二接触孔电连接并均接地。
17.如权利要求14所述的制造方法，其特征在于，在形成所述金属硅化物阻挡层之后，形成所述第一接触孔之前，还包括以下步骤：
形成层间介电层，以覆盖所述栅极结构、所述源极、所述漏极以及所述金属硅化物阻挡层，其中，所述第一接触孔贯穿所述金属硅化物阻挡层上方的所述层间介电层，所述第二接触孔贯穿所述源极上方的所述层间介电层，所述第三接触孔贯穿所述漏极上方的所述层间介电层。
18.一种电子装置，其特征在于，所述电子装置包括如权利要求1至8之一所述的LDMOS器件。
CN201710660988.8A 2017-08-04 2017-08-04 一种ldmos器件及其制造方法和电子装置 Pending CN109390399A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710660988.8A CN109390399A (zh) 2017-08-04 2017-08-04 一种ldmos器件及其制造方法和电子装置
KR1020207006168A KR102367270B1 (ko) 2017-08-04 2018-08-03 Ldmos 소자와 그 제조 방법 및 전자 장치
US16/644,856 US11158737B2 (en) 2017-08-04 2018-08-03 LDMOS component, manufacturing method therefor, and electronic device
PCT/CN2018/098447 WO2019024906A1 (zh) 2017-08-04 2018-08-03 一种ldmos器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710660988.8A CN109390399A (zh) 2017-08-04 2017-08-04 一种ldmos器件及其制造方法和电子装置

Publications (1)

Publication Number Publication Date
CN109390399A true CN109390399A (zh) 2019-02-26

Family

ID=65232277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710660988.8A Pending CN109390399A (zh) 2017-08-04 2017-08-04 一种ldmos器件及其制造方法和电子装置

Country Status (4)

Country Link
US (1) US11158737B2 (zh)
KR (1) KR102367270B1 (zh)
CN (1) CN109390399A (zh)
WO (1) WO2019024906A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635540A (zh) * 2019-10-08 2021-04-09 无锡华润上华科技有限公司 Ldmos器件及其制备方法
CN112652665A (zh) * 2020-12-22 2021-04-13 时磊 具有完全金属硅化层栅极的器件及其制造方法
CN113675087A (zh) * 2020-05-14 2021-11-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114122133A (zh) * 2020-09-01 2022-03-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法、电子装置
CN114743970A (zh) * 2022-06-09 2022-07-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法
CN115084232A (zh) * 2022-07-21 2022-09-20 北京芯可鉴科技有限公司 异质结横向双扩散场效应晶体管、制作方法、芯片及电路
CN115513060A (zh) * 2022-11-03 2022-12-23 杭州晶丰明源半导体有限公司 Ldmos器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582459B (zh) * 2019-09-27 2022-04-08 无锡华润上华科技有限公司 一种横向双扩散金属氧化物半导体器件及其制作方法
US11456364B2 (en) * 2020-09-23 2022-09-27 Globalfoundries U.S. Inc. Structure and method to provide conductive field plate over gate structure
US11532742B2 (en) 2021-03-19 2022-12-20 Globalfoundries U.S. Inc. Integrated circuit structure with metal gate and metal field plate having coplanar upper surfaces
US11942325B2 (en) 2022-01-06 2024-03-26 Globalfoundries U.S. Inc. Transistor structure with gate over well boundary and related methods to form same
CN115497830A (zh) * 2022-11-21 2022-12-20 广州粤芯半导体技术有限公司 半导体器件的制造方法及半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639875A (zh) * 2003-01-29 2005-07-13 株式会社东芝 功率半导体器件
US20060261378A1 (en) * 2005-04-29 2006-11-23 Stmicroelectronics S.R.L. Manufacturing process for lateral power MOS transistors
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
CN104867974A (zh) * 2014-02-25 2015-08-26 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其制作方法
CN105789280A (zh) * 2014-12-25 2016-07-20 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN106972052A (zh) * 2015-12-31 2017-07-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976793B1 (ko) * 2007-12-31 2010-08-20 주식회사 동부하이텍 모스 트랜지스터의 제조 방법
US20110012267A1 (en) * 2009-07-17 2011-01-20 Stmicroelectronics S.R.L. Semiconductor integrated device having a contact structure, and corresponding manufacturing process
US20130020632A1 (en) * 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region
CN204102905U (zh) * 2014-08-13 2015-01-14 昆山华太电子技术有限公司 一种rf-ldmos漏端场板结构
US9590053B2 (en) * 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
CN106257630B (zh) * 2015-06-16 2019-08-30 北大方正集团有限公司 射频rf ldmos器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639875A (zh) * 2003-01-29 2005-07-13 株式会社东芝 功率半导体器件
US20060261378A1 (en) * 2005-04-29 2006-11-23 Stmicroelectronics S.R.L. Manufacturing process for lateral power MOS transistors
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
CN104867974A (zh) * 2014-02-25 2015-08-26 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其制作方法
CN105789280A (zh) * 2014-12-25 2016-07-20 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN106972052A (zh) * 2015-12-31 2017-07-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635540A (zh) * 2019-10-08 2021-04-09 无锡华润上华科技有限公司 Ldmos器件及其制备方法
WO2021068647A1 (zh) * 2019-10-08 2021-04-15 无锡华润上华科技有限公司 Ldmos器件及其制备方法
CN113675087A (zh) * 2020-05-14 2021-11-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113675087B (zh) * 2020-05-14 2024-03-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114122133A (zh) * 2020-09-01 2022-03-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法、电子装置
CN112652665A (zh) * 2020-12-22 2021-04-13 时磊 具有完全金属硅化层栅极的器件及其制造方法
CN114743970A (zh) * 2022-06-09 2022-07-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法
CN115084232A (zh) * 2022-07-21 2022-09-20 北京芯可鉴科技有限公司 异质结横向双扩散场效应晶体管、制作方法、芯片及电路
CN115084232B (zh) * 2022-07-21 2023-01-17 北京芯可鉴科技有限公司 异质结横向双扩散场效应晶体管、制作方法、芯片及电路
CN115513060A (zh) * 2022-11-03 2022-12-23 杭州晶丰明源半导体有限公司 Ldmos器件及其制造方法

Also Published As

Publication number Publication date
KR20200044007A (ko) 2020-04-28
US11158737B2 (en) 2021-10-26
US20200220010A1 (en) 2020-07-09
KR102367270B1 (ko) 2022-02-24
WO2019024906A1 (zh) 2019-02-07

Similar Documents

Publication Publication Date Title
CN109390399A (zh) 一种ldmos器件及其制造方法和电子装置
US8963227B2 (en) Semiconductor devices having a diffusion barrier layer and methods of manufacturing the same
US9691621B2 (en) Silicide region of gate-all-around transistor
TWI310593B (en) Method and structure for a 1t-ram bit cell and macro
TW455995B (en) Semiconductor apparatus and its manufacturing method
TWI459476B (zh) 具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體裝置的製備
KR100791433B1 (ko) 고성능 장치의 금속 대체 게이트의 구조체 및 방법
TWI327777B (en) Strained silicon mos device with box layer between the source and drain regions
JP4971559B2 (ja) 半導体装置の製造方法
US20170125531A9 (en) Thicker bottom oxide for reduced miller capacitance in trench metal oxide semiconductor field effect transistor (mosfet)
US8703594B2 (en) Semiconductor device having a treated gate structure and fabrication method thereof
CN107978635A (zh) 一种半导体器件及其制造方法和电子装置
WO2018040864A1 (zh) 半导体器件及其制造方法
CN108155237A (zh) 一种半导体器件及其制造方法和电子装置
CN110310892A (zh) 一种半导体器件及其制作方法、电子装置
CN109904162A (zh) 一种铁电存储器单元及其制造方法
TW200524156A (en) Devices with high-k gate dielectric
CN109979821A (zh) 一种半导体器件及其制作方法
CN103681291B (zh) 一种金属硅化物的形成方法
WO2012065378A1 (zh) 一种半导体器件及其形成方法
CN107799470A (zh) 一种半导体器件及其制造方法、电子装置
CN108447824A (zh) 一种半导体器件及其制造方法
CN111710718B (zh) 一种环栅半导体器件及制作方法、电子设备
CN103681263A (zh) 一种用于减小接触插塞和栅极结构之间的寄生电容的方法
CN112366179A (zh) 半导体器件结构和制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190226