CN104867974A

CN104867974A - Ldmos器件及其制作方法

Info

Publication number: CN104867974A
Application number: CN201410065295.0A
Authority: CN
Inventors: 蒲贤勇; 马千成; 程勇; 曹国豪
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-02-25
Filing date: 2014-02-25
Publication date: 2015-08-26

Abstract

本申请提供了一种LDMOS器件及其制作方法。该LDMOS器件包括：半导体衬底；设置于半导体衬底中的体区和漂移区；设置于半导体衬底上的栅极；设置于漂移区中的漏极；其中，漂移区还包括阻挡漂移区热载流子漂移的漂移阻挡部。本申请在漂移区设置的漂移阻挡部能阻挡热载流子向栅极方向漂移，不但能降低栅极下方的电场强度，而且使最强电场发生的位置向下移动从而远离栅极的栅氧化层。电场强度的降低，提高了漂移区的击穿电压、减少了碰撞电离的发生，即减少了热载流子产生的数量；又由于最强电场的位置下移，到达栅氧化层的距离增加，使实际作用于栅氧化层的热载流子数量减少，从而最终实现了阻碍热载流子作用的效果，提高了器件的可靠性。

Description

LDMOS器件及其制作方法

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种LDMOS器件及其制作方法。

背景技术

随着科技的发展，电子产品的种类日益增多，电子产品的集成电路的集成程度也越来越高。其中，横向扩散金属氧化物晶体管（LDMOS）器件一直向着高增益、高效率的方向发展，随着栅氧化层厚度、结深、沟道长度的减小，器件在高压环境下，必然会产生高电场区域，MOSFET沟道中电场场强增加，沟道中的载流子在这种强电场的作用下将获得很高的能量，这些高能载流子称为“热载流子”。热载流子撞击晶格原子，发生碰撞电离现象，产生次级电子空穴对，其中，部分空穴成为了衬底电流，而部分热载流子可以越过Si/SiO₂势垒形成栅极电流，进而在Si/SiO₂处产生栅氧化层陷阱电荷界面态，进而影响沟道内载流子的迁移率和有效沟道势能，导致器件阈值电压漂移、跨导降低、甚至栅氧化层击穿，影响器件的性能和使用寿命。

如图1所示，该图示出了现有技术中一种典型的LDMOS器件的剖面结构示意图，该LDMOS器件包括：半导体衬底100；设置于半导体衬底100中的体区101和漂移区102；设置于半导体衬底100上的栅极103，该栅极103的一部分设置在体区101所在的半导体衬底100上，另一部分设置在漂移区102所在的半导体衬底100上；设置于栅极103两侧的侧墙104；设置于体区101中的源极111、拾取连接部112和超浅结113；设置于漂移区102中的漏极121。如上所分析的，在LDMOS器件中由于存在热载流子效应，导致器件阈值电压漂移、跨导降低、甚至栅氧化层击穿，使器件的可靠性极大降低。

发明内容

本申请旨在提供一种LDMOS器件及其制作方法，以解决现有技术中热载流子效应严重导致器件栅氧化层击穿的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种LDMOS器件，包括：半导体衬底；设置于半导体衬底中的体区和漂移区；设置于半导体衬底上的栅极；设置于漂移区中的漏极；漂移区还包括阻挡漂移区热载流子漂移的漂移阻挡部。

进一步地，上述漂移阻挡部位于半导体衬底中靠近栅极的区域内，并且漂移阻挡部中含有的杂质离子为漂移区杂质离子的反型离子。

进一步地，上述漂移阻挡部由栅极侧壁边缘对应的半导体衬底向漏极延伸。

进一步地，上述漂移阻挡部的深度为漂移区的深度的1/10～2/3；漂移阻挡部的宽度为漂移区的宽度的1/10～3/5。

进一步地，上述漂移阻挡部中的杂质离子浓度为1E15～1E19个原子/cm³。

进一步地，上述漂移区的杂质离子为磷离子，漂移阻挡部的杂质离子为硼离子；或者上述漂移区的杂质离子为硼离子，漂移阻挡部的杂质离子为磷离子。

进一步地，上述LDMOS器件还包括金属硅化物阻挡层，金属硅化物阻挡层设置半导体衬底上，且位于栅极与漂移区的漏极之间。

进一步地，上述金属硅化物阻挡层包括：富硅二氧化硅层，设置在半导体衬底上；硅烷层，设置在富硅二氧化硅层上。

根据本申请的另一方面，提供了一种LDMOS器件的制作方法，制作方法包括：在半导体衬底上进行第一次离子注入形成体区；在半导体衬底上进行第二次离子注入形成漂移区；在半导体衬底上制作栅极；在漂移区内进行第三次离子注入形成漂移阻挡部；以及在漂移区和体区进行第四次离子注入，形成漂移区的漏极和体区的源极。

进一步地，上述第三次离子注入的杂质离子为漂移区杂质离子的反型离子。

进一步地，上述第三次离子注入的能量为10～200Kev，剂量为1E15～1E19个原子/cm³，注入方向与半导体衬底的夹角为5～85度。

进一步地，上述第三次离子注入采用轻掺杂漏注入工艺实施。

进一步地，上述第二次离子注入的杂质离子为N型离子，第三次离子注入的杂质离子为P型离子；或者

上述第二次离子注入的杂质离子为P型离子，第三次离子注入的杂质离子为N型离子。

进一步地，上述制作方法还包括：在完成漏极的制作后在漂移区的上方形成金属硅化物阻挡层的过程。

应用本申请的技术方案，在漂移区设置的漂移阻挡部能够阻挡热载流子向栅极方向漂移，不但能降低栅极下方的电场强度，而且使最强电场发生的位置向下移动从而远离栅极的栅氧化层。由于电场强度的降低，从而提高了漂移区的击穿电压、减少了碰撞电离的发生，即减少了热载流子产生的数量；又由于最强电场的位置下移，到达栅氧化层的距离增加，使实际作用于栅氧化层的热载流子数量减少。从而最终实现了阻碍热载流子作用的效果，提高了器件的可靠性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中一种LDMOS器件的剖面结构示意图；

图2示出了本申请一种优选实施方式所提供的LDMOS器件的剖面结构示意图；

图3示出了本申请另一种优选实施方式所提供的LDMOS器件的制作流程图；

图4至图11示出了实施图3中各步骤后所形成的器件的剖面结构示意图；其中

图4示出了在本申请所提供的半导体衬底上进行第一次离子注入形成体区后的剖面结构示意图；

图5示出了在图4所示的半导体衬底上进行第二次离子注入形成漂移区后的剖面结构示意图；

图6示出了在图5所示的半导体衬底上制作栅极后的剖面结构示意图；

图7示出了在图6所示的体区内进行轻掺杂漏离子注入形成超浅结后的剖面结构示意图；

图8示出了在图7所示的所述漂移区内进行第三次离子注入形成漂移阻挡部后的剖面结构示意图；

图9示出了在图8所示的栅极的两侧形成侧墙后的剖面结构示意图；

图10示出了在图9所示的体区和漂移区进行第四次离子注入形成体区的源极和漂移区的漏极后的剖面结构示意图；

图11示出了在图10所示的体区进行第五次离子注入形成拾取连接部后的剖面结构示意图；以及

图12示出了在图11所示的漂移区的上方形成金属硅化物阻挡层后的剖面结构示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述作出相应解释。

正如背景技术所介绍的，现有LDMOS器件中热载流子效应严重，导致器件的阈值降低，为了解决上述问题，本申请提出了一种LDMOS器件及其制作方法。

在本申请一种优选的实施方式中，如图2所示，所提供的LDMOS器件包括半导体衬底100，设置于半导体衬底100中的体区101和漂移区102，设置于半导体衬底100上的栅极103，设置于漂移区102中的漏极121；而且上述漂移区102还包括阻挡漂移区102热载流子漂移的漂移阻挡部122。

具有上述结构的LDMOS器件，在漂移区102中设置的漂移阻挡部122能够阻挡热载流子向栅极103方向漂移，不但能降低栅极103下方的电场强度，而且使最强电场发生的位置向下移动从而远离栅极103的栅氧化层。由于电场强度的降低，从而提高了漂移区102的击穿电压、减少了碰撞电离的发生，即减少了热载流子产生的数量；又由于最强电场的位置下移，到达栅氧化层的距离增加，使实际作用于栅氧化层的热载流子数量减少。从而最终实现了阻碍热载流子作用的效果，提高了器件的可靠性。

本领域技术人员应该清楚的是，上述LDMOS器件还可以包括设置于栅极103两侧的侧墙104，设置于体区101中源极111、拾取连接部112和超浅结113。

为了更好地实现对热载流子漂移的阻挡作用，优选上述漂移阻挡部122位于半导体衬底100中靠近栅极103的区域内，漂移阻挡部122的杂质离子为漂移区102杂质离子的反型离子。

进一步地，本申请为了以较小的漂移阻挡部122实现理想的阻挡效果，优选上述漂移阻挡部122由栅极103侧壁边缘对应的半导体衬底100向漏极121延伸。上述结构的漂移阻挡部能够在漂移区横向方向上更大范围地阻挡载流子的漂移。

本申请经过多次试验发现将上述漂移阻挡部122的深度控制在漂移区102的深度的1/10～2/3之间、漂移阻挡部122的宽度控制在漂移区102的宽度的1/10～3/5之间时，对热载流子的漂移阻挡作用更明显。

在本申请一种优选的实施例中，上述漂移阻挡部122内杂质离子浓度为1E15～1E19个原子/cm³。进一步优选漂移区102的杂质离子为磷离子，漂移阻挡部122的杂质离子为硼离子；或者漂移区102的杂质离子为硼离子，漂移阻挡部122的杂质离子为磷离子。

另外，为了防止漂移区102的半导体衬底100表面形成金属硅化物，优选上述LDMOS器件还可以进一步包括金属硅化物阻挡层105，金属硅化物阻挡层105设置在半导体衬底100上，且位于栅极103与漂移区102的漏极121之间。

本申请的金属硅化物阻挡层105可以包括二氧化硅层和硅烷层152，为了避免在干法刻蚀硅烷的过程中其中的等离子体紫外线对半导体衬底100的影响，进而破坏阈值电压的均匀性，优选上述金属硅化物阻挡层105包括富硅二氧化硅层151和硅烷层152，富硅二氧化硅层151设置在所述半导体衬底100上；硅烷层152设置在所述富硅二氧化硅层151上。富硅二氧化硅相对于现有技术中的二氧化硅具有较高的消光系数，因此能够避免紫外线对半导体衬底100的影响。

在本申请另一种优选的实施方式中，提供了一种LDMOS器件的制作方法，如图3所示，该制作方法包括：在半导体衬底100上进行第一次离子注入形成体区101；在半导体衬底100上进行第二次离子注入形成漂移区102；在半导体衬底100上制作栅极103；在漂移区102内进行第三次离子注入形成漂移阻挡部122；以及在漂移区102和体区101进行第四次离子注入，形成漂移区102的漏极121和体区101的源极111。

采用上述制作方法得到的LDMOS器件，在漂移区102的靠近栅极103的半导体衬底100中设置的漂移阻挡部122能够阻挡热载流子向栅极103方向漂移，从而提高了漂移区102的击穿电压、减少了碰撞电离的发生，实现了阻碍热载流子效用的产生。上述制作过程的各步骤均可运用现有技术的已有技术手段实施，方法简便，有利于大规模使用。

现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

首先在半导体衬底100上进行第一次离子注入形成如图4所示的体区101。本申请优选实施第一次离子注入的过程包括：在半导体衬底100上设置光刻胶层，然后对该光刻胶层进行图形化处理，在将要形成体区101的部分形成开口，接着在图形化后的光刻胶层的保护下，对开口部分对应的半导体衬底100进行离子注入。本领域技术人员应该清楚的是，如果半导体衬底100为P型衬底，那么第一次离子注入应该注入P型离子，以形成体区101；如果衬底为N型衬底，那么第一次离子注入应该注入N型离子，以形成体区101。

然后在图4所示的半导体衬底100上进行第二次离子注入形成如图5所示的漂移区102。本申请优选第二次离子注入采用与第一次离子注入相似的注入方法，都是采用光刻胶将不希望离子注入的半导体衬底100保护起来，然后再进行离子注入。同样，本领域技术人员应该清楚的是，如果半导体衬底100为P型衬底，那么第二次离子注入应该注入N型离子，以形成漂移区102；如果衬底为N型衬底，那么第二次离子注入应该注入P型离子，以形成漂移区102。

在完成体区101和漂移区102的制作之后，在图5所示的半导体衬底100上制作如图6所示的栅极103。本领域技术人员应该清楚的是，本申请LDMOS器件的栅极103与现有技术的栅极103相同都是作为LDMOS器件的控制栅，栅极103的制作过程包括：在半导体衬底100上设置氧化层；在氧化层上沉积形成多晶硅层；在多晶硅层上设置光刻胶层；对光刻胶层进行图形化处理；以图形化的光刻胶层为掩膜对多晶硅层和氧化层进行刻蚀，得到上述栅极103，其中的氧化层在刻蚀后作为栅极103的栅氧化层。

完成栅极103的制作之后，优选先在图6所示的体区101内进行轻掺杂漏注入（LDD注入），形成图7所示的超浅结113，然后再进行制作漂移阻挡部122的过程。本领域技术人员应该清楚的是，当体区101中的杂质离子为P型离子时，该步骤S4所注入的离子为N型离子，当体区101中的杂质离子为N型离子时，该步骤S4所注入的离子为P型离子。

完成上述轻掺杂漏注入后，在图7所示靠近栅极103的漂移区102内进行第三次离子注入形成图8所示的漂移阻挡部122，漂移阻挡部122的杂质离子为漂移区102杂质离子的反型离子。

离子注入的能量、剂量和角度均有可能影响漂移阻挡层改善热载流子效应的效果，其中杂质离子注入的剂量越高、能量越大，所形成的漂移阻挡部122中杂质浓度越高、结所在的位置越深，那么效果就越好，本申请优选上述第三次注入的能量为10～200Kev，剂量为1E15～1E19个原子/cm³，注入方向与半导体衬底100的夹角为5～85度，优选10～80度，更优选20～75度，进一步优选30～60度，最优选30～45度。

本申请为了优化漂移阻挡部122对载流子的阻挡效果，优选上述第三次离子注入采用轻掺杂漏注入工艺实施。优选上述轻掺杂漏注入的过程包括：在半导体衬底100和栅极103上设置光刻胶层；对该光刻胶层进行图形化处理，去除在漂移区102上方的光刻胶层；然后在图形化的光刻胶层的保护下，对漂移区102进行离子注入；在离子注入完成后对半导体衬底100进行退火处理。

同时，申请人根据所形成的LDMOS器件的类型不同，对漂移阻挡部122的杂质离子做出了优选，其中，漂移区102的杂质离子为磷离子，漂移阻挡部122的杂质离子为硼离子；或者漂移区102的杂质离子为硼离子，漂移阻挡部122的杂质离子为磷离子。

完成上述漂移阻挡部122的制作之后，优选在图8所示的栅极103的两侧形成图9所示的侧墙104。该侧墙104的制作方法采用现有技术常用的侧墙104制作工艺即可，在此不再赘述。

侧墙104制作完成之后，在图9所示漂移区102进行第四次离子注入，形成图10所示的漂移区102的漏极121。优选在对图9所示的漂移区102进行第四次离子注入的同时，对体区101也采用相同的条件进行同时注入，形成体区101的源极111，当然，本领域技术人员也可以对体区101和漂移区102进行分别注入。

本申请优选第四次离子注入采用与第三次离子注入相似的注入方法，都是采用光刻胶将不希望离子注入的半导体衬底100保护起来，然后再进行离子注入。同样，本领域技术人员应该清楚的是，如果体区101的杂质离子为P型离子，那么第四次离子注入应该注入N型离子，以形成体区101的源极111；如果体区101的杂质离子N型离子，那么第四次离子注入应该注入P型离子，以形成体区101的源极111；如果漂移区102的杂质离子为P型离子，那么第四次离子注入应该注入N型离子，以形成漂移区102的漏极121；如果漂移区102的杂质离子N型离子，那么第四次离子注入应该注入P型离子，以形成漂移区102的漏极121。

进一步地，本申请优选在完成上述源极111和漏极121的制作之后，在图10所示的体区101进行第五次离子注入，形成图11所示的拾取连接部112。本申请优选第五次离子注入采用与第三次离子注入相似的注入方法，都是采用光刻胶将不希望离子注入的半导体衬底100保护起来，然后再进行离子注入。同样，本领域技术人员应该清楚的是，如果体区101的杂质离子为P型离子，那么第四次离子注入应该注入高浓度的P型离子，以形成体区101的拾取连接部112；如果体区101的杂质离子N型离子，那么第五次离子注入应该注入高浓度的N型离子，以形成体区101的拾取连接部112。

在本申请另一种优选的实施方式中，上述制作方法还包括：在完成第五次离子注入后在漂移区102的上方形成图12所示的金属硅化物阻挡层105的过程。且本申请优选形成上述金属硅化物阻挡层105的过程包括：在图11所示的半导体衬底100、栅极103和侧墙104上依次沉积富硅二氧化硅和硅烷，形成富硅二氧化硅层151和硅烷层152，然后对体区101上方、栅极103和侧墙104上的富硅二氧化硅层151和硅烷层152进行刻蚀，其中优选采用干法刻蚀法刻蚀硅烷层152，优选采用湿法刻蚀法刻蚀富硅二氧化硅层151。上述富硅二氧化硅的形成采用现有技术常用的沉积方法即可，而且可以调节其中含硅气体与氧化性气体的比例调节富硅二氧化硅中的硅含量。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1）、在漂移区的靠近栅极的半导体衬底中设置的漂移阻挡部能够阻挡热载流子向栅极方向漂移，从而提高了漂移区的击穿电压、减少了碰撞电离的发生，实现了阻碍热载流子效用的产生。

2）上述制作过程的各步骤均可运用现有技术的已有技术手段实施，方法简便，有利于大规模使用。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种LDMOS器件，包括：

半导体衬底；

设置于半导体衬底中的体区和漂移区；

设置于所述半导体衬底上的栅极；

设置于所述漂移区中的漏极；其特征在于，

所述漂移区还包括阻挡所述漂移区热载流子漂移的漂移阻挡部。

2.根据权利要求1所述的LDMOS器件，其特征在于，所述漂移阻挡部位于所述半导体衬底中靠近所述栅极的区域内，并且所述漂移阻挡部中含有的杂质离子为所述漂移区杂质离子的反型离子。

3.根据权利要求2所述的LDMOS器件，其特征在于，所述漂移阻挡部由所述栅极侧壁边缘对应的半导体衬底向所述漏极延伸。

4.根据权利要求3所述的LDMOS器件，其特征在于，所述漂移阻挡部的深度为所述漂移区的深度的1/10～2/3；所述漂移阻挡部的宽度为所述漂移区的宽度的1/10～3/5。

5.根据权利要求2所述的LDMOS器件，其特征在于，所述漂移阻挡部中的杂质离子浓度为1E15～1E19个原子/cm³。

6.根据权利要求2至5中任一项所述的LDMOS器件，其特征在于，

所述漂移区的杂质离子为磷离子，所述漂移阻挡部的杂质离子为硼离子；或者

所述漂移区的杂质离子为硼离子，所述漂移阻挡部的杂质离子为磷离子。

7.根据权利要求1所述的LDMOS器件，其特征在于，所述LDMOS器件还包括金属硅化物阻挡层，所述金属硅化物阻挡层设置在所述半导体衬底上，且位于所述栅极与所述漂移区的所述漏极之间。

8.根据权利要求7所述的LDMOS器件，其特征在于，所述金属硅化物阻挡层包括：

富硅二氧化硅层，设置在所述半导体衬底上；

硅烷层，设置在所述富硅二氧化硅层上。

9.一种LDMOS器件的制作方法，其特征在于，所述制作方法包括：

在半导体衬底上进行第一次离子注入形成体区；

在半导体衬底上进行第二次离子注入形成漂移区；

在所述半导体衬底上制作栅极；

在所述漂移区内进行第三次离子注入形成漂移阻挡部；以及

在所述漂移区和所述体区进行第四次离子注入，形成所述漂移区的漏极和所述体区的源极。

10.根据权利要求9所述的制作方法，其特征在于，所述第三次离子注入的杂质离子为所述漂移区杂质离子的反型离子。

11.根据权利要求10所述的制作方法，其特征在于，所述第三次离子注入的能量为10～200Kev，剂量为1E15～1E19个原子/cm³，注入方向与所述半导体衬底的夹角为5～85度。

12.根据权利要求10所述的制作方法，其特征在于，所述第三次离子注入采用轻掺杂漏注入工艺实施。

13.根据权利要求9至12中任一项所述的制作方法，其特征在于，

所述第二次离子注入的杂质离子为N型离子，所述第三次离子注入的杂质离子为P型离子；或者

所述第二次离子注入的杂质离子为P型离子，所述第三次离子注入的杂质离子为N型离子。

14.根据权利要求9所述的制作方法，其特征在于，所述制作方法还包括：在完成所述漏极的制作后在所述漂移区的上方形成金属硅化物阻挡层的过程。