CN102130000A - 沟槽型双层栅mos器件的制备方法 - Google Patents

沟槽型双层栅mos器件的制备方法 Download PDF

Info

Publication number
CN102130000A
CN102130000A CN 201010027312 CN201010027312A CN102130000A CN 102130000 A CN102130000 A CN 102130000A CN 201010027312 CN201010027312 CN 201010027312 CN 201010027312 A CN201010027312 A CN 201010027312A CN 102130000 A CN102130000 A CN 102130000A
Authority
CN
China
Prior art keywords
preparation
ion
well region
layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010027312
Other languages
English (en)
Other versions
CN102130000B (zh
Inventor
金勤海
李卫刚
缪进征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027312 priority Critical patent/CN102130000B/zh
Publication of CN102130000A publication Critical patent/CN102130000A/zh
Application granted granted Critical
Publication of CN102130000B publication Critical patent/CN102130000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽型双层栅MOS器件的制备方法，包括如下：在沟槽刻蚀形成之后，进行垂直的离子注入在沟槽下方的外延层内形成具有第一导电类型的第一阱区，第一导电类型与所述MOS器件的外延层导电类型相反；在制备两层栅之间的氧化层时，采用热氧化法生长氧化层；而在接触孔刻蚀形成之后，在接触孔下方进行离子注入，在接触孔下方形成具有第一导电类型的第二阱区，第二阱区延伸到外延层中，第二阱区的深度深于后续在所述沟槽中形成的上层栅在外延层内的深度。

Description

沟槽型双层栅MOS器件的制备方法
技术领域
本发明涉及一种沟槽型双层栅MOS器件的制备方法。
背景技术
沟槽型功率MOS器件是目前热门的功率器件。具有双层栅的沟槽型MOS器件则为较先进的功率MOS器件。图1为现有的一种沟槽型双层栅MOS器件的结构示意图。这种沟槽型双层栅MOS器件结构可以在不改变沟道宽度的情况下，通过增加一层多晶硅栅(屏蔽电极)将栅区与漏区隔离开来，以减少栅区和漏区之间的交叠区来降低米勒电容，从而降低器件的开关时间和开关损耗。但是，在中压和高压领域，因该器件的通态电阻受到外延层浓度和厚度的限制，很难进一步降低。
发明内容
本发明所要解决的技术问题是提供一种沟槽型双层栅MOS器件的制备方法。
为解决上述技术问题，本发明的沟槽型双层栅MOS器件的制备方法：
在所述MOS器件的沟槽刻蚀形成之后，进行垂直的离子注入在所述沟槽下方的外延层内形成具有第一导电类型的第一阱区，所述第一导电类型与所述MOS器件的外延层导电类型相反；
在制备双层栅之间的氧化层时，采用热氧化法生长所述氧化层；
而在接触孔刻蚀形成之后，在接触孔下方进行离子注入，在接触孔下方形成具有第一导电类型的第二阱区，所述第二阱区延伸到所述外延层中，所述第二阱区的深度深于后续在所述沟槽中形成的上层栅在硅衬底中的深度。
本发明的沟槽型双层栅MOS器件的制备方法，为在原有的沟槽型功率MOS器件的工艺平台上作进一步改进，增加了沟槽底部和接触孔底部两步离子注入，分别在沟槽下方和接触孔下方形成阱，器件截止时这两步离子束注入形成的两个阱区与外延区中的载流子相互耗尽使得米勒电容进一步降低。同时采用热氧工艺生长厚度均匀从而电击穿可靠性更好的两层栅间氧化层，使最终MOS器件拥有低米勒电容同时具有更低的通态电阻和更好的器件性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有的沟槽型双层栅MOS器件的结构示意图；
图2为采用本发明的方法制备的沟槽型双层栅MOS器件的结构示意图；
图3为实施本发明的方法步骤中沟槽刻蚀后的结构示意图；
图4为实施本发明的方法步骤中沟槽底部离子注入后的结构示意图；
图5为实施本发明的方法步骤中下层栅形成后的结构示意图；
图6为实施本发明的方法步骤中热氧形成下层栅上氧化层后的结构示意图；
图7为实施本发明的方法步骤中上层栅形成后的结构示意图；
图8为实施本发明的方法步骤中源区形成后的结构示意图；
图9为实施本发明的方法步骤中第二阱区注入后的结构示意图。
具体实施方式
本发明的沟槽型双层栅MOS器件的制备方法，为在原有结构的基础上，增加沟槽下面的第一阱区和接触孔下面的第二阱区，两个阱区的导电类型与外延层相反，另外，采用热氧工艺生长两层栅之间的氧化层，最终形成如图2所示的结构(图2为NMOS器件)。
下面以沟槽型双层栅NMOS器件为例对本发明的制备方法作详细说明，包括如下步骤：
1)在沟槽刻蚀形成(见图3)之后，在沟槽下方进行离子注入，在沟槽底部形成掺杂剂的导电类型与外延层相反的第一阱区(见图4)，在NMOS器件中为P型导电，第一阱区的掺杂浓度要较低，但高于外延层。沟槽的刻蚀之前的工艺与常规的工艺相同，可为在外延层上淀积硬阻挡层，之后利用光刻工艺定义出沟槽图形，并刻蚀硬阻挡层，而后进行沟槽的刻蚀。沟槽底部的离子注入采用垂直注入中，所注入的离子剂量范围为1012～1015原子/cm2，注入能量范围为1KeV～2000KeV。注入后可利用退火工艺进行第一阱区的推进，退火的温度为400～1200摄氏度，处理时间为10秒～10小时。
2)接着是沟槽内壁的氧化层生长，第一层多晶硅的淀积并回刻，形成下层栅(为该器件的屏蔽电极层，见图5)。
3)而后是采用热氧工艺生长下层栅上的氧化层，沟槽侧壁的氧化层也一并形成(见图6)。一种具体的做法为先采用离子注入工艺将氮离子注入到沟槽侧壁表面(即为没被下层栅覆盖的沟槽表面)，而不注入到底下的下层栅表面；接着进行热氧生长，使沟槽侧壁的硅和下层栅表面的多晶硅氧化生成氧化层，因有氮离子存在的沟槽侧壁的氧化速度比多晶硅的氧化速度慢，因此可以在下层栅表面形成足够厚且均匀致密的氧化层。氮离子注入工艺中，所注入的氮离子剂量为：1011～1016原子/cm2，氮离子束与衬底垂直轴的夹角为：1～85度，注入能量为：10～200KeV。而另一种做法为先采用离子注入工艺将氟离子注入至下层栅的表面，沟槽侧壁不注入氟离子；之后进行热氧生长，使沟槽侧壁的硅和下层栅表面的多晶硅氧化生成氧化层，也可以在下层栅上形成足够厚且均匀致密的氧化层。氟离子注入工艺中，氟离子的注入剂量为：1011～1016原子/cm2，注入能量为：10～200KeV。
4)而后是第二层多晶硅的淀积，刻蚀后形成上层栅(见图7)(称为开关电极)。
5)而后同样是采用常规工艺进行体区的离子注入和源区的离子注入(见图8)，以及在形成了上述结构的衬底上淀积层间膜，接着刻蚀层间膜形成接触孔。
6)在接触孔刻蚀形成之后，在接触孔下方进行离子注入，形成导电类型与体区相同的第二阱区，该第二阱区的深度深于上层栅在外延层内的深度，并位于外延层内。所注入的离子剂量范围为1012～1015原子/cm2，注入能量范围为10KeV～2000KeV。离子注入后可利用退火工艺进行注入区的推进，退火的温度为400～1200摄氏度，时间为10秒～10小时。接着为离子注入在接触孔底部形成欧姆接触区，以形成欧姆接触(见图9)。
后续其它工艺与传统的双层栅MOS器件制程完全一致，最终形成如图2所示的器件结构。采用本发明的方法所制备的双层栅MOS器件，可以在保持原有击穿电压不变的基础上使用更高浓度的外延层，从而降低器件的通态电阻，还可进一步降低米勒电容，获得更优的器件性能。

Claims (8)

1.一种沟槽型双层栅MOS器件的制备方法，其特征在于：
在所述MOS器件的沟槽刻蚀形成之后，进行垂直的离子注入在所述沟槽下方的外延层内形成具有第一导电类型的第一阱区，所述第一导电类型与所述MOS器件的外延层导电类型相反；
在制备双层栅之间的氧化层时，采用热氧化法生长所述氧化层；
而在接触孔刻蚀形成之后，在接触孔下方进行离子注入，在接触孔下方形成具有第一导电类型的第二阱区，所述第二阱区延伸到所述外延层中，所述第二阱区的深度深于后续在所述沟槽中形成的上层栅在外延层内的深度。
2.根据权利要求1所述的制备方法，其特征在于：所述形成第一阱区的工艺中，所注入的离子剂量范围为1012～1015原子/cm2，注入能量为1～2000KeV；所述形成第二阱区的工艺中，所注入的离子剂量范围为1012～1015原子/cm2，注入能量范围为10～2000KeV。
3.根据权利要求1或2所述的制备方法，其特征在于：在进行所述沟槽下方离子注入工艺和接触孔下方离子注入工艺之后，都要对衬底进行退火处理。
4.根据权利要求3所述的制备方法，其特征在于：所述退火处理的温度设置为400～1200℃，处理时间为10秒至10小时。
5.按照权利要求1或2所述的制备方法，其特征在于：所述双层栅中下层栅制备形成之后，进行所述下层栅上氧化层的生长之前，增加将氟离子注入到所述下层栅表面的步骤。
6.按照权利要求5所述的制备方法，其特征在于：所述氟离子的注入剂量为1011～1016原子/cm2，注入能量为10～200KeV。
7.按照权利要求1或2所述的制备方法，其特征在于：所述双层栅中下层栅制备形成之后，进行所述下层栅上氧化层的生长之前，增加将氮离子注入到沟槽侧壁表面的步骤。
8.按照权利要求7所述的制备方法，其特征在于：所述氮离子的注入剂量为1011～1016原子/cm2，注入能量为10～200KeV，注入角度为1-85度。
CN 201010027312 2010-01-20 2010-01-20 沟槽型双层栅mos器件的制备方法 Active CN102130000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027312 CN102130000B (zh) 2010-01-20 2010-01-20 沟槽型双层栅mos器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027312 CN102130000B (zh) 2010-01-20 2010-01-20 沟槽型双层栅mos器件的制备方法

Publications (2)

Publication Number Publication Date
CN102130000A true CN102130000A (zh) 2011-07-20
CN102130000B CN102130000B (zh) 2012-12-12

Family

ID=44268028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027312 Active CN102130000B (zh) 2010-01-20 2010-01-20 沟槽型双层栅mos器件的制备方法

Country Status (1)

Country Link
CN (1) CN102130000B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339867A (zh) * 2011-10-28 2012-02-01 上海宏力半导体制造有限公司 一种vdmos器件及其的形成方法
CN103094118A (zh) * 2011-11-01 2013-05-08 上海华虹Nec电子有限公司 制作双层栅沟槽mos的工艺方法
CN103367150A (zh) * 2012-03-30 2013-10-23 上海华虹Nec电子有限公司 双层多晶栅沟槽型mos晶体管的制备方法
CN103633144A (zh) * 2012-08-23 2014-03-12 美格纳半导体有限公司 半导体器件及其制造方法
CN104103576A (zh) * 2013-04-15 2014-10-15 上海华虹宏力半导体制造有限公司 沟槽型双层栅功率mos器件的接触孔工艺方法
CN104022043B (zh) * 2014-06-16 2017-06-16 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
CN111863969A (zh) * 2020-07-17 2020-10-30 上海陆芯电子科技有限公司 屏蔽栅沟槽型mosfet器件及其制造方法
WO2021042582A1 (zh) * 2019-09-03 2021-03-11 苏州东微半导体有限公司 半导体功率器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110799A (en) * 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
KR100767078B1 (ko) * 2003-10-08 2007-10-15 도요다 지도샤 가부시끼가이샤 절연 게이트형 반도체 장치 및 그 제조 방법
CN100552902C (zh) * 2007-05-30 2009-10-21 上海华虹Nec电子有限公司 沟槽型双层栅功率mos结构实现方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339867A (zh) * 2011-10-28 2012-02-01 上海宏力半导体制造有限公司 一种vdmos器件及其的形成方法
CN103094118A (zh) * 2011-11-01 2013-05-08 上海华虹Nec电子有限公司 制作双层栅沟槽mos的工艺方法
CN103094118B (zh) * 2011-11-01 2015-06-03 上海华虹宏力半导体制造有限公司 制作双层栅沟槽mos的工艺方法
CN103367150A (zh) * 2012-03-30 2013-10-23 上海华虹Nec电子有限公司 双层多晶栅沟槽型mos晶体管的制备方法
CN103633144A (zh) * 2012-08-23 2014-03-12 美格纳半导体有限公司 半导体器件及其制造方法
CN103633144B (zh) * 2012-08-23 2018-04-10 美格纳半导体有限公司 半导体器件及其制造方法
CN104103576A (zh) * 2013-04-15 2014-10-15 上海华虹宏力半导体制造有限公司 沟槽型双层栅功率mos器件的接触孔工艺方法
CN104022043B (zh) * 2014-06-16 2017-06-16 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
WO2021042582A1 (zh) * 2019-09-03 2021-03-11 苏州东微半导体有限公司 半导体功率器件
CN111863969A (zh) * 2020-07-17 2020-10-30 上海陆芯电子科技有限公司 屏蔽栅沟槽型mosfet器件及其制造方法

Also Published As

Publication number Publication date
CN102130000B (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
CN102130000B (zh) 沟槽型双层栅mos器件的制备方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN104078364A (zh) 超接合半导体装置的制造方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN104638007B (zh) 短通道沟槽mosfet及制备方法
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
CN102201445B (zh) 一种psoi横向超结功率半导体器件
CN103632974A (zh) P型ldmos表面沟道器件提高面内均匀性的制造方法
CN106876453A (zh) 沟槽栅igbt及制作方法
CN103390545A (zh) 改善沟槽型nmos漏源击穿电压的方法及其结构
CN102130006B (zh) 沟槽型双层栅功率mos晶体管的制备方法
CN102130169B (zh) 具有屏蔽栅的功率mos器件结构及其制备方法
CN100568469C (zh) 低导通阻抗功率场效应管vdmos的制作方法
CN102129999A (zh) 沟槽型双层栅mos结构的制备方法
CN104681438B (zh) 一种半导体器件的形成方法
CN102130001B (zh) 沟槽型双层栅功率mos器件的制备方法
CN203288599U (zh) 一种新型结构的vdmos器件
CN102054702A (zh) 沟槽功率mosfet器件制造方法
CN102103997B (zh) 沟槽型功率mos器件的结构及其制备方法
CN102956487B (zh) 隔离型功率晶体管的制造方法
CN102130007A (zh) 沟槽型双层栅功率mos晶体管的制备方法
CN102104001B (zh) 提高沟槽型功率mos器件的击穿电压的方法
CN105206516A (zh) 一种在半导体器件中形成场截止层的方法
CN205282480U (zh) 一种具有双缓冲层的fs型igbt器件
CN103779404B (zh) P沟道注入效率增强型绝缘栅双极型晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.