CN105206516A - 一种在半导体器件中形成场截止层的方法 - Google Patents
一种在半导体器件中形成场截止层的方法 Download PDFInfo
- Publication number
- CN105206516A CN105206516A CN201510516091.9A CN201510516091A CN105206516A CN 105206516 A CN105206516 A CN 105206516A CN 201510516091 A CN201510516091 A CN 201510516091A CN 105206516 A CN105206516 A CN 105206516A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- annealing
- cutoff layer
- semiconductor
- field cutoff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 217
- 238000000034 method Methods 0.000 title claims abstract description 95
- 238000000137 annealing Methods 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000002347 injection Methods 0.000 claims abstract description 34
- 239000007924 injection Substances 0.000 claims abstract description 34
- 238000005468 ion implantation Methods 0.000 claims abstract description 23
- 238000002513 implantation Methods 0.000 claims description 30
- 238000005224 laser annealing Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 150000002431 hydrogen Chemical group 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体器件领域，具体为一种在半导体器件中形成场截止层的方法包括：A）选取一种半导体器件，包括第一导电类型半导体基板。B）从第一导电类型半导体基板的背面进行质子注入。C）对半导体器件在退火装置中进行退火处理，从而形成比第一导电类型半导体基板浓度更高的第一半导体区域。D）从第一导电类型半导体基板的背面进行离子注入。E）对半导体器件在退火装置中进行退火处理，从而形成比第一导电类型半导体基板浓度更高的第二半导体区域。本发明不仅能够达到场截止层的相对于半导体基板的浓度要求，也能够达到场截止层相对于半导体器件背表面的深度要求，同还避免了在场截止层的形成过程中对器件正面结构的影响。
Description
技术领域
本发明涉及半导体器件领域，具体为一种在半导体器件中形成场截止层的方法。
背景技术
在二极管、绝缘栅双极型晶体管（IGBT）等半导体器件中，为了提升器件的耐压和开关性能，同时降低损耗，需要从器件的背面对半导体基板进行较深位置的掺杂，形成载流子浓度高于基板的缓冲层。根据柏松方程，电场衰减梯度与电荷浓度成正比，因此较高浓度的缓冲层能够使电场迅速衰减并在该层截止，防止耗尽区扩展至器件的背表面而导致穿通，因此该缓冲层也被称为“场截止（FieldStop）层”。
由于场截止层距离半导体器件的背表面具有一定的深度，而且半导体器件在制造过程中通常先完成正面结构的工艺流程，再进行背面工艺，因此场截止层的形成既要达到载流子浓度和层深度的要求，同时也要避免对正面已经形成的结构产生影响。目前，在半导体器件中形成场截止层主要是通过离子注入工序和退火工序来实现的。一种方法是利用半导体工艺中常用的施主元素离子，如磷离子、砷离子，从半导体器件背表面进行离子注入，注入后再进行退火形成场截止层。然而，受限于原子质量及其在半导体中的扩散能力，对于常用的施主元素，如磷、砷，使其在半导体基板中形成一定深度的掺杂，通常需要在较高温度（500℃~1000℃）下进行扩散，这将会对器件正面已经形成的结构产生不利影响。即使在注入后采用激光退火的方法以避免在退火过程中对正面结构产生影响，也很难使场截止层达到距离背表面较深的深度，有可能导致器件的综合性能受到影响。另一种方法是采用氢离子即质子，进行注入工序，之后再通过退火工序形成场截止层。由于质子质量较轻，因此可以直接注入较深的深度，并且通过400℃左右的退火处理，就能形成施主掺杂。因为退火温度较低，所以避免了对正面结构造成影响。但是，由于注入设备和工艺技术的限制，相比于半导体工艺中常用的施主元素离子，如磷离子、砷离子，质子注入无法采用较高的注入剂量，这使得质子注入形成的场截止层可能在某些应用领域受到限制。
现有专利如专利申请号为CN201210315975.4，申请日为2012-08-31，名称为“一种FS-IGBT器件的制备方法”的发明专利，其技术方案如下：一种FS-IGBT器件的制备方法，属于功率半导体器件技术领域。本发明使用衬底上进行N型杂质注入形成场截止层，然后生长外延层，制作正面图形，然后背部减薄，背部P型集电区注入并退火，背部金属化的方法来制作场截止型晶体管，可以使场截止层杂质充分激活。
上述对比文件描述的是一种场截止型IGBT器件的制备方法，场截止层是采用注入N型杂质并高温推结形成的，而本发明描述的是一种在半导体器件中形成场截止层的方法，重点在于场截止层形成方法的发明创造，其中场截止层的形成方法和对比文件完全不同，主要区别是本发明不需要高温推结就能形成有效的场截止层；其次，就整个场截止型器件的制备而言，对比文件的制备方法是先通过传统的N型掺杂和高温推结形成场截止层，再通过外延制作正面图形，再背部减薄，然后制作集电区和背部金属，这样做的目的就是为了避免在场截止层的形成过程中，高温推结会对正面图形产生不利影响，因此没有按照传统半导体器件先正面再背面的工艺顺序，而是第一步先进行场截止层的制备。然而该制作方法已逐渐被淘汰。
发明内容
为了解决上述问题，本发明提出一种在半导体器件中形成场截止层的方法。
本发明的具体方案如下：
一种在半导体器件中形成场截止层的方法，其特征在于：包括如下步骤：
A）选取一种半导体器件，包括第一导电类型半导体基板。
B）从A）中所述半导体器件的第一导电类型半导体基板的背面进行质子注入，完成注入工序。
C）完成B）步骤的注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板浓度更高的第一半导体区域。
C）中形成的第一半导体区域，距离上述半导体器件背表面的深度为d1。
C）中所述形成的第一半导体区域的厚度为h1。
D）从A）中所述半导体器件的第一导电类型半导体基板的背面进行离子注入，完成第二道注入工序。
E）完成D）步骤的第二道注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板浓度更高的第二半导体区域。
E）中所述形成的第二半导体区域，距离上述半导体器件背表面的深度为d0。
E）中所述形成的第二半导体区域的厚度为h0。
F）如上所述的第一半导体区域和第二半导体区域共同构成半导体器件中的场截止层。
F）中所述的场截止层距离半导体器件背表面的深度为d，深度d=d0。
F）中所述的场截止层的厚度为h，厚度h=h0+h1。
A）中所述第一导电类型为n型。
B）中所述的质子注入剂量为1e12cm-2~1e16cm-2，注入能量为300KeV~6MeV。
C）中所述退火装置为退火炉，退火炉的气体氛围为氮气，退火温度为320℃~420℃，退火时间为40分钟~6小时。
C）中所述退火装置为退火炉，退火炉的气体氛围为氢气，退火温度为320℃~420℃，退火时间为40分钟~6小时。
D）中所述离子注入的元素为磷。
D）中所述离子注入的元素为砷。
D）中所述的离子注入剂量为5e12cm-2~5e16cm-2，注入能量为200KeV~8MeV。
E）中所述退火装置为激光退火装置，退火处理的方式为激光退火。
本发明的有益效果是：
1、本发明提出了一种在半导体器件中形成场截止层的方法，不仅能够达到场截止层的相对于半导体基板的浓度要求，也能够达到场截止层相对于半导体器件背表面的深度要求，同时避免了在场截止层的形成过程中对器件正面结构的影响。
2.本发明提出了一种在半导体器件中形成场截止层的方法，相对于专利CN201210315975.4而言，通过质子注入+低温退火和施主离子注入+激光退火的方法，不仅能够有效地形成场截止层，同时由于在场截止层的制备过程中省去了高温退火的工艺，因此避免了在场截止层的形成过程中对器件正面结构的影响。
附图说明
图1是本发明在半导体器件中形成场截止层的工序A）的截面图。
图2是本发明在半导体器件中形成场截止层的工序B）的截面图。
图3是本发明在半导体器件中形成场截止层的工序C）的截面图。
图4是本发明在半导体器件中形成场截止层的工序D）的截面图。
图5是本发明在半导体器件中形成场截止层的工序E）的截面图。
图6是本发明在半导体器件中形成的场截止层的载流子浓度在深度方向分布的示意图。
附图中110是第一导电类型半导体基板，111a是第一半导体区域，111b是第二半导体区域，111是场截止层。
图6中纵坐标是载流子浓度，n-代表第一导电类型半导体基板110的载流子浓度大小，横坐标是深度，初始位置为半导体器件的第一导电类型半导体基板110的背表面。
具体实施方式
实施例1
一种在半导体器件中形成场截止层的方法，包括如下步骤：
A）选取一种半导体器件，包括第一导电类型半导体基板110。
B）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行质子注入，完成注入工序。
C）完成B）步骤的注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第一半导体区域111a。
C）中形成的第一半导体区域111a，距离上述半导体器件背表面的深度为d1。
C）中所述形成的第一半导体区域111a的厚度为h1。
D）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行离子注入，完成第二道注入工序。
E）完成D）步骤的第二道注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第二半导体区域111b。
E）中所述形成的第二半导体区域111b，距离上述半导体器件背表面的深度为d0。
E）中所述形成的第二半导体区域111a的厚度为h0。
F）如上所述的第一半导体区域111a和第二半导体区域111b共同构成半导体器件中的场截止层111。
F）中所述的场截止层111距离半导体器件背表面的深度为d，深度d=d0。
F）中所述的场截止层111的厚度为h，厚度h=h0+h1。
实施例2
一种在半导体器件中形成场截止层的方法，包括如下步骤：
A）选取一种半导体器件，包括第一导电类型半导体基板110。A）中所述第一导电类型为n型。
B）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行质子注入，完成注入工序。B）中所述的质子注入剂量为1e12cm-2~1e16cm-2，注入能量为300KeV~6MeV。
C）完成B）步骤的注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第一半导体区域111a。C）中形成的第一半导体区域111a，距离上述半导体器件背表面的深度为d1。C）中所述形成的第一半导体区域111a的厚度为h1。C）中所述退火装置为退火炉，退火炉的气体氛围为氮气，退火温度为320℃~420℃，退火时间为40分钟~6小时。
D）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行离子注入，完成第二道注入工序。D）中所述离子注入的元素为磷。D）中所述的离子注入剂量为5e12cm-2~5e16cm-2，注入能量为200KeV~8MeV。
E）完成D）步骤的第二道注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第二半导体区域111b。E）中所述形成的第二半导体区域111b，距离上述半导体器件背表面的深度为d0。E）中所述形成的第二半导体区域111a的厚度为h0。E）中所述退火装置为激光退火装置，退火处理的方式为激光退火。
F）如上所述的第一半导体区域111a和第二半导体区域111b共同构成半导体器件中的场截止层111。F）中所述的场截止层111距离半导体器件背表面的深度为d，深度d=d0。F）中所述的场截止层111的厚度为h，厚度h=h0+h1。
实施例3
一种在半导体器件中形成场截止层的方法，包括如下步骤：
A）选取一种半导体器件，包括第一导电类型半导体基板110。A）中所述第一导电类型为n型。
B）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行质子注入，完成注入工序。B）中所述的质子注入剂量为1e14cm-2，注入能量为2MeV。
C）完成B）步骤的注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第一半导体区域111a。C）中形成的第一半导体区域111a，距离上述半导体器件背表面的深度为d1。C）中所述形成的第一半导体区域111a的厚度为h1。C）中所述退火装置为退火炉，退火炉的气体氛围为氮气，退火温度为360℃，退火时间为3小时。
D）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行离子注入，完成第二道注入工序。D）中所述离子注入的元素为磷。D）中所述的离子注入剂量为5e13cm-2，注入能量为5MeV。
E）完成D）步骤的第二道注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第二半导体区域111b。E）中所述形成的第二半导体区域111b，距离上述半导体器件背表面的深度为d0。E）中所述形成的第二半导体区域111a的厚度为h0。E）中所述退火装置为激光退火装置，退火处理的方式为激光退火。
F）如上所述的第一半导体区域111a和第二半导体区域111b共同构成半导体器件中的场截止层111。F）中所述的场截止层111距离半导体器件背表面的深度为d，深度d=d0。F）中所述的场截止层111的厚度为h，厚度h=h0+h1。
实施例4
一种在半导体器件中形成场截止层的方法，包括如下步骤：
A）选取一种半导体器件，包括第一导电类型半导体基板110。A）中所述第一导电类型为n型。
B）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行质子注入，完成注入工序。B）中所述的质子注入剂量为1e12cm-2~1e16cm-2，注入能量为300KeV~6MeV。
C）完成B）步骤的注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第一半导体区域111a。C）中形成的第一半导体区域111a，距离上述半导体器件背表面的深度为d1。C）中所述形成的第一半导体区域111a的厚度为h1。C）中所述退火装置为退火炉，退火炉的气体氛围为氢气，退火温度为320℃~420℃，退火时间为40分钟~6小时。
D）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行离子注入，完成第二道注入工序。D）中所述离子注入的元素为砷。D）中所述的离子注入剂量为5e12cm-2~5e16cm-2，注入能量为200KeV~8MeV。
E）完成D）步骤的第二道注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第二半导体区域111b。E）中所述形成的第二半导体区域111b，距离上述半导体器件背表面的深度为d0。E）中所述形成的第二半导体区域111a的厚度为h0。E）中所述退火装置为激光退火装置，退火处理的方式为激光退火。
F）如上所述的第一半导体区域111a和第二半导体区域111b共同构成半导体器件中的场截止层111。F）中所述的场截止层111距离半导体器件背表面的深度为d，深度d=d0。F）中所述的场截止层111的厚度为h，厚度h=h0+h1。
实施例5
一种在半导体器件中形成场截止层的方法，包括如下步骤：
A）选取一种半导体器件，包括第一导电类型半导体基板110。A）中所述第一导电类型为n型。
B）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行质子注入，完成注入工序。B）中所述的质子注入剂量为1e13cm-2，注入能量为800KeV。
C）完成B）步骤的注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第一半导体区域111a。C）中形成的第一半导体区域111a，距离上述半导体器件背表面的深度为d1。C）中所述形成的第一半导体区域111a的厚度为h1。C）中所述退火装置为退火炉，退火炉的气体氛围为氢气，退火温度为400℃，退火时间为2小时。
D）从A）中所述半导体器件的第一导电类型半导体基板110的背面进行离子注入，完成第二道注入工序。D）中所述离子注入的元素为砷。D）中所述的离子注入剂量为5e15cm-2，注入能量为3MeV。
E）完成D）步骤的第二道注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板110浓度更高的第二半导体区域111b。E）中所述形成的第二半导体区域111b，距离上述半导体器件背表面的深度为d0。E）中所述形成的第二半导体区域111a的厚度为h0。E）中所述退火装置为激光退火装置，退火处理的方式为激光退火。
F）如上所述的第一半导体区域111a和第二半导体区域111b共同构成半导体器件中的场截止层111。F）中所述的场截止层111距离半导体器件背表面的深度为d，深度d=d0。F）中所述的场截止层111的厚度为h，厚度h=h0+h1。
Claims (9)
1.一种在半导体器件中形成场截止层的方法，其特征在于：包括如下步骤：
A）选取一种半导体器件，包括第一导电类型半导体基板（110）；
B）从A）中所述半导体器件的第一导电类型半导体基板（110）的背面进行质子注入，完成注入工序；
C）完成B）步骤的注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板（110）浓度更高的第一半导体区域（111a）；C）中形成的第一半导体区域（111a），距离上述半导体器件背表面的深度为d1；C）中所述形成的第一半导体区域（111a）的厚度为h1；
D）从A）中所述半导体器件的第一导电类型半导体基板（110）的背面进行离子注入，完成第二道注入工序；
E）完成D）步骤的第二道注入工序后，对上述半导体器件在退火装置中进行退火处理，从而形成比上述第一导电类型半导体基板（110）浓度更高的第二半导体区域（111b）；E）中所述形成的第二半导体区域（111b），距离上述半导体器件背表面的深度为d0；E）中所述形成的第二半导体区域（111a）的厚度为h0；
F）所述第一半导体区域（111a）和第二半导体区域（111b）共同构成半导体器件中的场截止层（111）；F）中所述的场截止层（111）距离半导体器件背表面的深度为d，深度d=d0；F）中所述的场截止层（111）的厚度为h，厚度h=h0+h1。
2.根据权利要求1所述的一种在半导体器件中形成场截止层的方法，其特征在于：所述A）中所述第一导电类型为n型。
3.根据权利要求1所述的一种在半导体器件中形成场截止层的方法，其特征在于：所述B）中所述的质子注入剂量为1e12cm-2~1e16cm-2，注入能量为300KeV~6MeV。
4.根据权利要求1所述的一种在半导体器件中形成场截止层的方法，其特征在于：所述C）中所述退火装置为退火炉，退火炉的气体氛围为氮气，退火温度为320℃~420℃，退火时间为40分钟~6小时。
5.根据权利要求1所述的一种在半导体器件中形成场截止层的方法，其特征在于：所述C）中所述退火装置为退火炉，退火炉的气体氛围为氢气，退火温度为320℃~420℃，退火时间为40分钟~6小时。
6.根据权利要求1所述的一种在半导体器件中形成场截止层的方法，其特征在于：所述D）中所述离子注入的元素为磷。
7.根据权利要求1所述的一种在半导体器件中形成场截止层的方法，其特征在于：所述D）中所述离子注入的元素为砷。
8.根据权利要求1所述的一种在半导体器件中形成场截止层的方法，其特征在于：所述D）中所述的离子注入剂量为5e12cm-2~5e16cm-2，注入能量为200KeV~8MeV。
9.根据权利要求1所述的一种在半导体器件中形成场截止层的方法，其特征在于：所述E）中所述退火装置为激光退火装置，退火处理的方式为激光退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510516091.9A CN105206516B (zh) | 2015-08-21 | 2015-08-21 | 一种在半导体器件中形成场截止层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510516091.9A CN105206516B (zh) | 2015-08-21 | 2015-08-21 | 一种在半导体器件中形成场截止层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105206516A true CN105206516A (zh) | 2015-12-30 |
| CN105206516B CN105206516B (zh) | 2018-01-12 |
Family
ID=54954113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510516091.9A Active CN105206516B (zh) | 2015-08-21 | 2015-08-21 | 一种在半导体器件中形成场截止层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206516B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411344A (zh) * | 2017-08-18 | 2019-03-01 | 英飞凌科技股份有限公司 | 包括cz半导体本体的半导体器件以及制造包括cz半导体本体的半导体器件的方法 |
| CN109712885A (zh) * | 2018-12-17 | 2019-05-03 | 成都森未科技有限公司 | 一种半导体器件缓冲层制造方法 |
| CN113644123A (zh) * | 2021-06-28 | 2021-11-12 | 华为技术有限公司 | 半导体器件及相关芯片和制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100300949B1 (ko) * | 1993-10-27 | 2001-11-30 | 윤종용 | 반도체레이저다이오드및그제조방법 |
| US20090212321A1 (en) * | 2008-02-23 | 2009-08-27 | Force Mos Technology Co. Ltd. | Trench IGBT with trench gates underneath contact areas of protection diodes |
| CN102983159A (zh) * | 2008-01-23 | 2013-03-20 | 富士电机株式会社 | 半导体器件及其制造方法 |
| CN103839994A (zh) * | 2012-11-23 | 2014-06-04 | 上海联星电子有限公司 | 一种igbt结构及其制作方法 |
-
2015
- 2015-08-21 CN CN201510516091.9A patent/CN105206516B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100300949B1 (ko) * | 1993-10-27 | 2001-11-30 | 윤종용 | 반도체레이저다이오드및그제조방법 |
| CN102983159A (zh) * | 2008-01-23 | 2013-03-20 | 富士电机株式会社 | 半导体器件及其制造方法 |
| US20090212321A1 (en) * | 2008-02-23 | 2009-08-27 | Force Mos Technology Co. Ltd. | Trench IGBT with trench gates underneath contact areas of protection diodes |
| CN103839994A (zh) * | 2012-11-23 | 2014-06-04 | 上海联星电子有限公司 | 一种igbt结构及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411344A (zh) * | 2017-08-18 | 2019-03-01 | 英飞凌科技股份有限公司 | 包括cz半导体本体的半导体器件以及制造包括cz半导体本体的半导体器件的方法 |
| CN109411344B (zh) * | 2017-08-18 | 2024-01-02 | 英飞凌科技股份有限公司 | 包括cz半导体本体的半导体器件以及制造包括cz半导体本体的半导体器件的方法 |
| CN109712885A (zh) * | 2018-12-17 | 2019-05-03 | 成都森未科技有限公司 | 一种半导体器件缓冲层制造方法 |
| CN113644123A (zh) * | 2021-06-28 | 2021-11-12 | 华为技术有限公司 | 半导体器件及相关芯片和制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105206516B (zh) | 2018-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105185825A (zh) | 一种改善半导体功率器件中的注入控制方法 | |
| CN102054876B (zh) | 快速恢复二极管 | |
| CN103531450B (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN104037070A (zh) | 半导体器件及其生产方法 | |
| CN102820225A (zh) | 具有扩散缓冲层的高压快速软恢复二极管的制造方法 | |
| CN102956448A (zh) | 用于制造半导体装置的方法和半导体装置 | |
| CN102130000A (zh) | 沟槽型双层栅mos器件的制备方法 | |
| CN105206516A (zh) | 一种在半导体器件中形成场截止层的方法 | |
| KR101875287B1 (ko) | 반도체 디바이스를 형성하는 방법 | |
| CN104425259A (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN103872108B (zh) | 一种igbt结构及其制备方法 | |
| CN102054866B (zh) | 横向高压mos器件及其制造方法 | |
| CN104716039B (zh) | 提高igbt性能的背面工艺制作方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN103165443B (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 | |
| CN104392912B (zh) | 一种在半导体器件中形成n型埋层的方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN109065612A (zh) | 一种超级结mosfet结构及其制造方法 | |
| CN103219236A (zh) | 集电区碳注入内透明集电极igbt制造技术 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN103855204B (zh) | 逆导型igbt的集电极结构及其制备方法 | |
| CN102104001B (zh) | 提高沟槽型功率mos器件的击穿电压的方法 | |
| CN209104155U (zh) | 功率器件和电子设备 | |
| CN104517832B (zh) | 功率二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |