CN102983159A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102983159A
CN102983159A CN2012105675822A CN201210567582A CN102983159A CN 102983159 A CN102983159 A CN 102983159A CN 2012105675822 A CN2012105675822 A CN 2012105675822A CN 201210567582 A CN201210567582 A CN 201210567582A CN 102983159 A CN102983159 A CN 102983159A
Authority
CN
China
Prior art keywords
laser
layer
semiconductor device
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105675822A
Other languages
English (en)
Other versions
CN102983159B (zh
Inventor
根本道生
中泽治雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102983159A publication Critical patent/CN102983159A/zh
Application granted granted Critical
Publication of CN102983159B publication Critical patent/CN102983159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件及其制造方法。本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后，研磨FZ晶片的背面。然后，用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面，从而形成N＋第一缓冲层2以及N第二缓冲层12。然后，P＋集电极层3以及集电电极9在经质子照射表面形成。从N＋第一缓冲层2的净掺杂浓度被局部最大化的位置到P＋集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。

Description

半导体器件及其制造方法
本申请是申请号为200910009888.4、申请日为2009年1月22日、发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及诸如二极管或IGBT（绝缘栅双极晶体管）之类的除高速和低耗特性之外还具有软恢复特性的半导体器件，以及用于制造半导体器件的方法。
背景技术
有600V、1200V或1700V耐压级的二极管或IGBT作为功率半导体器件。近来这些器件的特性已有了改进。功率半导体器件被用在诸如高效节能的变换器逆变器系统之类的功率变换系统，并且对于控制旋转马达和伺服马达是不可缺少的。
这样的功率控制器需要低耗，节能，高速，高效以及环保、即对周围环境没有坏影响的特性。对于这些需求，有一种普遍知晓的方法，即通过在形成半导体基板的正面侧区域之后通过研磨等减薄常用的半导体基板（例如硅晶片）的背面，然后从研磨表面侧执行具有预定浓度的元素的离子注入以及热处理（例如参见专利文献1）。
为了降低半导体器件的损耗，有必要改进截止损耗和导通损耗（导通电压）之间的权衡关系。具体地，在例如表面栅极结构形成为沟槽栅极结构时，权衡关系被改进。在少数载流子从P＋集电极层到N-漂移层的注入被抑制从而降低N-漂移层的载流子浓度时，权衡关系被改进。此外，在N-漂移层被减薄到耐压未被降低的程度时，权衡关系被改进。
图19是示出具有根据相关技术形成的场阻断层的半导体器件的配置及其净掺杂浓度的视图。如图19中的半导体器件的截面400所示，例如N＋场阻断层42和P＋集电极层43以此顺序在N-漂移层41的主表面侧上形成。P基极层44在N-漂移层41的另一主表面侧上形成。N源极层45在P基极层44的正面层的一部分上形成，以便于远离N-漂移层41。栅电极47在穿过N源极层45和P基极层44并且到达N-漂移层41的沟槽中通过栅绝缘膜46形成。发射电极48在P基极层44和N源极层45的表面上形成。集电电极49在P＋集电极层43的表面上形成。
如图19中的距发射电极的距离对净掺杂浓度（log）的特征图410所示，N＋场阻断层42的净掺杂浓度在N＋场阻断层42与P＋集电极层43之间的界面附近具有峰值，并且高于N-漂移层41的净掺杂浓度。P＋集电极层43和P基极层44的净掺杂浓度高于N-漂移层41和N＋场阻断层42的净掺杂浓度。
图19中所示的半导体器件的大小被例示如下。大小是基于P基极层44与发射电极48之间的界面，并且除非另外提及，表示为距此界面的距离。距P基极层44与N-漂移层41之间界面的距离是3μm。距P＋集电极层43与集电电极49之间的界面的距离是140μm。N＋场阻断层42与P＋集电极层43之间的界面距P＋集电极层43与集电电极49之间的界面的距离，即P＋集电极层43的厚度是0.5μm。N-漂移层41与N+场阻断层42之间的界面距P＋集电极层43与集电电极49之间的界面的距离是30μm。
P基极层44的净掺杂浓度在P基极层44与发射电极48之间的界面处为5×1016原子/立方厘米，沿N-漂移层41的方向降低，并且在P基极层44与N-漂移层41之间的界面处取低于5×1013原子/立方厘米的值。P＋集电极层43的净掺杂浓度在P＋集电极层43与集电电极49之间的界面处为1×1018原子/立方厘米，沿N＋场阻断层42的方向降低，并且在P＋集电极层43与N＋场阻断层42之间的界面处取低于5×1013原子/立方厘米的值。N-漂移层41的净掺杂浓度是5×1013原子/立方厘米。N＋场阻断层42的净掺杂浓度的最大值高于5×1013原子/立方厘米。
关于图19中所示的半导体器件，已在专利文献1中公开了一种其中在FZ晶片的背面被研磨之后，例如杂质浓度高于N-漂移层41的N＋场阻断层42在P＋集电极层43与N-漂移层41之间通过离子注入和热激活的方法形成的方法。通过该方法，来自P＋集电极层43的少数载流子的注入被降低，从而导通电压可在不增大截止损耗的情况下被降低。
更进一步地，其中在用作N＋场阻断层的磷以及用作P＋集电极层的硼被离子注入到距晶片的背面较深的位置之后，用两种不同波长的激光束照射经离子注入的表面的方法是众所周知的。根据此方法，对晶片正面的MOS栅极结构和金属电极没有影响，以使由离子注入到晶片的背面所引起的损伤可被消除以恢复结晶度。在例如具有约800nm波长的GaAs（砷化镓）半导体激光器被用作两种不同波长激光器中的一种的长波长激光器时，距经离子注入的表面约3μm深度的离子可被有效激活（例如参见专利文献2）。
还已经公开了一种在将磷离子注入到晶片的背面的较深位置之后，通过用一种类型波长的激光束在不同照射时间一次或几次地照射经离子注入的表面来激活磷或硼的方法。例如，一种通过控制YAG（钇铝石榴石）激光器的第三谐波（YAG 3ω激光器：355nm波长）或者YAG激光器的第二谐波（YAG2ω激光器：532nm波长）的半最大值全宽来激活距离注入表面约1.5μm深度的磷的方法是众所周知的（例如参见专利文献3或4）。
通过用YAG 2ω激光器照射倾斜的基板来激活注入到距离注入表面约1.5μm深度的磷的方法也是众所周知的（例如参见专利文献5）。一种通过用YAG激光器几次照射来激活注入到距离晶片的背面约1μm深度的磷的方法更加是众所周知的（例如参见专利文献6）。一种通过用GaAs半导体激光器（690-900nm波长）照射来激活注入到距离晶片的背面约1μm的深度的磷的方法更加是众所周知的（例如参见专利文献7）。
也已经提出一种通过以高的加速电压不注入磷而注入诸如氢离子之类的轻的离子并且执行热处理来从氢致供体（hydrogen-induced donor）形成N＋场阻断层的技术。例如，一种通过以约1MeV的加速电压将质子注入距离晶片的背面约10μm的深度并且在400℃或更高温度下在电炉中执行两个小时或更长时间的热处理来从供体质子形成N＋场阻断层的方法是众所周知的（例如参见专利文献8）。一种通过在数个阶段注入质子来加宽N＋场阻断层的宽度的方法也是众所周知的（例如参见专利文献9或10）。
本发明的申请人已提出一种将质子注入含氧的硅基板的方法（例如参见专利文献11）。根据此方法，由注入损伤引起的载流子迁移率的降低可被抑制。此外，浓度上高于仅氢致供体数倍的供体可因为包括在硅基板中的氧和氢的化合物缺陷而导致。
图20示出在用质子照射的硅中的质子的投影射程Rp、以及其在照射之后的氢分布中的半最大值全宽（FWHM）ΔRp的SRIM2006的计算结果。如图20所示，发现投影射程Rp以及FWHM ΔRp随加速电压增大而增大。
在相对于N-漂移层的中心靠近P＋集电极层的区域形成N＋场阻断层以使N＋场阻断层不接触到P＋集电极层的另一种方法已在JP-A-2004-19312或JP-A-2002-305305中公开。此结构可通过外延生长和使用磷或砷的离子注入的组合形成。
执行由使用诸如质子或氦离子之类的轻离子照射引起的局部寿命控制（寿命抑制剂引入量的控制）的另一种方法已在JP-A-2001-102392或日本专利No.3413021中公开。尤其在日本专利No.3413021中，已公开了使基于磷形成的N＋场阻断层的寿命变得比由寿命控制生成的极短寿命区域的寿命长的磷浓度。在用磷离子或质子照射之后通过激光退火形成N+场阻断层的另一种方法已被公开（例如参见专利文献12和13）。
[专利文献1]JP-T-2002-520885
[专利文献2]WO 2007/015388小册子
[专利文献3]JP-A-2003-59856
[专利文献4]JP-A-2002-314084
[专利文献5]JP-A-2007-059431
[专利文献6]JP-A-2007-123300
[专利文献7]JP-A-2006-351659
[专利文献8]JP-A-2006-344977
[专利文献9]美国专利申请公开No.2006/0081923
[专利文献10]JP-T-2003-533047
[专利文献11]WO 2007/055352小册子
[专利文献12]日本专利No.3885598
[专利文献13]日本专利No.3684962
在专利文献1中公开的技术中，晶片的最终厚度仍然需要薄至约100μm，尤其在600V或1200V耐压级的半导体器件中，从而晶片在处理时容易断裂。因此，为了尽可能充分地减少薄态晶片中的晶片加工步骤的数目，MOS栅极结构和金属电极在晶片的背面被研磨之前在晶片的正面形成。在研磨之后的激活工艺中，热处理必须在不高于电极材料的熔点的低温（例如在电极材料是铝时在不高于450℃的温度、优选在约400℃的温度）下执行，因为电极已在晶片的正面中形成。因此存在难以充分激活杂质的问题。
在专利文献2到7中公开的技术中，磷的扩展系数如此之小从而使得磷仅可扩展到距离晶片的背面约3μm的深度，即使在例如1150℃下执行1个小时的热处理时也是如此。此外，因为电极已经在晶片的正面形成，所以注入之后的热处理的温度不可被设置在1150℃的高温，并且必须被设置在不高于电极材料的熔点的低温。为此，磷不能在硅中扩展，以使仅约10%或更少的注入磷可在缺陷位置被邻近硅的共价键激活。因此，N＋场阻断层可仅在距离晶片的背面约1.5μm深的位置形成。
具体地，专利文献5已经描述了在激光进入硅基板的穿透深度变得更大时，因为器件特性的劣化是由基板的正面侧上的MOS栅极结构的温度升高引起的，所以激光波长被设置成短于600nm。在如上所述地使用诸如磷之类的扩展过程缓慢的元素时，存在N＋场阻断层无法通过电炉中的热处理或激光退火在距离注入表面深的位置处形成的问题。
已发现在N＋场阻断层的深度为约1.5μm时，存在测量沟槽栅极型IGBT中器件在截止状态下的耐压时器件被由雪崩电流的流动引起的快回（snapback）现象毁坏的问题。具体地，为了使用由Tektronix有限公司制造的波形记录器CT-370A测量器件的耐压，在栅电极电连接到发射电极的情况下，雪崩电流在施加到集电电极的正电压达到器件的耐压时流动。例如，在1200V级别器件的情况下，雪崩电流在电压达到约1400V时流动。在电流达到约100μA/cm2时，显示出负电阻以快速降低电压，从而使器件由于电流集中在芯片的一个地方而被毁坏。然而，在使用外延晶片制造的穿通型IGBT以及使用FZ体晶片制造的非穿通型IGBT中不发生此现象。
在专利文献2中公开的技术中，在距离基板的背面侧约3μm深度的磷和硼可在1400℃或更高温度熔化，而基板正面温度的升高被抑制在400℃或更低。然而，其中磷可被激活的区域为约3μm，而具有808nm的长波长的激光器的穿透长度为17.5μm。因此，在诸如磷之类的具有相对较小的扩展系数的原子中，由代替缺陷引起的晶体回复和供体激活仅可在激光器穿透长度的约六分之一的区域中实现。为此，存在增大穿透长度的长波长激光器的优点不能被充分利用的问题。
专利文献1已公开了一种通过使用诸如硒（Se）或硫（S）之类的其的扩展系数比磷的扩展系数大的原子来形成N＋场阻断层的方法。根据专利文献1中公开的技术，N＋场阻断层可通过扩展在距离晶片的背面约15-20μm深的位置形成。在N＋场阻断层以此方式在晶片的背面的较深位置处形成时，不发生快回现象。然而，为了在距离晶片的背面约15-20μm深的位置形成N＋场阻断层，必须执行例如1000℃的热处理1小时。因此，N＋场阻断层必须在MOS栅极结构和电极在晶片的正面形成之前形成。因此存在因为在薄态晶片中晶片加工步骤的数目增大导致晶片破裂的可能性增大的问题。
在专利文献8、9、12或13中公开的前述技术中，N＋场阻断层可通过在晶片的正面形成表面结构和电极之后研磨晶片的背面，并且在距离研磨表面较深的位置注入诸如质子之类的轻离子以使轻离子用作供体来形成。因此，薄态晶片中晶片加工步骤的数目可被减少。然而，在用质子照射之后，激活工艺必须在电炉中执行2个小时或更长时间、优选2.5小时或更长时间。存在产量被降低的问题。此外，诸如质子之类的轻离子的注入深度的原因和效果是模糊的。
此外，在专利文献9中公开的技术中，存在因质子以多个步骤的形式被注入导致成本的增大由照射次数的增多引起的问题。虽然有热处理的温度不低于400℃的描述，但是在例如温度达到500℃或更高时诸如触点之类的特性因为已在晶片正面形成的电极被烧焦或氧化而劣化。此外，处理时间的描述是模糊的。
此外，在专利文献8或9中公开的技术中，N＋场阻断层的宽度为约2μm。原因是水平方向上的半最大值全宽（FWHM）因为加速电压是1.0MeV而是0.7μm。因此，N＋场阻断层是如此之窄以致N＋场阻断层中电场密度的改变变得陡峭。因此，当在截止状态下耗尽层到达N＋场阻断层时，电压放大率(dV/dt)增大从而引起电磁噪声。此外，为了使较窄的N＋场阻断层执行其功能，需要至少2×1015原子/立方厘米的浓度。因此存在产量因为注入质子的剂量必须被设为1×1015原子/平方厘米或更大而被降低的问题。另一方面，在N＋场阻断层的浓度被降低时，存在泄漏电流增大的问题。
发明内容
为解决相关技术的上述问题，本发明的一个目的是提供除高速低耗特性之外具有软恢复特性并且其中可防止元件被快回现象毁坏的半导体器件，以及制造该半导体器件的方法。本发明的另一个目的是提供一种其中可避免半导体基板断裂的制造半导体器件的方法。
1)为解决上述问题并且实现各个目的，根据本发明的一个方面，提供一种半导体器件，其包括：第一导电型的第一半导体层；第一导电型的第二半导体层，其浓度比第一半导体层高并且被设置成在第一半导体层的第一主表面侧上与第一半导体层接触；第一导电型的第三半导体层，其浓度比第二半导体层低并且被设置成与第二半导体层接触；第二导电型的第四半导体层，其浓度比第一半导体层高并且被设置成与第三半导体层接触；第二导电型的第五半导体层，其浓度比第一半导体层高并且被设置成在第一半导体层的第二主表面侧上与第一半导体层接触；选择性地设置在第五半导体层的表面上的第一导电型的第六半导体层；MOS栅极结构，其包括与第五半导体层的置于第一半导体层与第六半导体层之间的一部分接触的栅极绝缘膜、以及与栅极绝缘膜接触的栅电极；与第五半导体层的至少一部分接触的第一电极；以及与第四半导体层的至少一部分接触的第二电极；其中从第二半导体层的净掺杂浓度被局部最大化的位置到第三半导体层与第四半导体层之间的界面的距离在大于等于5μm 且小于等于30μm的范围内。
2)根据本发明的半导体器件是根据段落1）的半导体器件，其中MOS栅极结构被形成为使栅极绝缘膜以及与栅极绝缘膜接触的栅电极被设置在通过第五和第六半导体层并到达第一半导体层的沟槽中。
3)根据本发明的半导体器件是根据段落1)或2)的半导体器件，其中通过将第二半导体层的净掺杂浓度的最大值乘以第二半导体层的半最大值全宽获得的值的一半不小于5×1011原子/立方厘米，且优选不小于6×1011原子/立方厘米。
4)根据本发明的半导体器件是根据段落3)的半导体器件，其中第二半导体层的净掺杂浓度的最大值不小于1.0×1015原子/立方厘米；且第二半导体层的半最大值全宽不小于2.5μm，且优选不小于3μm。
5）根据本发明的半导体器件是根据段落1)到4)中任一段的半导体器件，其中第二和第三半导体层的每一个包含作为电激活掺杂剂的氢、氦、锂和氧的任一种原子。
6)根据本发明的半导体器件是根据段落1)到5)中任一段的半导体器件，进一步包括第七半导体层，其净掺杂浓度比第三半导体层高并设置在第三半导体层与第四半导体层之间。
7)根据本发明的另一方面，提供一种半导体器件，其包括：第一导电型的第一半导体层；第一导电型的第二半导体层，其浓度比第一半导体层高并且被设置成在第一半导体层的第一主表面侧上与第一半导体层接触；第一导电型的第三半导体层，其浓度比第二半导体层高并且被设置成与第二半导体层接触；第二导电型的第四半导体层，其浓度比第一半导体层高并且被设置成在第一半导体层的第二主表面侧上与第一半导体层接触；与第四半导体层的至少一部分接触的第一电极；以及与第三半导体层的至少一部分接触的第二电极；其中从第二半导体层的净掺杂浓度被局部最大化的位置到第二半导体层与第三半导体层之间界面的距离在大于等于5μm且小于等于30μm的范围内。
8)根据本发明的又一方面，提供一种制造如在段落1）到7）中任一段中所定义的半导体器件的方法，其包括以下步骤：研磨第一导电型的半导体基板的第一主表面作为第一半导体层（研磨步骤）；将轻离子注入通过研磨步骤暴露的第一半导体层的表面（注入步骤）；使用波长不同的两种类型的激光束照射经轻离子注入的表面从而电激活所注入的轻离子（照射步骤）；以及通过在用激光束照射的表面上层叠金属膜来形成第二电极（电极形成步骤）；其中：作为两种类型的激光束中的一种的短波长激光束进入半导体基板的穿透长度在大于等于0.3μm且小于等于5μm范围内；并且作为两种类型的激光束的另一种的长波长激光束进入半导体基板的穿透长度在大于等于5μm且小于等于30μm的范围内。
9)一种根据本发明制造半导体器件的方法是根据段落8)制造半导体器件的方法，其中照射步骤使用波长不同的两种类型的激光束执行同时照射。
10）一种根据本发明的制造半导体器件的方法是根据段落8）或9）的制造半导体器件的方法，其中从全固态激光器、含氮化稼的半导体激光器以及气体激光器中的任一个发射短波长激光束，全固态激光器从由YAG 2ω激光器、YVO42ω激光器以及YLF 2ω激光器组成的组中选出，气体激光器从由受激准分子激光器和氦氖激光器组成的组中选出。
11)一种根据本发明制造半导体器件的方法是根据段落8)到10)中任一段制造半导体器件的方法，其中从包含镓作为其结构的一部分的半导体激光器、红宝石激光器以及从由YAG激光器、YVO4激光器以及YLF激光器组成的组中选出的常频全固态激光器中的任一个发射具有长波长的激光束。
12）一种根据本发明制造半导体器件的方法是根据段落8)到10)中的任一段制造半导体器件的方法，其中从AlXGa1-XAs激光器和InXGa1-XAs激光器中的任一个发射长波长激光束，其中X表示化学剂量组分比（标准化组分比）。
13）一种根据本发明制造半导体器件的方法是根据段落8)到12）中的任一段制造半导体器件的方法，其中轻离子从由质子、氦离子、锂离子以及氧离子组成的组中选出。
14）一种根据本发明制造半导体器件的方法是根据段落8)到12）中的任一段制造半导体器件的方法，其中轻离子是质子。
15）一种根据本发明制造半导体器件的方法是根据段落13）制造半导体器件的方法，其中注入步骤在大于等于200keV且小于等于30MeV范围内的加速电压下注入轻离子。
16）一种根据本发明制造半导体器件的方法是根据段落14)制造半导体器件的方法，其中注入步骤在大于等于200keV且小于等于2MeV范围内的加速电压下注入质子。
根据段落1）到16）中的任一段，从第二半导体层的净掺杂浓度被局部最大化的位置到第三半导体层与第四半导体层之间的界面的距离是如此之长，以致于从耗尽层的端部到第三半导体层的距离即使在雪崩电流因为在截止状态下在集电极与发射极之间施加高电压而开始流动时也变长。为此，可避免电流集中在一个地方。
根据段落8）到16）中任一段，提供以下步骤：在晶片正面中形成MOS栅极结构之后研磨晶片的背面；将轻离子注入晶片的背面；使用不同波长的两种类型的激光束同时照射晶片的背面，以使第二半导体层可在不影响晶片的正面中的MOS栅极结构的情况下在距晶片的背面较深的位置处形成。
在根据本发明的半导体器件及其制造方法中，有这样的效果：除高速低耗特性之外半导体器件还具有软恢复特性，并且可避免元件被快回现象毁坏。此外还有可避免半导体基板断裂的效果。
附图说明
图1是示出根据实施例1的半导体器件的配置及其净掺杂浓度的视图；
图2-1是示出制造根据实施例1的半导体器件的工艺的视图；
图2-2是示出制造根据实施例1的半导体器件的工艺的视图；
图2-3是示出制造根据实施例1的半导体器件的工艺的视图；
图2-4是示出制造根据实施例1的半导体器件的工艺的视图；
图2-5是示出制造根据实施例1的半导体器件的工艺以及净掺杂浓度的分布图的视图；
图3是示出在根据实施例1的半导体器件中的从N-漂移层的中心到集电电极的各个部分的大小和净掺杂浓度的视图；
图4是示出集电极-发射极电压与集电极电流放大率之间的关系的特征图；
图5是示出根据实施例1的半导体器件的扩展阻抗变换为载流子浓度的结果的曲线图；
图6是示出质子的投影射程以及泄漏电流合格率对在注入质子时的加速电压的测量结果的曲线图；
图7-1是示出距晶片表面的深度的温度对从激光器照射被阻断时的时间点开始的经过时间的特征图；
图7-2是示出距晶片表面的深度的温度对从激光器照射被阻断时的时间点开始的经过时间的特征图；
图7-3是示出距晶片表面的深度的温度对从激光器照射被阻断时的时间点开始的经过时间的特征图；
图8是示出在根据相关技术的半导体器件中的泄漏电流对电炉的退火温度的测量结果的曲线图；
图9是示出根据实施例1的半导体器件以及根据相关技术的半导体器件的扩展阻抗值变换成载流子浓度值的结果的曲线图；
图10是示出泄漏电流合格率对通过将净掺杂浓度的峰值乘以其半最大值全宽获得的值的曲线图；
图11是示出氦离子的投影射程以及泄漏电流合格率对注入氦离子时的加速电压的测量结果的说明性曲线图；
图12是示出锂离子的投影射程以及泄漏电流合格率对注入锂离子时的加速电压的测量结果的说明性曲线图；
图13是示出氧离子的投影射程以及泄漏电流合格率对注入氧离子时的加速电压的测量结果的说明性曲线图；
图14是示出根据实施例3的半导体器件的配置及其净掺杂浓度的视图；
图15是示出根据本发明的半导体器件以及根据相关技术的半导体器件的截止波形的曲线图；
图16是示出无缓冲器电路的示图；
图17是示出根据实施例4的半导体器件的配置及其净掺杂浓度的视图；
图18-1是示出根据本发明的IGBT和二极管的使用示例的示图；
图18-2是示出根据本发明的IGBT和二极管的使用示例的示图；
图19是示出具有根据相关技术的场阻断层的半导体器件的配置及其净掺杂浓度的视图；以及
图20是示出用质子照射的硅中质子的投影射程Rp、以及其在照射之后的氢分布中的FWHM ΔRp的SRIM2006的计算结果的曲线图。
具体实施方式
下文将参考附图详细描述关于半导体器件及其制造方法的本发明的各优选实施例。顺便提一下，在以下各实施例和所有附图的描述中，为省略重复描述,相同的附图标记指示相同的组成部件。
（实施例1）
图1是示出根据实施例1的半导体器件的配置及其净掺杂浓度的视图。如图1中的半导体器件的截面100所示，例如作为第二半导体层的N＋第一缓冲层（N＋场阻断层）2，作为第三半导体层的N第二缓冲层12以及作为第四半导体层的P＋集电极层3以此顺序在作为第一半导体层的N-漂移层1的一个主表面（第一主表面）形成。作为第五半导体层的P基极层4在N-漂移层1的另一主表面（第二主表面）形成。作为第六半导体层的N源极层5在P基极层4的表面层的一部分上形成，以便于远离N-漂移层1。栅电极7在穿过N源极层5和P基极层4并且到达N-漂移层1的沟槽中通过栅绝缘膜6形成。作为第一电极的发射电极8在P基极层4和N源极层5的表面上形成。作为第二电极的集电电极9在P＋集电极层3的表面上形成。
如图1中的距发射电极的距离对净掺杂浓度（log）的特征图110所示，N＋第一缓冲层2的净掺杂浓度在N＋第一缓冲层2的中点附近具有高于N-漂移层1的净掺杂浓度的峰值。N第二缓冲层12的净掺杂浓度高于N-漂移层1的净掺杂浓度，但低于N＋第一缓冲层2的净掺杂浓度的峰值。N第二缓冲层12的净掺杂浓度在从N第二缓冲层12与N＋第一缓冲层2之间的界面向N第二缓冲层12与P＋集电极层3之间的界面的方向上梯度地降低。P＋集电极层3和P基极层4的净掺杂浓度高于N-漂移层1、N＋第一缓冲2和N第二缓冲层12的净掺杂浓度。
在根据实施例1的半导体器件使用8mm×8mm的芯片大小、1200V耐压级别以及75A的额度电流制造时的净掺杂浓度和大小被示为示例。大小基于P基极层4与发射电极8之间的界面，并且除非另有所指，表示为距此界面的距离。
距P基极层4与N-漂移层1之间界面的距离是3μm。距P＋集电极层3与集电电极9之间的界面的距离是140μm。从N第二缓冲层12与P＋集电极层3之间的界面到P＋集电极层3与集电电极9之间的界面的距离，即P＋集电极层3的厚度是0.5μm。从N＋第一缓冲层2的净掺杂浓度的峰值位置到P＋集电极层3与集电电极9之间的界面的距离，即质子的投影射程Rp为16μm。
P基极层4的净掺杂浓度在P基极层4与发射电极8之间的界面处为5×1016原子/立方厘米，沿N-漂移层1的方向降低，并且在P基极层4与N-漂移层1之间的界面处为低于5×1013原子/立方厘米的值。P＋集电极层3的净掺杂浓度在P＋集电极层3与集电电极9之间的界面处为1×1018原子/立方厘米，沿N第二缓冲层12的方向降低，并且在P＋集电极层3与N＋第二缓冲层12之间的界面处为低于5×1013原子/立方厘米的值。N-漂移层1的净掺杂浓度是5×1013原子/立方厘米。N＋第一缓冲层2的净掺杂浓度的最大值是1×1015原子/立方厘米。虽然在以下描述中原子/cc或原子/cm3将被用作浓度的单位，但是“cc”和“cm3”相互等效。
以下将描述制造根据实施例1的半导体器件的工艺。具有如图1所示的大小和净掺杂浓度的半导体器件（耐压：1200V级别，额定电流：75A）的制造将被描述为示例。图2-1到2-5是示出制造工艺的视图。首先，如图2-1所示，具有40至80Ωcm（例如55Ωcm）的特定电阻和6英寸直径的FZ晶片10被制备成半导体基板。然后，P基极层4、N源极层5、栅极绝缘膜6、栅电极7、绝缘膜11以及发射电极8通过标准的沟槽栅极型MOS器件形成工艺形成。例如，发射电极8的材料是铝（Al）。
然后，如图2-2所示，FZ晶片10的后表面被研磨或湿法蚀刻以将FZ晶片10的厚度设置为预定值。在1200V级别的情况下，FZ晶片10的厚度在此时通常为100至160μm。例如，在实施例1中，FZ晶片10的厚度在此时是140μm。
然后，如图2-3所示，用质子（H＋）照射经研磨或湿法蚀刻的表面。此时，加速电压例如是1MeV，而质子的剂量例如是1×1014原子/平方厘米。此时，质子的投影射程距离离子照射表面是16μm。然后，硼离子（B+或BF2）被注入FZ晶片10的背面。此时，加速电压例如是50keV，而硼离子的剂量例如是1×1013原子/平方厘米。
然后，如图2-4所示，用YAG 2ω激光器（波长：500nm）和GaAs半导体激光器（波长：808nm）同时照射经离子注入的表面。激光束照射的能量例如针对YAG 2ω激光器是200mJ/cm2，而针对半导体激光器是4000mJ/cm2。
然后，如图2-5所示，由质子照射引起的晶体缺陷被恢复，以使高浓度区13在距离子注入表面为质子投影射程Rp±FWHM ΔRp的区域中形成。在该高浓度区13中，从Rp-ΔRp到Rp+ΔRp的区域用作N＋第一缓冲层。质子通过区域（从离子注入表面到Rp-ΔRp的位置）的净掺杂浓度变得高于体浓度。质子通过区域用作N第二缓冲层。体浓度是FZ晶片10的净掺杂浓度。
然后，诸如硼之类的P型杂质被电激活以形成P＋集电极层3。然后，例如5μm厚的聚酰亚胺膜被涂敷到P+集电极层3的表面，并被形成图案以在未示出的边缘区域形成钝化膜。然后，P＋集电极层3的表面被接连涂敷铝、钛（Ti）、镍（Ni）以及金（Au）以形成与P＋集电极层3欧姆接触的集电电极9。因而，半导体器件完成。FZ晶片在P基极层4与高浓度区13之间的部分用作N-漂移层。图2-5的特征图是对应于图2-5所示的半导体器件的净掺杂浓度的分布图。
图3是示出在根据实施例1的半导体器件中的从N-漂移层的中心到集电电极的各个部分的大小和净掺杂浓度的曲线图。如图3所示，距N＋第一缓冲层的净掺杂浓度的峰值位置的距离被设置为Xp，且N第二缓冲层与P＋集电极层之间的PN结作为距离测量的基准。在根据实施例1的半导体器件中，Xp在大于等于5μm到小于等于30μm的范围内。随后将描述这个的原因。
图4是示出集电极-发射极电压与集电极电流放大率之间的关系的特征图。在雪崩电流因为非常接近器件耐压的电压BV在器件的截止状态下被施加到集电极和发射极之间而开始流动的情况下，集电极电流放大率如图4所示。
集电极电流放大率IC/IL由以下表达式（1）给出。
IC/IL=1/(1-αPNP eff)...(1)
其中IC是在电压BV被施加在集电极和发射极之间时的集电极电流，IL是在P＋集电极层还未形成于FZ晶片的背面的情况下的泄漏电流，且αPNP eff是在施加电压BV时的有效放大率。在电压BV被施加在集电极和发射极之间时，耗尽层到达从N-漂移层到N＋第一缓冲层的范围，以使零空间电荷的中性区域在N＋第一缓冲层被充分缩短。在此情况下的集电极电流放大率是αPNP eff。
有效放大率αPNP eff由以下表达式（2）给出，并具有小于1.0的值。
αPNP eff=γEαTM...(2)
其中γE是来自发射极侧的空穴注入效率，αT是漂移层中的传输效率，而M是由碰撞电离引起的放大系数。
当正偏压在IGBT的截止状态下被施加到集电极时，耗尽层从发射极侧扩展到漂移层，以使漂移层中的中性区域宽度随着所施加的电压增大而减小。因此，PNP晶体管的有效基极宽度被减小且γE增大，以使αPNP增大。这种根据所施加电压改变的αPNP在本说明书中被称为“有效放大率”，并与静态αPNP区别开被表达为αPNP eff。
传输效率αT由以下表达式（3）给出。
αT=1/(cosh(LCNZ/LP))...(3)
其中LCNZ是中性区域的残余宽度，而LP是空穴的扩张长度。中性区域残余宽度LCNZ是仍未被耗尽层从漂移层消灭的中性区域（N-漂移层、N＋第一漂移层以及N第二缓冲层）从发射极侧扩展到漂移层的宽度。
由碰撞电离引起的放大系数M由以下表达式（4）给出。
M=1/(1-(V/VPP)6)...(4)
其中V是所施加的电压，VPP是在一个阶梯状正面与另一个平行于基板表面的PN结表面之间形成的二极管的理想耐压值。
在图4中，LCNZ在0.1μm到30μm之间变化。在图4中，VPP是1450V，且γE是0.3。如图4所示，集电极电流放大率在低于VPP的电压值下快速增大。此原因众所周知并省略其描述，但是集电极电流放大率的快速增大是由断开PNP晶体管的基极的操作引起的。
PNP晶体管的耐压是在集电极电流放大率快速增大时的电压。因此，PNP晶体管的耐压在LCNZ在0.1μm到3μm的范围内时约为1334.4V，但是PNP晶体管的耐压在LCNZ不小于5μm时增大。当LCNZ是30μm时，PNP晶体管的耐压是1335.3V。在将0.3μm到3μm范围的LCNZ与30μm的LCNZ区域作对比时，PNP晶体管的耐压以所施加电压的约0.1％的较小比率增加。
在此将描述根据相关技术的沟槽栅极结构。在磷被用于在根据相关技术的沟槽栅极结构器件中形成具有1μm或更小的厚度的场阻断层的情况下，从耗尽层的一端到P＋集电极层的距离在耗尽层到达场阻断层时约为0.3μm。为此，有效注入效率接近1。在此情况下，从晶片的背面注入的空穴通过耗尽层并到达晶片的正面侧。在晶片的正面侧上，P基极层与发射电极接触。空穴在向P基极层与发射电极之间的界面移动中通过嵌入沟槽中的栅电极的邻域。
在此情况下，嵌有栅电极的沟槽到达N-漂移层。在截止状态下施加高电压时，电势根据沟槽的底部形状弯曲，以使电场强度在沟槽的底部增大。电场强度增大的原因是沟槽底部的曲率高于平面栅极型器件的P阱层的曲率。因此，空穴暂时集中到沟槽的底部。因为沟槽底部中的电场强度的进一步增大如上所述地由空穴的集中引起，所以雪崩击穿发生从而产生电子。电子通过耗尽层向P＋集电极层侧流动，并到达P＋集电极层。
雪崩击穿即使在电压增大极小值时也引起电流的流动。结果，来自P＋集电极层的空穴的注入被加速以建立正反馈状态。结果，集电极电流增大。同时，耗尽层中的载流子增加，以使电场强度分布改变从而使得不可能在N-漂移层中保持高电压。
结果，除电流增大之外，集电极-发射极电压减小，从而快回现象发生。该快回现象是器件因为电流集中在最大正反馈的一个地方而劣化的现象。
沟槽栅极型结构对于获得低损耗器件是有效的。另一方面，为了在沟槽栅极型器件中抑制快回现象，有必要在耗尽层已到达场阻断层并已不再扩展的情况下尽可能地增大从耗尽层的端部到P＋集电极层的距离，即中性区域的距离。
众所周知，在使用Se或S形成的相关技术的场阻断层中不发生快回现象，因为中性区域的距离约为5μm或更大。这是因为正反馈被充分抑制。然而，已知在通过使用诸如质子之类的轻离子照射形成的场阻断层中，静态雪崩电流流过时耐压的劣化是由快回现象引起的。
因此，在LCNZ被设置成不小于5μm、且优选不小于10μm时，即使在具有通过用质子照射形成的场阻断层的沟槽栅极结构器件中也可避免快回现象。因此，优选Xp不小于5μm，因为Xp必须等于或大于LCNZ。
在制造根据实施例的半导体器件的方法中，在例如1MeV的加速电压下执行质子照射时可获得例如16μm的质子投影射程Rp。因此，中性区域可在远离PN结5μm或更远的位置形成。为此，即使当雪崩电流在测量耐压时流动之时也不发生快回现象，从而使器件的耐压不劣化。实际的耐压根据诸如已知保护环结构、RESURF（缩减的表面电场）结构、保护环结构与场电极结构的组合结构等之类的结终端结构而变化。例如，假设根据实施例1的半导体器件中的结终端结构由保护环结构和场电极结构的组合结构形成。因此，显示出与接近包括PNP晶体管的平面结的耐压值几乎相等的值。
如上所述制造的样品以2°52’的角度被附连到支架并被研磨，以使晶片的一部分被暴露。由固态测量有限公司制造的SSM2000被用于测量样品的扩展阻抗。图5示出通过测量获得的阻抗值变换成载流子浓度的结果。在图5中，竖轴示出载流子浓度，而横轴示出距晶片表面（质子照射表面）的距离、即距晶片表面的深度。在图5中，圆形标志(●)指示在同时应用YAG 2ω激光器和半导体激光器时深度处的载流子浓度，而菱形标志(◆)指示在仅应用半导体激光器时深度处的载流子浓度。
如图5所示，发现在仅应用半导体激光器时的载流子浓度低于同时应用YAG 2ω激光器和半导体激光器时的载流子浓度。此原因是由质子照射引起的损伤未被恢复并且载流子迁移率降低，从而质子在仅应用半导体激光器时未被激活。
图6示出质子的投影射程以及泄漏电流合格率对注入质子时的加速电压的测量结果。在图6中，左侧竖轴示出质子的投影射程，右侧竖轴示出泄漏电流合格率，而横轴示出加速电压。质子（H+）的剂量是1×1014原子/平方厘米。在图6中，粗的实线指示在同时应用YAG 2ω激光器（波长：532nm，穿透长度λp1：1.5μm）以及作为GaAs半导体激光器的铝镓砷（AlGaAs）激光器（波长：808nm、穿透长度λp2：10μm）时的泄漏电流合格率。细实线指示在仅应用YAG 2ω激光器时的泄漏电流合格率。粗虚线指示在仅应用AlGaAs激光器时的泄漏电流合格率。细的单点划线指示质子的投影射程。
在此测量中，1200V的电压被施加到栅电极与发射电极之间，以使所得产品在泄漏电流的电流密度低于1μA/cm2时被判断为无缺陷，但所得产品在泄漏电流的电流密度不低于1μA/cm2时被判断为有缺陷。泄漏电流合格率是在完成晶片制造工艺之后晶片通过切片被切割成单个芯片之前无缺陷芯片对晶片总数的百分比。
如图6所示，在同时应用YAG 2ω激光器和AlGaAs激光器时，发现泄漏电流合格率在300keV到1.3MeV的加速电压下超过95％。另一方面，在仅应用YAG 2ω激光器时，泄漏电流合格率在不高于100keV的加速电压下约为90％，但泄漏电流合格率在不低于200keV的加速电压下约为50％。在仅应用AlGaAs激光器时，泄漏电流合格率最大约为50％。
在显示出高泄漏电流合格率的加速电压下质子的投影射程是在约3μm至30μm的范围内。另一方面，YAG 2ω激光器的穿透长度λp1约为1.5μm，且AlGaAs激光进入硅的穿透长度约为10μm。
因此，在仅应用YAG 2ω激光器时，在比1.5μm深的区域中不提供质子作为供体，因为约1.5μm的穿透长度λp1是如此之小以致质子在比1.5μm深的区域中不能被激活。此外，由离子注入引起的许多损伤（缺陷）保留。因为缺陷分散于晶片中，所以耗尽层到达P＋集电极层从而引起穿通现象。结果，制造出泄漏电流大的芯片，以使泄漏电流合格率被降低。
在仅应用AlGaAs激光器时，晶片的正面（与激光照射表面相反的面）的温度增加到约600℃，因为穿透长度λp2为约10μm的较大的值。为此，例如在铝电极在与激光器照射表面相反的表面上形成时，如果激光器输出按照原状未改变则铝电极被熔化。因此有必要限制激光器输出，以使铝电极不被熔化。因此，穿透长度被缩短从而在比穿透长度深的区域中将质子提供为供体以及缺陷的恢复不能实现。结果，穿通现象发生，从而制造出泄漏电流大的芯片导致降低泄漏电流合格率。
将描述为什么应用穿透长度和波长不同的两种激光器的原因。图7-1到7-3是示出距晶片表面（激光照射表面）的距离、即在一深度处的温度对从激光照射终止时的时间点开始所经过时间的特征曲线图。图7-1示出同时应用YAG2ω激光器以及AlGaAs激光器的情况。图7-2示出仅应用YAG 2ω激光器的情况。图7-3示出仅应用AlGaAs激光器的情况。
温度分布通过差值计算获得，以使激光束吸收、固体内的热传导、来自表面的辐射以及自然对流热辐射被包含在内。
使用I(x)=10EXP(-u×x)的激光器透射特性、u=11789.73cm-1的线性吸收系数、以及38％的硅对YAG 2ω激光的反射率来计算激光束吸收IOUT。因此，针对激光器输出激光束吸收IOUT满足IOUT×(1-0.38)=10。
因此，固体内的传导dQ/dt由表达式（5）给出。
dQ/dt=S·λ·ΔT/Δx...(5)
其中Q是热量、S是截面积、以及λ是热传导率。
来自表面的辐射E由表达式（6）给出。
E=ε·σ·T4...(6)
其中σ是波尔兹曼常数、而ε是辐射性。自然对流热辐射用10W/m2K（假设值）的自然对流热辐射系数计算。
激光器退火的效果在短时间出现的区域是具有比基板的熔点更高温度的区域。例如，当基板是硅基板时，这是具有比硅的熔点-1414℃更高温度的区域。在同时应用YAG 2ω激光器和AlGaAs激光器时，经过时间达300ns的30μm深度处的温度超过硅的熔点（1414℃），如图7-1所示。50μm深度处的温度是低于铝的熔点（660℃）的600℃，以使铝在深度为50μm或更深的范围内不熔化。
虽然图中未示出，但是经过时间为100μs或更长的在50μm的深度处的温度是400℃或更低。因此，在晶片的正面（与激光器照射表面相反的表面）上形成的铝电极未熔化。一般而言，在300-400℃的温度执行几个小时的退火时，可提供质子作为供体。在激光退火的情况下，仍然有必要将硅的状态变成熔化状态或接近熔化状态的状态，因为在温度升高之后降低温度所需的时间是1μs的非常短的时间。根据本发明，因为在30μm或更小深度处的温度超过硅的熔点，所以质子可通过激光退火提供作为供体。因此，可以理解Xp优选不大于30μm。
另一方面，在仅应用YAG 2ω激光器时，在5μm或更小深度处的温度超过硅的熔点，但经过时间为200ns或更长时则变成低于硅的熔点，如图7-2所示。因为质子可仅在5μm或更小深度处提供作为供体，所以质子不能在投影射程深于5μm时被充分地提供作为供体。在100keV或更低的加速电压下将质子的投影射程设置为1μm或更小，第一缓冲层用作场阻断层以使泄漏电流合格率不低于90％，如图6所示。然而，在加速电压变成高于100keV时，N＋第一缓冲层的供体积分浓度无法达到用于执行场阻断层的功能所需的供体积分浓度（1.2×1012原子/平方厘米或更高）且缺陷分散于晶片中，以使耗尽层在截止状态下到达P＋集电极层从而引起泄漏电流的增大。为此，泄漏电流合格率如图6所示地被降低。
在仅应用AlGaAs激光器时，在5μm或更小深度处的温度超过硅的熔点，如图7-3所示。即使在1μm深度处的温度在经过时间是200ns或更长时也变成低于硅的熔点。因此，可提供质子作为供体的深度仅是1μm或更小。在此情况下，即使在100keV的加速电压下也不能提供质子作为供体，从而使许多具有不能执行场阻断层功能的N＋第一缓冲层的芯片形成。为此，泄漏电流合格率如图6所示地被降低。
以此方式，通过使用YAG 2ω激光器和AlGaAs激光器同时照射以使深度处的温度超过硅的熔点而获得的深度变得比通过分别使用YAG 2ω激光器和AlGaAs激光器的单独照射以使在各个深度的温度超过硅的熔点而获得的深度的总和大。考虑到这是由这种使用诸如YAG 2ω激光器之类的短波长激光器的照射产生的熔化状态和温度分布被撞击（knocked on）到使用诸如AlGaAs激光器之类的长波长激光器照射的更深区域的非线性增强效应的出现（以下称为“撞击效应”）引起的。短波长激光器的穿透长度为约1μm，且优选是0.3-5μm。具体地，诸如YAG 2ω、YVO42ω或YLF 2ω之类的波长为约500nm的固态脉冲（全固态）激光器是优选的，或者可代替地使用诸如受激准分子激光器或氦-氖（He-Ne）激光器或氮化稼（GaN）半导体激光器之类的气体激光器。实际上，因为需要高输出功率，所以固态脉冲激光器相对于气体激光器是优选的。
长波长激光器的穿透长度为约10μm，且优选为大于等于5μm且小于等于30μm。具体地，诸如AlXGa1-XAs或者InXGa1-XAs之类的具有700-3500nm波长的半导体激光器是优选的。给予半导体激光器的元件的下标X指示化学剂量组分比（标准化组分比）。波长可在X值被调整时被控制在前述范围内。作为长波长激光器，可代替地使用红宝石激光器。这些激光器可执行连续振荡。替换地，可代替地使用诸如YAG、YVO4或YLF之类的常规频率的固态脉冲激光器。
顺便提一下，如果可获得相同的进入硅的穿透长度，则除上述激光器之外的另一激光器可被用作短波长激光器或长波长激光器。
图8示出在相关技术类型的电炉中退火的1200V级别半导体器件中的泄漏电流对退火温度的测量结果作为对比示例。在图8中，竖轴示出泄漏电流，且横轴示出退火温度。电炉中的退火与激光器退火的不同之处在于整个晶片在电炉中通过退火被加热到几乎相同的温度。
在图8所示的相关技术的半导体器件中，提供从磷形成的场阻断层以防止泄漏电流根据随退火温度而变化的质子供体浓度的变化而变化。在电炉中退火所需的时间例如是1小时。
如图8所示，未经热处理的仅用质子照射的器件的泄漏电流约为20μA（如图8的左端所绘）。泄漏电流为何如上所述那么大的原因是耗尽层到达质子投影射程区域，从而在投影射程区域中增加由大量缺陷引起的深能级（距中间能级（mid-cap）约0.2eV）的能级密度并且降低投影射程区域的寿命（约为10ns）。
另一方面，当热处理的温度变成高于300℃时，泄漏电流被快速减小。在400℃或更高温度时，泄漏电流会汇聚到与未经质子照射的泄漏电流值几乎相同的10nA级别。这示出在400或更高温度时，由质子照射引入的缺陷几乎被恢复以消灭深能级，从而将寿命提高到与体寿命（50μs或更长时间）相同的值。即寿命在投影射程区域的温度达到约400℃时变得足够长。
相反，在根据实施例1的半导体器件中，如图7-1所示，距照射表面小于50μm深度的区域通过激光器照射被加热到600℃或更高温度，并且硅在距照射表面小于30μm深的区域被熔化。因此，至少在质子投影射程区域中，深能级被消灭并且寿命被恢复到体寿命的值。此外，指示供体（浅供体）的浅能级未被消灭。此原因是不同于电炉中退火，熔化温度保持时间非常短（短于10μs）。从以上描述中明显可见，由寿命的降低引起的传导损耗的增加可在根据实施例1的半导体器件中被抑制，因为不同于相关技术类型的半导体器件浅供体可在不降低寿命的情况下形成。
其次，扩展阻抗的值在根据实施例1的半导体器件以及在根据相关技术的电炉中被退火的半导体器件中被测量。在根据相关技术的半导体器件中，在图2-1到2-3的工艺被执行后，即在质子照射后，在电炉中退火在350℃执行1小时。图9示出所测得的阻抗值变换成载流子浓度的结果。在图9中，竖轴示出净掺杂浓度，而横轴示出距晶片表面（质子照射表面）的距离、即距晶片表面的深度。如图9所示，本发明中的载流子浓度的峰值是与相关技术的净掺杂浓度的峰值相等的4.05×1015原子/立方厘米。另一方面，本发明中的净掺杂浓度的半最大值全宽是3.8μm，该值为相关技术的净掺杂浓度的半最大值全宽（1.8μm）的约2.1倍宽。这是由前述的撞击效应引起的。
接着，将描述泄漏电流合格率对通过将第一缓冲层的净掺杂浓度的峰值乘以其半最大值全宽获得的值。图10是示出泄漏电流合格率对通过将净掺杂浓度的峰值乘以半最大值全宽获得的值的曲线图。净掺杂浓度的峰值是图9中所示的峰值。场阻断层中电场强度的降低率是由场阻断层的积分浓度决定的。由离子注入形成的场阻断层的浓度几乎符合高斯分布。其中假设场阻断层被认为是三角形，并且场阻断层的半最大值全宽和峰值浓度分别被认为是三角形的底边和高度后通过将峰值浓度乘以半最大值全宽并将所得结果除以2获得的值被近似为场阻断层的积分浓度的方法在此被用作更容易和准确地计算场阻断层的积分浓度的方法。此后此值被称为“F值”。图10示出基于图9所示的数值算得的F值。如图10所示，在F值不小于5.0×1011原子/平方厘米时，泄漏电流合格率变成90％或更高。因此，不小于5.0×1011原子/平方厘米的F值是优选的，且不小于6×1011原子/平方厘米的F值是进一步优选的。此原因是场阻断层在F值不小于5×1011原子/平方厘米时阻止耗尽层。此外，在载流子浓度的峰值不小于1×1015原子/立方厘米时，不小于2.5μm的半最大值全宽是优选的，并且不小于3μm的半最大值全宽是进一步优选的。此原因是场阻断层在载流子浓度的峰值在这些范围内时阻断耗尽层。
根据实施例1，在表面结构在晶片的正面中形成并且晶片的背面被研磨之后，用质子照射晶片的背面，然后用两种不同波长的激光同时照射，以使场阻断层可在不对在晶片的正面中形成的表面结构产生任何影响的情况下在距晶片的背面较深位置处形成。因此，即使在雪崩电流基于集电极与发射极之间的高电压的施加在器件的截止状态下开始流动时，从耗尽层的端部到P＋集电极层的距离变长，因为从N＋场阻断层的净掺杂浓度被局部最大化的位置到第二N缓冲层与P＋集电极层之间的界面的距离是长的。为此，电流不集中到器件的一个地方，从而可防止快回现象。因此，器件可防止被快回现象毁坏。
（实施例2）
以下将描述根据实施例2的半导体器件。在根据实施例2的半导体器件中，不同于实施例1通过注入除质子之外的其他离子形成N＋第一缓冲层。图11到13是示出在分别注入氦离子（He2+）、锂离子（Li＋）以及氧离子（O＋）时离子的投影射程以及泄漏电流合格率对加速电压的测量结果的说明性曲线图。在图11到13中，左侧竖轴示出离子的投影射程，右侧竖轴示出泄漏电流合格率，而横轴示出加速电压。剂量是1×1014原子/平方厘米。
在图11到13中，粗的实线表示在同时应用YAG 2ω激光器（波长：532nm，穿透长度λp1：1.5μm）以及作为GaAs半导体激光器的铝镓砷（AlGaAs）激光器（波长：808nm、穿透长度λp2：10μm）时的泄漏电流合格率。细的单点划线表示离子的投影射程。
如图11所示，在注入氦离子时，与如图6所示的注入质子的情况相比，显示出90％或更高的泄漏电流合格率的加速电压的范围是窄的（约900keV到3MeV）。此原因是因为撞击效应在图11中由细的点划线表示的氦离子的投影射程比在图6中由细的点划线表示的质子的投影射程要窄而几乎不发生。
如图12所示，在注入锂离子时，与如图6所示的注入质子的情况相比，显示出90％或更高的泄漏电流合格率的加速电压的范围是窄的（约1.2MeV到3MeV）。
如图13所示，在注入氧离子时，显示出90％或更高的泄漏电流合格率的加速电压的范围为约7MeV到20MeV。为了将加速电压增大到1MeV或更高，例如使用串联式静电加速器。为了将加速电压增大到10MeV或更高，例如使用圆形加速器（回旋加速器）。
顺便提一下，即使在MeV级别的加速电压下执行注入时，因为投影射程不比1μm长，所以也没有能够将诸如磷（P）或硒（Se）之类的比氧重的元素注入到投影射程所需深度的现有实用设备。
因此可以理解，根据实施例2，作为其他元素的氦离子、锂离子或氧离子相比质子优选地被注入。如图6和图11到13所示，发现优选加速电压最小是200keV且最大是30MeV，且用于质子注入的优选加速电压最大是2MeV。
（实施例3）
图14是示出根据实施例3的半导体器件的配置及净掺杂浓度的视图。如图14中的半导体器件的截面200所示，根据实施例3的半导体器件包括除图1所示的实施例1的半导体器件之外的设置在N第二缓冲层12与P＋集电极层3之间并且浓度高于N第二缓冲层12的N＋阴极缓冲层22（第七半导体层）。其他配置与实施例1相同，并且为了省略重复描述相同的附图标记指示相同的部件。
根据实施例3的半导体器件的各部件的净掺杂浓度和大小被例示为示例。顺便提一下，只有不同于实施例1中所例示值的值将被描述。如图14中的距发射电极的距离对净掺杂浓度（log）的特征如图210所示，N＋阴极缓冲层22的净掺杂浓度高于N＋第一缓冲层2的净掺杂浓度。
从N＋第一缓冲层2的净掺杂浓度被局部最大化的位置到P＋集电极层3与集电电极9之间的界面的距离，即质子的投影射程Rp为18μm。N第二缓冲层12与N＋阴极缓冲层22之间的界面到P＋集电极层3与集电电极9之间的界面的距离，即N＋阴极缓冲层22的厚度是1μm。从N＋阴极缓冲层22与P＋集电极层3之间的界面到P＋集电极层3与集电电极9之间的界面的距离，即P＋集电极层3的厚度是0.5μm。
根据实施例3，从发射极侧扩展到漂移层的耗尽层可在耗尽层到达P＋集电极层3之前被N＋阴极缓冲层22更确定地阻断。因此，可防止缓冲层的不完全形成，以使泄漏电流合格率可被更大地改进。
图15是示出根据实施例1到3的半导体器件以及包括根据相关技术的场阻断层的半导体器件的截止波形的曲线图。在图15中，粗的实线表示根据实施例1到3的半导体器件的集电极电流IC以及集电极-发射极电压VC。细的虚线表示包括根据相关技术的场阻断层的半导体器件的集电极电流IC以及集电极-发射极电压VC（参见图19）。
在图15中所示的所有截止波形是图16中所示的无缓冲器电路220中的波形。无缓冲器电路220是其中根据本发明的IGBT被放置在D.U.T.（被测设备）中的单相斩波电路。无缓冲器电路220的主电路的负载电感Lm是1mH，且主电路的电路杂散电感Ls是200nH。无缓冲器电路220的栅极电阻是10Ω，且栅极驱动电压是±15V。
如图15所示，根据实施例1到3的半导体器件在没有振荡的情况下显示光滑的开关波形。不发生振荡的原因是防止所存载流子（stocked carrier）在截止时间被耗尽。相反，根据相关技术的半导体器件显示出随着浪涌电压中增大50V而振荡的波形，因为载流子通过耗尽层的扩展被扫过从而所存载流子被耗尽。这是与在JP-A-2003-318412中公开的所谓的空间电荷区的钉扎效应相同的现象。
（实施例4）
图17是示出根据实施例4的半导体器件的配置和净掺杂浓度的视图。如图17中的半导体器件的截面300所示，作为第二半导体层的N＋阴极缓冲层32以及作为第三半导体层的N++阴极层33以此顺序例如在作为第一半导体层的N-漂移层31的一个主表面侧（第一主表面侧）形成。作为第四半导体层的P阳极层34在N-漂移层31的另一主表面侧（第二主表面侧）形成。作为第一电极的阳极电极38在P阳极层34的表面形成。作为第二电极的阴极电极39在N＋＋阴极层33的表面形成。根据此结构，根据实施例4的半导体器件执行二极管的功能。
如图17中的距阳极电极的距离对净掺杂浓度（log）的特征图310所示，N＋阴极缓冲层32的净掺杂浓度在N＋阴极缓冲层32与N-漂移层31之间的界面附近的位置中具有峰值，并且该峰值高于N-漂移层31的净掺杂浓度。N＋阳极缓冲层32的净掺杂浓度朝向N＋阴极缓冲层32与N＋＋阴极层33之间的界面梯度地降低。N＋＋阴极层33与P阳极层34的净掺杂浓度高于N-漂移层31和N＋阴极缓冲层32的净掺杂浓度。
以此方式，本发明应用到二极管使反向恢复操作能在抑制振荡以及低耗的情况下实现。在反向恢复时，耗尽层以与截止时间相同的方式从正面侧扩展，以使载流子被消灭。在根据实施例4的半导体器件中，载流子的突然消灭可被抑制，从而在没有振荡的情况下实现光滑的反向恢复。
另一方面，在使用本发明的IGBT等中，可如实施例1到3中所描述地实现具有抑制振荡和低耗的截止。在截止时，耗尽层从晶片的正面侧扩展，以使载流子被消灭。然而，可实现没有振荡的光滑的截止，因为载流子的突然消灭可被抑制。因此，可制造低耗和软恢复的二极管以及有能力执行没有振荡的光滑截止的IGBT。此外，在诸如使用具有这些特性的IGBT模块的PWM反相器之类的功率变换装置时，过电压毁坏和EMI噪声发生可被抑制。
图18-1和18-2是示出根据实施例1到4的IGBT和二极管的应用示例的示图。图18-1和18-2中所示的变换器逆变器电路可有效地控制感应电动机、伺服电动机等，并且被广泛地用在工业、电气铁路等。图18-1示出将二极管应用到变换器部分的示例。图18-2示出将IGBT应用到变换器部分的示例。在各个示例中，IGBT被应用到变换器部分。超高速续流二极管（FWD）与各个IGBT并联。
在以上描述中，本发明不限于上述实施例，并且可被多样地改变。例如，实施例中描述的诸如大小、浓度、电压值、电流值、诸如温度和时间之类的处理条件等之类的各种值仅是示例性的，从而本发明不限于那些值。虽然已在第一导电型是N型且第二导电型是P型的情况下描述了各个实施例，但是本发明也可在第一导电型是P型且第二导电型是N型的情况下实施。
此外，本发明不仅可被应用在1200V级别，也可被应用在600V级别、1700V级别或高于1700V级别的耐压级别。例如，在1700V级别的情况下，晶片的特定阻抗是80-200Ωcm 且晶片的最终厚度是120-200μm。在3300V级别的情况下，晶片的特定阻抗是200-500Ωcm且晶片的最终厚度是250-400μm。
如上所述，根据本发明的半导体器件以及制造半导体器件的方法对功率半导体器件有用，并且尤其适用于具有软恢复特性以及高速和低耗特性并且环保的二极管或IGBT。

Claims (15)

1.一种半导体器件，包括：
由第一导电型的半导体衬底构成的第一半导体层；
第二导电型的第二半导体层，该第二半导体层的浓度比所述第一半导体层高并且在所述第一半导体层的第一主表面侧；
所述第一或第二导电型的第三半导体层，该第三半导体层的浓度比所述第一半导体层高并且在所述第一半导体层的第二主表面侧；
在所述第一半导体层中的至少一个所述第一导电型的第四半导体层，该第四半导体层的浓度比所述第一半导体层高但比所述第三半导体层低；
其中，所述第四半导体层包括轻致供体，该氢致供体通过从所述第二主表面注入的质子照射形成，
所述半导体装置所具有的所述第四半导体层中，通过使结晶性从导致载流子迁移率下降的质子照射损伤得以恢复，所述第四半导体层中的距离所述第二主表面为所述质子投影射程的位置处的参杂浓度比所述半导体衬底高。
2.如权利要求1所述的半导体器件，其特征在于，所述质子投影射程距离所述第二主表面的范围在5μm至30μm。
3.如权利要求1所述的半导体器件，其特征在于，通过激光退火来恢复所述载流子迁移率，在激光退火中，激光照射所述第二主表面。
4.如权利要求3所述的半导体器件，其特征在于，所述半导体衬底中的距离所述第二主表面为所述质子投影射程的位置处的载流子寿命与所述半导体衬底体寿命相同。
5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件是二极管，该二极管包括：
所述第二半导体层，该第二半导体层是阳极层；以及第三半导体层，该第三半导体层是第一导电型。
6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件是IGBT，该IGBT包括：
所述第二半导体层，该第二半导体层是基极层；
所述第三半导体层，该第三半导体层是第二导电型；
MOS栅，该MOS栅在第一主表面上形成。
7.一种制造如权利要求1至6中任一项所述的半导体器件的方法，
所述方法包括以下步骤：
研磨步骤，该研磨步骤研磨所述半导体衬底的第二主表面作为所述第一半导体层；
注入步骤，该注入步骤将轻离子注入到通过所述研磨步骤暴露的所述第一半导体层的表面；
照射步骤，该照射步骤用不同波长的2种类型的激光束照射用所述轻离子注入的所述表面，从而电激活所述注入的氢离子并由此恢复因自所述第二主表面的所述质子照射的注入损伤而降低的载流子迁移率。
8.一种如权利要求7所述的制造半导体器件的方法，其特征在于，所述照射步骤使用不同波长的两种类型的激光束同时执行照射。
9.一种如权利要求7所述的制造半导体器件的方法，其特征在于，从全固态激光器、含氮化稼的半导体激光器以及气体激光器中的任一个发射所述短波长激光束，所述全固态激光器从由YAG 2ω激光器、YVO4 2ω激光器以及YLF 2ω激光器组成的组中选出，所述气体激光器从由受激准分子激光器和氦氖激光器组成的组中选出。
10.一种如权利要求7所述的制造半导体器件的方法，其特征在于，从包含镓作为其结构的一部分的半导体激光器、红宝石激光器以及从由YAG激光器、YVO4激光器以及YLF激光器组成的组中选出的常频全固态激光器中的任一个发射所述长波长的激光束。
11.一种如权利要求7所述的制造半导体器件的方法，其特征在于，从AlXGa1-XAs激光器和InXGa1-XAs激光器中的任一个发射所述长波长激光束，其中X表示化学剂量组分比。
12.一种如权利要求7所述的制造半导体器件的方法，其特征在于，所述轻离子从由质子、氦离子、锂离子以及氧离子组成的组中选出。
13.一种如权利要求7所述的制造半导体器件的方法，其特征在于，所述轻离子是质子。
14.一种如权利要求12所述的制造半导体器件的方法，其特征在于，所述注入步骤在大于等于200keV且小于等于30MeV的范围内的加速电压下注入所述轻离子。
15.一种如权利要求13所述的制造半导体器件的方法，其特征在于，所述注入步骤在大于等于200keV且小于等于2MeV的范围内的加速电压下注入质子。
CN201210567582.2A 2008-01-23 2009-01-22 半导体器件及其制造方法 Active CN102983159B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008013018A JP5365009B2 (ja) 2008-01-23 2008-01-23 半導体装置およびその製造方法
JP2008-013018 2008-01-23
CN2009100098884A CN101494223B (zh) 2008-01-23 2009-01-22 半导体器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009100098884A Division CN101494223B (zh) 2008-01-23 2009-01-22 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102983159A true CN102983159A (zh) 2013-03-20
CN102983159B CN102983159B (zh) 2016-01-13

Family

ID=40875763

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210567582.2A Active CN102983159B (zh) 2008-01-23 2009-01-22 半导体器件及其制造方法
CN2009100098884A Active CN101494223B (zh) 2008-01-23 2009-01-22 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009100098884A Active CN101494223B (zh) 2008-01-23 2009-01-22 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US8084814B2 (zh)
JP (1) JP5365009B2 (zh)
CN (2) CN102983159B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517838A (zh) * 2013-09-27 2015-04-15 财团法人工业技术研究院 半导体结构及其制造方法
CN105206516A (zh) * 2015-08-21 2015-12-30 中国东方电气集团有限公司 一种在半导体器件中形成场截止层的方法
CN107452619A (zh) * 2016-05-31 2017-12-08 上海微电子装备（集团）股份有限公司 一种igbt硅片背面退火方法及激光退火系统
CN113224164A (zh) * 2021-04-21 2021-08-06 电子科技大学 一种超结mos器件

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066171A (ja) * 2009-09-17 2011-03-31 Hitachi Ltd 半導体装置
JP5569532B2 (ja) 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2012063342A1 (ja) * 2010-11-10 2012-05-18 トヨタ自動車株式会社 半導体装置の製造方法
WO2012136848A1 (en) * 2011-04-06 2012-10-11 Abb Technology Ag Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
EP2711986B1 (en) 2011-05-18 2020-08-19 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5817686B2 (ja) 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
EP2793266B1 (en) * 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
CN103946985B (zh) 2011-12-28 2017-06-23 富士电机株式会社 半导体装置及半导体装置的制造方法
CN103199107B (zh) * 2012-01-06 2016-02-10 上海华虹宏力半导体制造有限公司 半导体器件及制造方法
CN103999225B (zh) 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
US9466689B2 (en) 2012-03-30 2016-10-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured thereby
EP2790209B1 (en) * 2012-03-30 2019-09-25 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
KR102070959B1 (ko) * 2012-04-24 2020-01-30 온세미컨덕터코리아 주식회사 파워 소자 및 그 제조방법
JP2013235891A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
CN104106139A (zh) * 2012-06-01 2014-10-15 富士电机株式会社 半导体装置
US9490128B2 (en) 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
CN103794645B (zh) * 2012-10-30 2019-02-15 上海联星电子有限公司 Igbt器件及其制作方法
CN103839990B (zh) * 2012-11-23 2018-06-19 中国科学院微电子研究所 一种igbt的缓冲层结构及其制作方法
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP2014138173A (ja) * 2013-01-18 2014-07-28 Shi Exaination & Inspection Ltd 半導体装置の製造方法、及び基板処理システム
CN103943497B (zh) * 2013-01-22 2016-09-21 北大方正集团有限公司 一种背面形成方法
JP6227255B2 (ja) * 2013-01-30 2017-11-08 株式会社 日立パワーデバイス ダイオード及びその製造方法
CN107768427A (zh) * 2013-06-12 2018-03-06 三菱电机株式会社 半导体装置
CN109065441B (zh) * 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
CN104465791B (zh) * 2013-09-22 2018-10-26 南京励盛半导体科技有限公司 一种快恢复二极管的结构和背面的制备方法
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
EP3082167B1 (en) 2013-12-13 2021-02-17 Mitsubishi Electric Corporation Semiconductor device manufacturing method
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6287407B2 (ja) * 2014-03-19 2018-03-07 サンケン電気株式会社 半導体装置
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
WO2015190579A1 (ja) * 2014-06-12 2015-12-17 富士電機株式会社 半導体装置
US9754787B2 (en) * 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
DE112015000670T5 (de) 2014-09-17 2016-11-03 Fuji Electric Co., Ltd. Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung
WO2016051970A1 (ja) 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104392912B (zh) * 2014-11-05 2017-11-10 中国东方电气集团有限公司 一种在半导体器件中形成n型埋层的方法
JP6269858B2 (ja) * 2014-11-17 2018-01-31 富士電機株式会社 炭化珪素半導体装置の製造方法
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
DE112015006059T5 (de) * 2015-01-27 2017-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6519649B2 (ja) * 2015-03-13 2019-05-29 三菱電機株式会社 半導体装置及びその製造方法
CN107004716B (zh) * 2015-06-17 2020-12-18 富士电机株式会社 半导体装置
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
US10026831B2 (en) * 2015-08-18 2018-07-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105206656A (zh) * 2015-08-25 2015-12-30 电子科技大学 一种逆导型igbt器件
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
US9768285B1 (en) 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
CN109075042B (zh) * 2016-04-27 2023-11-14 住友重机械工业株式会社 激光退火方法及激光退火装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
US20180145130A1 (en) * 2016-05-17 2018-05-24 Littelfuse, Inc. Igbt with improved reverse blocking capability
WO2018074434A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
JP6820738B2 (ja) * 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
EP3576135A4 (en) 2017-03-29 2020-12-23 Fuji Electric Co., Ltd. SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
US20190006461A1 (en) 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
US10833021B2 (en) 2017-06-29 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Method for precisely aligning backside pattern to frontside pattern of a semiconductor wafer
US10170559B1 (en) 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
CN108321191A (zh) * 2017-12-27 2018-07-24 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
CN109712886A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种功率半导体器件的背面加工工艺
CN109712885A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种半导体器件缓冲层制造方法
CN109860283A (zh) * 2019-01-16 2019-06-07 全球能源互联网研究院有限公司 一种igbt、igbt背面的制作方法和装置
JP6702467B2 (ja) * 2019-02-25 2020-06-03 三菱電機株式会社 半導体装置及びその製造方法
CN109904225A (zh) * 2019-03-29 2019-06-18 电子科技大学 一种高可靠性igbt及其制造方法
WO2020229402A1 (en) * 2019-05-10 2020-11-19 Abb Power Grids Switzerland Ag A dual base thin wafer power semiconductor device and method for manufacturing the same
JP7375340B2 (ja) * 2019-06-12 2023-11-08 サンケン電気株式会社 半導体装置
CN111725312A (zh) * 2020-06-05 2020-09-29 安徽瑞迪微电子有限公司 一种高性能半导体功率器件及其制造方法
JP2022073497A (ja) * 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7415913B2 (ja) 2020-12-28 2024-01-17 三菱電機株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
US20030080099A1 (en) * 2001-10-25 2003-05-01 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
US20060081923A1 (en) * 2004-09-30 2006-04-20 Infineon Technologies Ag Semiconductor device and fabrication method suitable therefor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413021B2 (ja) 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JP3706026B2 (ja) 1998-07-17 2005-10-12 インフィネオン テクノロジース アクチエンゲゼルシャフト 高い逆方向電圧用のパワー半導体素子
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
JP3695249B2 (ja) 1999-09-30 2005-09-14 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP3684962B2 (ja) 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP3885598B2 (ja) 2001-02-09 2007-02-21 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10205323B4 (de) 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
JP4967205B2 (ja) 2001-08-09 2012-07-04 富士電機株式会社 半導体装置の製造方法
JP4093042B2 (ja) * 2002-12-09 2008-05-28 富士電機デバイステクノロジー株式会社 半導体装置
JP2004247593A (ja) * 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
US7943534B2 (en) 2005-08-03 2011-05-17 Phoeton Corp. Semiconductor device manufacturing method and semiconductor device manufacturing system
JP2007059431A (ja) 2005-08-22 2007-03-08 Mitsubishi Electric Corp 半導体装置の製造方法及びレーザ加工装置
DE102005049506B4 (de) * 2005-10-13 2011-06-09 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement
JP2007123300A (ja) 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
WO2007049525A1 (en) * 2005-10-26 2007-05-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and manufacturing method of semiconductor device
JP5272299B2 (ja) * 2005-11-10 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
JP5104314B2 (ja) 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
US20030080099A1 (en) * 2001-10-25 2003-05-01 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US20060081923A1 (en) * 2004-09-30 2006-04-20 Infineon Technologies Ag Semiconductor device and fabrication method suitable therefor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517838A (zh) * 2013-09-27 2015-04-15 财团法人工业技术研究院 半导体结构及其制造方法
CN104517838B (zh) * 2013-09-27 2019-03-08 财团法人工业技术研究院 半导体结构及其制造方法
CN105206516A (zh) * 2015-08-21 2015-12-30 中国东方电气集团有限公司 一种在半导体器件中形成场截止层的方法
CN105206516B (zh) * 2015-08-21 2018-01-12 中国东方电气集团有限公司 一种在半导体器件中形成场截止层的方法
CN107452619A (zh) * 2016-05-31 2017-12-08 上海微电子装备（集团）股份有限公司 一种igbt硅片背面退火方法及激光退火系统
CN107452619B (zh) * 2016-05-31 2020-10-16 上海微电子装备（集团）股份有限公司 一种igbt硅片背面退火方法及激光退火系统
CN113224164A (zh) * 2021-04-21 2021-08-06 电子科技大学 一种超结mos器件
CN113224164B (zh) * 2021-04-21 2022-03-29 电子科技大学 一种超结mos器件

Also Published As

Publication number Publication date
CN101494223B (zh) 2013-02-06
CN101494223A (zh) 2009-07-29
CN102983159B (zh) 2016-01-13
US20120064706A1 (en) 2012-03-15
JP2009176892A (ja) 2009-08-06
US20090184340A1 (en) 2009-07-23
US8084814B2 (en) 2011-12-27
JP5365009B2 (ja) 2013-12-11
US10068998B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN101494223B (zh) 半导体器件及其制造方法
US7728409B2 (en) Semiconductor device and method of manufacturing the same
CN103534811B (zh) 半导体装置及半导体装置的制造方法
CN101256948B (zh) 半导体元件的制造方法
JP6037012B2 (ja) 半導体装置および半導体装置の製造方法
CN105552115B (zh) 半导体器件以及用于制造半导体器件的方法
JP5104314B2 (ja) 半導体装置およびその製造方法
JP5272299B2 (ja) 半導体装置およびその製造方法
CN107431087B (zh) 半导体装置及其制造方法
EP2800143A1 (en) Semiconductor device and method for producing semiconductor device
TW201432916A (zh) 半導體裝置及其製造方法
CN109075213A (zh) 半导体装置
JP2009188336A (ja) 半導体装置およびその製造方法
CN109103247B (zh) 半导体装置及其制造方法
CN102054876A (zh) 快速恢复二极管
US9704980B2 (en) Insulated gate bipolar transistor and method for manufacturing same
CN104157569A (zh) 快恢复二极管制造工艺方法
CN103730356A (zh) 功率半导体器件背面制造方法
CN102315107A (zh) 制造半导体器件的方法
US10475881B2 (en) Semiconductor devices with steep junctions and methods of manufacturing thereof
KR20170074757A (ko) 반도체 디바이스를 형성하는 방법
JP2019071503A (ja) 半導体装置及びその製造方法
CN104716174B (zh) 半导体器件以及用于制造半导体器件的方法
JPH07297415A (ja) 半導体装置とその製造方法
JP2022035046A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant