WO2015190579A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2015190579A1
WO2015190579A1 PCT/JP2015/066950 JP2015066950W WO2015190579A1 WO 2015190579 A1 WO2015190579 A1 WO 2015190579A1 JP 2015066950 W JP2015066950 W JP 2015066950W WO 2015190579 A1 WO2015190579 A1 WO 2015190579A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
conductivity type
field stop
stop layer
Prior art date
Application number
PCT/JP2015/066950
Other languages
English (en)
French (fr)
Inventor
勇一 小野澤
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2016527877A priority Critical patent/JP6332446B2/ja
Priority to CN201580002955.3A priority patent/CN105793991B/zh
Publication of WO2015190579A1 publication Critical patent/WO2015190579A1/ja
Priority to US15/173,763 priority patent/US9954086B2/en
Priority to US15/936,425 priority patent/US10388775B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Definitions

  • the present invention relates to a semiconductor device such as a diode having an FS (field stop) layer and an IGBT (insulated gate bipolar transistor).
  • a semiconductor device such as a diode having an FS (field stop) layer and an IGBT (insulated gate bipolar transistor).
  • Semiconductor devices for power include diodes, IGBTs, and the like having withstand voltages of 400 V, 600 V, 1200 V, 1700 V, 3300 V or more. These are used for power converters such as converters and inverters. Semiconductor devices for power are required to have good electrical characteristics and low cost, such as low loss, high efficiency and high breakdown resistance. In particular, by the grinding technology for thinning the semiconductor substrate to a thickness of 200 ⁇ m or less, better electrical characteristics can be obtained, and chip cost can be reduced.
  • FIG. 5 is a cross sectional view showing a cross sectional structure of a conventional semiconductor device.
  • FIG. 5 shows a cross-sectional view of a general trench IGBT.
  • a p-type layer to be a p-base layer 54 is formed on the main surface of an n-type semiconductor substrate to be an n-drift layer 51, and a p-type layer to be a p-type collector layer 53 is formed to face each other. .
  • an n-type field stop layer 81 is formed on the main surface side of the p-type collector layer 53.
  • a plurality of p-type guard ring layers 72 and field plates 73 to be termination regions 71 for electric field relaxation are formed at the outer peripheral position of the p base layer 54.
  • the gate electrodes 61a are integrated and connected to the gate runner 65, and the gate runner 65 is connected to a gate pad (not shown).
  • the n-type field stop layer 81 is required to have the concentration and depth necessary to prevent the depletion layer from reaching through to the p-type collector layer 53.
  • the reach through is, for example, a phenomenon in which a depletion layer extending the n-type drift layer 51 reaches a layer (such as the p-type collector layer 53) adjacent to the n-type drift layer 51.
  • n-type field stop layer 81 for example, irradiation with an n-type impurity such as phosphorus or arsenic from the ground surface of the back surface of the wafer and annealing at an appropriate temperature may be mentioned.
  • n-type impurity such as phosphorus or arsenic
  • n-type impurity such as selenium or sulfur diffuses about 30 ⁇ m at a temperature of about 900 ° C. because the diffusion coefficient is higher than that of phosphorus or arsenic. Therefore, the deep n-type field stop layer 81 can be formed at a relatively low temperature by using n-type impurities such as selenium and sulfur instead of phosphorus and arsenic.
  • the n-type field stop layer 81 is formed by a hydrogen related donor.
  • Hydrogen related donors are hydrogen (proton, dutron, triton, etc.) injected into a silicon substrate containing oxygen, and thermal annealing is performed at a temperature lower than 500 ° C. to obtain vacancies (V) and oxygen (O). Hydrogen (H) is combined to form a VOH defect, and this VOH defect acts as a donor.
  • the process of electrically activating the implanted hydrogen to obtain a hydrogen related donor can be realized by annealing at a relatively low temperature of about 400.degree. Therefore, in the manufacture of thin diodes and IGBTs, it is possible to significantly reduce the number of processes after thinning the wafer.
  • Patent Document 1 describes an IGBT or the like in which an n-type field stop layer is formed by irradiating protons with an acceleration energy of 4 MeV or more.
  • FIG. 1 of Patent Document 3 selenium is diffused as the first n-type field stop layer, and phosphorus is further injected so as to be sandwiched between the first n-type field stop layer and the p-type collector layer.
  • An IGBT in which a second n-type field stop layer is formed is described.
  • the aforementioned selenium has a diffusion coefficient larger than that of phosphorus or arsenic because of interstitial diffusion. Therefore, it is difficult to adjust the doping concentration distribution of the n-type layer even if the diffusion temperature or time is changed, as compared with phosphorus or arsenic. For example, with regard to making the diffusion depth of selenium shallower or deeper than 30 ⁇ m, the adjustment can not be performed well by the diffusion temperature or time. Therefore, in the above-described conventional technology, there is a problem that control of the n-type field stop layer according to the required characteristics of the element is difficult.
  • furnace annealing As a countermeasure for this, if it is intended to reduce the damage given to the crystallinity by irradiating protons with high acceleration energy by raising the annealing temperature of annealing by an electric furnace (hereinafter referred to as furnace annealing), the predetermined temperature If it exceeds, donors will disappear. Therefore, there has been a problem that it is difficult to achieve both increasing the donor conversion rate of hydrogen related donors and increasing the lifetime or carrier mobility.
  • the object of the present invention is to solve the above-mentioned problems, and to suppress the increase in leakage current and oscillation during turn-off oscillation of the IGBT and reverse recovery of the diode, and provide a semiconductor device capable of reducing electrical loss. It is to be.
  • a semiconductor device has a first conductivity type drift layer formed of a first conductivity type semiconductor substrate.
  • a second conductivity type base which is selectively formed on the surface layer of one main surface of the first conductivity type semiconductor substrate and has a higher doping concentration than the first conductivity type drift layer
  • a first conductivity type emitter layer which is selectively formed on the surface layer of the one main surface of the second conductivity type base layer and has a higher doping concentration than the second conductivity type base layer.
  • a gate electrode formed to face the first conductivity type drift layer, the second conductivity type base layer, and the first conductivity type emitter layer with an insulating film interposed therebetween.
  • the semiconductor device according to the present invention is formed on the surface layer of the other main surface of the first conductivity type semiconductor substrate, and has a second conductivity type collector layer having a higher doping concentration than the first conductivity type drift layer. .
  • the semiconductor device is formed between the second conductivity type collector layer and the first conductivity type drift layer, has a higher doping concentration than the first conductivity type drift layer, and has a doping concentration
  • a first conductivity type first field stop layer having a maximum distance from the second conductivity type collector layer to the one main surface side, wherein the dopant is a hydrogen induced donor, the second conductivity type collector layer, and
  • the first conductive type drift layer is formed between the first conductive type drift layer and has a higher doping concentration than the first conductive type drift layer, and the doping concentration is maximum at a location adjacent to the second conductive type collector layer
  • a first conductivity type second field stop layer in which the doping concentration decreases toward the main surface and the dopant is selenium or sulfur.
  • the first conductive first field stop layer is separated from the first conductive second field stop layer toward the one main surface side. It is also good.
  • the first conductive first field stop layer may be formed between the second conductive collector layer and the first conductive second field stop layer. It may be done.
  • the semiconductor device According to the semiconductor device according to the present invention, it is possible to suppress the turn-off oscillation of the IGBT, the oscillation at the time of reverse recovery of the diode, and the increase of the leakage current, and it is possible to reduce the electrical loss.
  • FIG. 1 is a cross-sectional view showing the cross-sectional structure of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a characteristic diagram showing the doping concentration distribution on the line A1-A2 of FIG.
  • FIG. 3 is a cross-sectional view showing the cross-sectional structure of the semiconductor device according to the second embodiment of the present invention.
  • FIG. 4 is a characteristic diagram showing the doping concentration distribution on the line A1-A2 of FIG.
  • FIG. 5 is a cross sectional view showing a cross sectional structure of a conventional semiconductor device.
  • n and p in the layer or region having n or p, it is meant that electrons or holes are majority carriers, respectively.
  • + and-attached to n and p mean that the impurity concentration is higher and the impurity concentration is lower than that of the layer or region to which it is not attached, respectively.
  • concentration indicates the concentration of a dopant exhibiting n-type or p-type conductivity unless otherwise specified, that is, the doping concentration.
  • the semiconductor substrate is mainly described using silicon, it is not limited to silicon as long as it is a semiconductor in which selenium, hydrogen or the like is a donor.
  • silicon carbide (SiC), gallium nitride (GaN) or the like for example, silicon carbide (SiC), gallium nitride (GaN) or the like.
  • FIG. 1 is a cross-sectional view showing the cross-sectional structure of the semiconductor device according to the first embodiment of the present invention.
  • the semiconductor device according to the first embodiment of the present invention includes a base 100 for realizing the first conductivity type semiconductor substrate according to the present invention.
  • the substrate 100 implements the semiconductor substrate of the first embodiment according to the present invention.
  • the substrate 100 can be realized by, for example, a silicon semiconductor substrate.
  • the substrate 100 is provided with an n-type drift layer 1.
  • the n-type drift layer 1 implements the first conductivity type drift layer of the first embodiment according to the present invention.
  • a silicon semiconductor substrate forming the substrate 100 for example, a wafer cut out of a silicon ingot formed by CZ (Czochralski method), MCZ (Czochralski method applying a magnetic field), FZ (float zone method) or the like is used.
  • the resistivity of the wafer is, for example, higher than 10 ⁇ cm.
  • a p-type base layer 4 and a p-type having a higher impurity concentration (high doping concentration) than the n-type drift layer 1 A floating layer 30 is formed.
  • the p-type base layer 4 implements the second conductivity type base layer according to the first embodiment of the present invention.
  • the p-type base layer 4 and the p-type floating layer 30 may have the same diffusion depth and doping concentration.
  • An n-type emitter layer 5 having a higher impurity concentration (high doping concentration) than the p-type base layer 4 is selectively formed on the surface layer on the front surface side of the p-type base layer 4.
  • the n-type emitter layer 5 implements the first conductivity type emitter layer of the first embodiment according to the present invention.
  • an emitter electrode 12 is formed on the front surface side of the n-type drift layer 1 so as to be in contact with the p-type base layer 4 and the n-type emitter layer 5.
  • a trench 7 is formed on the front surface of the n-type drift layer 1.
  • the trench 7 is formed from the front surface side of the n-type drift layer 1 so as to be in contact with the n-type emitter layer 5 and the p-type base layer 4 and to reach the n-type drift layer 1.
  • the gate electrode 11 is embedded in the trench 7 with the gate insulating film 6 interposed therebetween. Thereby, a MOS gate structure is provided.
  • An interlayer insulating film 9 is formed on the surface layer on the front surface side of the substrate 100 in order to insulate the gate electrode 11 and the emitter electrode 12 from each other.
  • the interlayer insulating film 9 implements the insulating film of the first embodiment according to the present invention.
  • the p-type floating layer 30 and the emitter electrode 12 are also insulated by the interlayer insulating film 9.
  • the gate electrode 11 is formed to face the n-type drift layer 1, the p-type base layer 4, and the n-type emitter layer 5 with the gate insulating film 6 interposed therebetween. That is, the n-type drift layer 1, the p-type base layer 4, and the n-type emitter layer 5 are disposed around the gate electrode 11 via the gate insulating film 6.
  • a p-type collector layer 3 is formed on the surface layer of the other main surface (rear surface) of the base 100.
  • the p-type collector layer 3 implements the second conductivity type collector layer according to the first embodiment of the present invention.
  • a collector electrode 13 is formed on the back surface side of the substrate 100 so as to be in contact with the p-type collector layer 3.
  • an n-type selenium-doped field stop layer 21 is formed on the front surface side of the p-type collector layer 3 from the p-type collector layer 3 toward the front surface side of the substrate 100.
  • the n-type selenium-doped field stop layer 21 can be formed by doping the substrate 100 with selenium or sulfur as a dopant. Specifically, for example, it can be formed by doping selenium from the back surface side of the substrate 100.
  • the n-type selenium-doped field stop layer 21 is formed between the p-type collector layer 3 and the n-type drift layer 1.
  • the n-type selenium-doped field stop layer 21 has an impurity concentration (high doping concentration) higher than the impurity concentration of the n-type drift layer 1.
  • the n-type selenium-doped field stop layer 21 has a maximum doping concentration at a location adjacent to the p-type collector layer 3 and a decreasing doping concentration from the p-type collector layer 3 toward the front surface.
  • an n-type proton-doped field is formed from the n-type selenium-doped field stop layer 21 toward the front surface of the substrate 100.
  • the stop layer 20 is formed.
  • the n-type proton-doped field stop layer 20 is formed by doping the substrate 100 with a dopant consisting of a hydrogen-induced donor.
  • the n-type proton-doped field stop layer 20 can be formed, for example, by doping protons from the back side of the substrate 100.
  • the n-type proton doped field stop layer 20 is formed between the p-type collector layer 3 and the n-type drift layer 1.
  • the n-type proton / doped field stop layer 20 has an impurity concentration (high doping concentration) higher than the impurity concentration of the n-type drift layer 1.
  • the n-type proton / doped field stop layer 20 has the maximum impurity concentration (doping concentration) at a position distant from the p-type collector layer 3 on the front surface side of the substrate 100 with respect to the p-type collector layer 3 It is formed as.
  • the n-type proton-doped field stop layer 20 is provided apart from the n-type selenium-doped field stop layer 21. That is, the n-type proton-doped field stop layer 20 and the n-type selenium-doped field stop layer 21 are separated in the front and back direction of the substrate 100.
  • the n-type proton-doped field stop layer 20 implements the first conductivity type first field stop layer of the first embodiment according to the present invention.
  • FIG. 2 is a characteristic diagram showing the doping concentration distribution on the line A1-A2 of FIG.
  • p-type collector layer 3 is formed by diffusing an acceptor from the surface layer on the back surface of substrate 100 to the inside of substrate 100.
  • the acceptor is, for example, boron.
  • the diffusion depth of the p-type collector layer 3 is, for example, 0.5 ⁇ m.
  • the maximum doping concentration of the p-type collector layer 3 is, for example, 1 ⁇ 10 18 / cm 3 .
  • the dopant is diffused from the surface layer on the back surface of the substrate 100 toward the front surface side of the substrate 100.
  • the dopant of the n-type selenium-doped field stop layer 21 is an element having a large diffusion coefficient, such as selenium or sulfur, and is, for example, selenium.
  • n-type impurity such as selenium or sulfur has a diffusion coefficient higher than that of phosphorus or arsenic and diffuses about 30 ⁇ m at a temperature of about 900 ° C. Therefore, when an n-type impurity such as selenium or sulfur is used, a deep (wide) n-type selenium-doped field stop layer 21 can be formed at a relatively low temperature as compared to the case where phosphorus or arsenic is used. .
  • the doping concentration of the n-type selenium-doped field stop layer 21 is compensated in the boundary region with the p-type collector layer 3. Therefore, the position of the maximum doping concentration of the n-type selenium-doped field stop layer 21 becomes deeper on the front surface side of the substrate 100 than the p-type collector layer 3, the maximum doping concentration is, for example, 5 ⁇ 10 14 / cm 3 It is an extent.
  • the position of the depth at which the diffused selenium is lower than the doping concentration of the n-type drift layer 1 is indicated by a symbol P.
  • the region on the front surface side of the position of the depth P in the base 100 is the n-type drift layer 1.
  • an n-type proton / doped field stop layer 20 is formed on the front surface side further than the position of the depth P. It is important that the n-type proton-doped field stop layer 20 be separated from the n-type selenium-doped field stop layer 21.
  • the n-type drift is between the n-type proton and doped field stop layer 20 and the n-type selenium and doped field stop layer 21 on the front side with respect to the position of the depth P.
  • the presence of the layer 1 separates the n-type proton-doped field stop layer 20 and the n-type selenium-doped field stop layer 21 by the distance L. This is because the n-type proton-doped field stop layer 20 has the effect of preventing the spread of the depletion layer in front of the n-type selenium-doped field stop layer 21.
  • the effect of suppressing the spread of the depletion layer can not be obtained unless the doping concentration is maximized in front of the p-type collector layer 3. Therefore, the accumulated carriers are all swept out by the spread of the depletion layer, and the carriers are depleted. This depletion causes turn-off oscillations. Further, even if the field stop layer is formed by protons in the field stop layer by selenium as in Patent Document 2, the depletion layer does not expand sufficiently, and the effect of preventing carrier depletion is not sufficient.
  • the n-type proton-doped field stop layer 20 is separated from the n-type selenium-doped field stop layer 21 and is more front than the n-type selenium-doped field stop layer 21.
  • the n-type proton-doped field stop layer 20 is separated from the n-type selenium-doped field stop layer 21 and is more front than the n-type selenium-doped field stop layer 21.
  • the maximum doping concentration of the n-type selenium-doped field stop layer 21 is higher than the concentration of the n-type drift layer 1 and lower than 10 times the concentration of the n-type drift layer 1.
  • the concentration of the n-type selenium-doped field stop layer 21 is set to have a concentration ratio of 10 or more times the concentration of the n-type drift layer 1 (hereinafter referred to as FS layer concentration ratio).
  • FS layer concentration ratio ratio concentration ratio of the concentration of the n-type selenium-doped field stop layer 21 to the concentration of the n-type drift layer 1 will be appropriately described as the FS layer concentration ratio.
  • the semiconductor device of the first embodiment in the n-type proton / doped field stop layer 20, the spread of the depletion layer to the p-type collector layer 3 side is suppressed.
  • the FS layer concentration ratio does not have to be 10 times or more, and can be made less than that.
  • the selenium ion implantation amount (dose amount) for the n-type selenium-doped field stop layer 21 can be reduced, and the diffusion temperature and the diffusion temperature can also be reduced.
  • the maximum doping concentration of the p-type collector layer 3 is preferably 10 or more times the maximum doping concentration of the n-type selenium-doped field stop layer 21.
  • the ratio of the maximum concentration of the p-type collector layer 3 to the maximum concentration of the n-type selenium-doped field stop layer 21 is referred to as the collector layer concentration ratio.
  • the collector layer concentration ratio decreases.
  • the injection efficiency of holes from the p-type collector layer 3 is reduced. Therefore, the concentration variation of the p-type collector layer 3 or the concentration variation of the n-type selenium-doped field stop layer 21 changes the hole injection efficiency. As a result, it leads to the variation of the on voltage.
  • the semiconductor device of the first embodiment since the n-type proton / doped field stop layer 20 is separated by the distance L from the n-type selenium / doped field stop layer 21, the depletion layer is spread. This can be prevented before the n-type selenium-doped field stop layer 21.
  • the concentration of the n-type selenium-doped field stop layer 21 adjacent to the p-type collector layer 3 can be lowered as described above.
  • the collector layer concentration ratio can be increased, and the change (variation) in the injection efficiency can be suppressed. This makes it possible to suppress the turn-off oscillation of the IGBT, the oscillation at the time of reverse recovery of the diode, and the increase in the leakage current, and can provide a semiconductor device capable of reducing the electrical loss.
  • FIG. 3 is a cross-sectional view showing the cross-sectional structure of the semiconductor device according to the second embodiment of the present invention.
  • the main difference between the present invention according to the second embodiment and the first embodiment is that an n-type proton doped field stop layer 20 is formed between the n-type selenium-doped field stop layer 21 and the p-type collector layer 3. Was formed.
  • the same parts as those in the first embodiment described above are denoted by the same reference numerals, and the description will be omitted.
  • the surface of one main surface (front surface) of n-type drift layer 1 formed of substrate 100 The layer is provided with a trench type MOS gate structure.
  • An interlayer insulating film 9 for insulating the gate electrode 11 and the emitter electrode 12 is formed on the surface layer of the substrate 100.
  • the p-type floating layer 30 and the emitter electrode 12 are also insulated by the interlayer insulating film 9.
  • a p-type collector layer 3 is formed on the surface layer of the other main surface (rear surface) of the base 100. Further, a collector electrode 13 is formed on the back surface side of the substrate 100 so as to be in contact with the p-type collector layer 3.
  • an n-type proton-doped field stop layer 20 is formed on the front surface side of the p-type collector layer 3 from the p-type collector layer 3 toward the front surface side of the substrate 100. It is done. The n-type proton / doped field stop layer 20 is formed to be in contact with the p-type collector layer 3 subsequently to the p-type collector layer 3 on the front surface side of the p-type collector layer 3 in the substrate 100. .
  • an n-type selenium-doped field stop layer 21 is formed on the front surface side of the n-type proton-doped field stop layer 20 to be in contact with the n-type proton-doped field stop layer 20. ing.
  • the concentration distribution and diffusion depth of the n-type selenium-doped field stop layer 21 are preferably the same as in the first embodiment.
  • FIG. 4 is a characteristic diagram showing the doping concentration distribution on the line A1-A2 of FIG.
  • p-type collector layer 3 has the same configuration as that of the first embodiment, and is formed by diffusing an acceptor (for example, boron) from the surface layer on the back surface of substrate 100 into the inside of substrate 100. There is.
  • the n-type selenium-doped field stop layer 21 formed adjacent to the n-type proton-doped field stop layer 20 formed on the front surface side of the p-type collector layer 3 in the substrate 100 has a front surface
  • the doping concentration decreases toward the surface, and at the position indicated by the depth P, the doping concentration is the same as the doping concentration of the n-type drift layer 1.
  • the doping concentration and arrangement relationship of each layer in the second embodiment have the following features.
  • the maximum doping concentration of the n-type proton-doped field stop layer 20 is Np.
  • the doping concentration of the n-type proton-doped field stop layer 20 decreases from the position of the maximum doping concentration Np toward the back surface side (p-type collector layer 3 side) of the substrate 100.
  • the doping concentration distribution of the n-type proton-doped field stop layer 20 is n-type selenium-doped at a location showing a doping concentration lower than 0.5 Np which is half the maximum doping concentration Np (for example, position Q in FIG. 4). Adjustment is made to intersect the doping concentration of selenium in the field stop layer 21 (see the broken line indicated by reference numeral 400 in FIG. 4).
  • the n-type proton-doped field stop layer 20 and the p-type collector layer 3 are separated. That is, since a part of n-type selenium-doped field stop layer 21 exists between n-type proton-doped field stop layer 20 and p-type collector layer 3, n-type proton-doped field stop layer 20 and The p-type collector layer 3 is separated. Therefore, the concentration of the maximum doping concentration of p-type collector layer 3 and the doping concentration of selenium at the pn junction position (see symbol R in FIG. 4) between p-type collector layer 3 and n-type selenium-doped field stop layer 21.
  • the ratio (collector layer concentration ratio) is 10 times or more.
  • the n-type proton doped field stop layer 20 is adjusted to cross the doping concentration of selenium at a point where the concentration is higher than 0.5 Np, the n-type proton doped field stop layer 20 and the p-type collector are It comes in direct contact with the layer 3. Therefore, the collector layer concentration ratio becomes 10 times or less, and the influence of the change in the hole injection efficiency appears on the on voltage.
  • holes can be injected at the time of a short circuit of the IGBT without lowering the hole injection efficiency from the p-type collector layer 3, and back surface avalanche It is possible to suppress the surrender. Furthermore, according to the configuration of the second embodiment of the present invention, since the n-type proton-doped field stop layer 20 is provided, the leakage current in the blocking mode can be reliably suppressed.
  • the effect of suppressing the back surface avalanche breakdown and the effect of reducing the leakage current in the blocking mode can be obtained.
  • the electric field strength between p-type collector layer 3 and n-type proton / doped field stop layer 20 is made sufficiently smaller than the field stop layer of phosphorus. Since this can be performed, the back surface avalanche breakdown can be further suppressed even when compared with the configuration described in Patent Document 2.
  • the method of forming the p-type base layer 4 and the p-type floating layer 30 is not limited to this.
  • the p-type base layer 4 and the p-type floating layer 30 may be formed, for example, by performing epitaxial growth on a crystal (such as a silicon substrate) to be a substrate.
  • the substrate 100 can be realized by a crystal (a substrate made of silicon or the like) as a substrate and the p-type base layer 4 and the p-type floating layer 30 formed by epitaxial growth.
  • the semiconductor device according to the present invention is useful for the semiconductor device, and is particularly suitable for the semiconductor device such as the diode having the FS layer and the IGBT.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

　半導体基板（１００）の一方の主面（おもて面）の表面層に、ｎ型ドリフト層（１）、ｐ型ベース層（４）、ｐ型浮遊層（３０）、ｎ型エミッタ層（３０）、エミッタ電極（１２）、ゲート絶縁膜（６）を挟んでゲート電極（１１）が埋め込まれたトレンチ（７）がおもて面側から形成され、半導体基板（１００）の他方の主面（裏面）の表面層に、ｐ型コレクタ層（３）、ｐ型コレクタ層（３）に接するようにコレクタ電極（１３）が形成されてさらに、ｐ型コレクタ層（３）から表面に向かって、ｎ型セレン・ドープフィールドストップ層（２１）と、ｎ型プロトン・ドープフィールドストップ層（２０）とが形成された半導体装置を構成した。これにより、ＩＧＢＴのターンオフ振動やダイオードの逆回復時の振動、また漏れ電流の増大を抑制することが可能となり、電気的損失を低減できる。

Description

半導体装置
　この発明は、ＦＳ（フィールドストップ）層を有するダイオードおよびＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置に関する。
　電力用の半導体装置として、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖあるいはそれ以上の耐圧を有するダイオードやＩＧＢＴ等がある。これらはコンバータやインバータ等の電力変換装置に用いられている。電力用の半導体装置は、低損失、高効率および高破壊耐量という良好な電気的特性および低コストが求められている。特に、半導体基板を２００μｍ以下といった厚さに薄くする研削技術により、より良好な電気的特性が得られ、チップ単価の低減が図られるようになった。
　図５は、従来の半導体装置の断面構造を示す断面図である。図５においては、一般的なトレンチＩＧＢＴの断面図を示している。図５において、ｎドリフト層５１となるｎ型半導体基板の主面にはｐベース層５４となるｐ型層が形成され、対面にはｐ型コレクタ層５３となるｐ型層が形成されている。
　ｎ型半導体基板において、ｐ型コレクタ層５３よりも主面側には、ｎ型フィールドストップ層８１が形成されている。そして、ｐベース層５４の外周位置に、電界緩和のための終端領域７１となるｐ型ガードリング層７２とフィールドプレート７３とが複数個形成されている。また、ゲート電極６１ａを集約し、ゲートランナー６５に接続し、ゲートランナー６５を図示しないゲートパッドに接続している。
　このうちｎ型フィールドストップ層８１は、空乏層がｐ型コレクタ層５３にリーチスルーすることを防止するために必要な濃度と深さが要求される。リーチスルーとは、例えばｎ型ドリフト層５１を広がる空乏層が、ｎ型ドリフト層５１に隣接する層（ｐ型コレクタ層５３など）に到達する現象のことである。
　従来、ｎ型フィールドストップ層８１を形成する方法として、例えば、リンや砒素等のｎ型不純物をウェハーの裏面の研削面から照射し、適切な温度でアニールを行うことが挙げられるが、この方法では基板内部の深い位置にｎ型フィールドストップ層８１を形成することが困難であった。
　セレンや硫黄等のｎ型不純物は、拡散係数がリンや砒素よりも高いため、９００℃程度の温度で約３０μｍ拡散する。このため、リンや砒素に代えてセレンや硫黄等のｎ型不純物を用いることにより、比較的低温で深いｎ型フィールドストップ層８１を形成することができる。
　また、従来、ｎ型フィールドストップ層８１を、水素関連ドナーによって形成する方法も知られていた。水素関連ドナーとは、酸素が含まれるシリコン基板に水素（プロトン、デュトロン、トリトン等）を注入し、５００℃よりも低い温度で熱アニールを行うことで、空孔（Ｖ）、酸素（Ｏ）、水素（Ｈ）を結合させてＶＯＨ欠陥を形成させ、このＶＯＨ欠陥をドナーとして作用させるものである。注入した水素を電気的に活性化させて水素関連ドナーを得るプロセスは、４００℃程度の比較的低温のアニールで実現できる。そのため、薄型のダイオードやＩＧＢＴの製造において、ウェハーを薄くした後の工程数を著しく短縮することが可能である。
　また、従来、プロトンを複数回打ち込むことで複数のｎ型フィールドストップ層を形成し、これらの複数のｎ型フィールドストップ層を等価的に１つのブロードなｎ型フィールドストップ層として作用させる方法もあった。
　特許文献１には、プロトンを４ＭｅＶ以上の加速エネルギーで照射し、ｎ型フィールドストップ層を形成したＩＧＢＴ等が記載されている。
　特許文献２の図４等には、第１のｎ型フィールドストップ層としてセレンを拡散させ、さらに第１のｎ型フィールドストップ層の内部にプロトンを照射して第２のｎ型フィールドストップ層を形成したＩＧＢＴが記載されている。
　特許文献３の図１等には、第１のｎ型フィールドストップ層としてセレンを拡散させ、さらに第１のｎ型フィールドストップ層とｐ型コレクタ層の間に挟まれるようにリンを注入して第２のｎ型フィールドストップ層を形成したＩＧＢＴが記載されている。
特開２０１３－１３８１７２号公報 米国特許出願公開第２００８／００５４３６９号明細書 国際公開第２０１２／１５７７７２号
　しかしながら、前述のセレンは、格子間型の拡散をするために拡散係数がリンや砒素よりも大きい。そのため、リンや砒素と比べて、拡散温度や時間を変えてもｎ型層のドーピング濃度分布を調整することが難しい。例えば、セレンの拡散深さを３０μｍよりも浅くする、あるいは深くすることについては、拡散温度や時間ではうまく調整ができない。このため、上述した従来の技術では、素子の要求特性に応じたｎ型フィールドストップ層の制御が困難であるという問題があった。
　また、プロトンを複数回注入して等価的にブロードなｎ型フィールドストップ層を形成する上述した従来の技術では、１～１０ＭｅＶオーダーの加速エネルギーで、複数回の注入が必要であるため、加速器の大型化や放射線対策などにより、コストアップの要因となるという問題があった。
　また、発明者による鋭意研究の結果、特許文献１に記載のように加速エネルギーの高いプロトンを照射すると、以下の問題が生じることがわかった。すなわち加速エネルギーの高いプロトンがシリコンに与えるダメージ（いわゆるディスオーダー）が大きいため、照射部分のキャリアのライフタイムが低下する他、キャリアの移動度も低下する。ライフタイムあるいは移動度の低下は、電気的損失の増加につながる。
　この対策として、加速エネルギーの高いプロトンを照射することによる結晶性に与えるダメージを、電気炉によるアニール（以下、炉アニールと呼ぶ）のアニール温度を高くして低減しようとする場合、所定の温度を超えるとドナーが消失するようになる。そのため、水素関連ドナーのドナー化率を高くすることと、ライフタイムあるいはキャリアの移動度を高くすることの両立が難しいという問題があった。
　この発明の目的は、前記の課題を解決して、ＩＧＢＴのターンオフ振動やダイオードの逆回復時の振動、また漏れ電流の増大を抑制することが可能となり、電気的損失を低減できる半導体装置を提供することである。
　上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、第１導電型半導体基板からなる第１導電型ドリフト層を有する。また、この発明にかかる半導体装置は、前記第１導電型半導体基板の一方の主面の表面層に選択的に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度の第２導電型ベース層と、前記第２導電型ベース層の前記一方の主面の表面層に選択的に形成され、前記第２導電型ベース層よりも高ドーピング濃度の第１導電型エミッタ層と、を有する。さらに、この発明にかかる半導体装置は、前記第１導電型ドリフト層、前記第２導電型ベース層、および前記第１導電型エミッタ層と、絶縁膜を挟んで対向するように形成されたゲート電極を有する。また、この発明にかかる半導体装置は、前記第１導電型半導体基板の他方の主面の表面層に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度の第２導電型コレクタ層を有する。そして、この発明にかかる半導体装置は、前記第２導電型コレクタ層と前記第１導電型ドリフト層との間に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度であり、ドーピング濃度が前記第２導電型コレクタ層から前記一方の主面側に離れた箇所で最大であり、ドーパントが水素誘起ドナーからなる第１導電型第１フィールドストップ層と、前記第２導電型コレクタ層と前記第１導電型ドリフト層との間に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度であり、前記第２導電型コレクタ層に隣接する箇所でドーピング濃度が最大であるとともに前記一方の主面に向かってドーピング濃度が減少し、ドーパントがセレンか硫黄である第１導電型第２フィールドストップ層と、を有することを特徴とする。
　また、この発明にかかる半導体装置は、上記の発明において、前記第１導電型第１フィールドストップ層が前記一方の主面側に向かって前記第１導電型第２フィールドストップ層と離間していてもよい。
　また、この発明にかかる半導体装置は、上記の発明において、前記第１導電型第１フィールドストップ層が、前記第２導電型コレクタ層と前記第１導電型第２フィールドストップ層との間に形成されていてもよい。
　この発明にかかる半導体装置によれば、ＩＧＢＴのターンオフ振動やダイオードの逆回復時の振動、また漏れ電流の増大を抑制することが可能となり、電気的損失を低減できるという効果を奏する。
図１は、本発明の実施の形態１にかかる半導体装置の断面構造を示す断面図である。 図２は、図１のＡ１－Ａ２線上でのドーピング濃度分布を示す特性図である。 図３は、本発明の実施の形態２にかかる半導体装置の断面構造を示す断面図である。 図４は、図３のＡ１－Ａ２線上でのドーピング濃度分布を示す特性図である。 図５は、従来の半導体装置の断面構造を示す断面図である。
　以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。以下の説明における「濃度」とは、特に断らない場合はｎ型あるいはｐ型の導電性を示すドーパントの濃度、すなわちドーピング濃度のことを示す。また、半導体基板としてシリコンを中心に説明するが、シリコンに限るものではなく、セレン、水素等がドナーとなる半導体であれば構わない。例えばシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）等である。
（実施の形態１）
　図１は、本発明の実施の形態１にかかる半導体装置の断面構造を示す断面図である。図１において、本発明の実施の形態１にかかる半導体装置は、この発明にかかる第１導電型半導体基板を実現する基体１００を備えている。基体１００は、この発明にかかる実施の形態１の半導体基板を実現する。基体１００は、例えば、シリコン半導体基板によって実現することができる。基体１００は、ｎ型ドリフト層１を備えている。ｎ型ドリフト層１は、この発明にかかる実施の形態１の第１導電型ドリフト層を実現する。
　基体１００をなすシリコン半導体基板は、例えばＣＺ（チョクラルスキー法）、ＭＣＺ（磁場を印加したチョクラルスキー法）、ＦＺ（フロートゾーン法）等で形成されたシリコンインゴットからの切り出しウェハーを用いる。ウェハーの比抵抗は、例えば１０Ωｃｍよりも高い。
　基体１００において、ｎ型ドリフト層１の一方の主面（おもて面）の表面層には、ｎ型ドリフト層１よりも高不純物濃度（高ドーピング濃度）のｐ型ベース層４とｐ型浮遊層３０とが形成されている。ｐ型ベース層４は、この発明にかかる実施の形態１の第２導電型ベース層を実現する。ｐ型ベース層４とｐ型浮遊層３０とは、拡散深さおよびドーピング濃度が同じであってもよい。
　ｐ型ベース層４のおもて面側の表面層には、ｐ型ベース層４よりも高不純物濃度（高ドーピング濃度）のｎ型エミッタ層５が選択的に形成されている。ｎ型エミッタ層５は、この発明にかかる実施の形態１の第１導電型エミッタ層を実現する。さらに、ｎ型ドリフト層１のおもて面側には、ｐ型ベース層４とｎ型エミッタ層５に接するようにエミッタ電極１２が形成されている。
　また、ｎ型ドリフト層１のおもて面には、トレンチ７が形成されている。トレンチ７は、ｎ型エミッタ層５とｐ型ベース層４に接し、さらにｎ型ドリフト層１に達するように、ｎ型ドリフト層１のおもて面側から形成されている。トレンチ７には、ゲート絶縁膜６を挟んでゲート電極１１が埋め込まれている。これにより、ＭＯＳゲート構造が備えられる。
　基体１００のおもて面側の表面層には、ゲート電極１１とエミッタ電極１２とを絶縁するために、層間絶縁膜９が形成されている。層間絶縁膜９は、この発明にかかる実施の形態１の絶縁膜を実現する。この層間絶縁膜９により、ｐ型浮遊層３０とエミッタ電極１２も絶縁されている。ゲート電極１１は、ｎ型ドリフト層１、ｐ型ベース層４、およびｎ型エミッタ層５と、ゲート絶縁膜６を挟んで対向するように形成されている。すなわち、ゲート電極１１の周囲には、ゲート絶縁膜６を介して、ｎ型ドリフト層１、ｐ型ベース層４、およびｎ型エミッタ層５が配設されている。
　基体１００の他方の主面（裏面）の表面層には、ｐ型コレクタ層３が形成されている。ｐ型コレクタ層３は、この発明にかかる実施の形態１の第２導電型コレクタ層を実現する。また、基体１００の裏面側には、ｐ型コレクタ層３に接するように、コレクタ電極１３が形成されている。
　基体１００において、ｐ型コレクタ層３よりもおもて面側には、ｐ型コレクタ層３から基体１００におけるおもて面側に向かって、ｎ型セレン・ドープフィールドストップ層２１が形成されている。ｎ型セレン・ドープフィールドストップ層２１は、基体１００に、セレンあるいは硫黄をドーパントとしてドーピングすることによって形成することができる。具体的に、例えば、基体１００の裏面側から、セレンをドーピングすることによって形成することができる。
　ｎ型セレン・ドープフィールドストップ層２１は、ｐ型コレクタ層３とｎ型ドリフト層１との間に形成されている。ｎ型セレン・ドープフィールドストップ層２１は、ｎ型ドリフト層１の不純物濃度よりも高い不純物濃度（高ドーピング濃度）である。ｎ型セレン・ドープフィールドストップ層２１は、ｐ型コレクタ層３に隣接する箇所でドーピング濃度が最大であるとともに、ｐ型コレクタ層３からおもて面に向かってドーピング濃度が減少している。
　基体１００において、ｎ型セレン・ドープフィールドストップ層２１よりもおもて面側には、ｎ型セレン・ドープフィールドストップ層２１から基体１００におけるおもて面に向かって、ｎ型プロトン・ドープフィールドストップ層２０が形成されている。ｎ型プロトン・ドープフィールドストップ層２０は、基体１００に、水素誘起ドナーからなるドーパントをドーピングすることによって形成されている。具体的に、ｎ型プロトン・ドープフィールドストップ層２０は、例えば、基体１００の裏面側から、プロトンをドーピングすることによって形成することができる。
　ｎ型プロトン・ドープフィールドストップ層２０は、ｐ型コレクタ層３とｎ型ドリフト層１との間に形成されている。ｎ型プロトン・ドープフィールドストップ層２０は、ｎ型ドリフト層１の不純物濃度よりも高い不純物濃度（高ドーピング濃度）である。ｎ型プロトン・ドープフィールドストップ層２０は、ｐ型コレクタ層３よりも基体１００のおもて面側であって、ｐ型コレクタ層３から離れた箇所において不純物濃度（ドーピング濃度）が最大となるように形成されている。
　ｎ型プロトン・ドープフィールドストップ層２０は、ｎ型セレン・ドープフィールドストップ層２１とは離れて設けられている。すなわち、ｎ型プロトン・ドープフィールドストップ層２０とｎ型セレン・ドープフィールドストップ層２１とは、基体１００の表裏方向において離間している。ｎ型プロトン・ドープフィールドストップ層２０は、この発明にかかる実施の形態１の第１導電型第１フィールドストップ層を実現する。
　図２は、図１のＡ１－Ａ２線上でのドーピング濃度分布を示す特性図である。図２において、ｐ型コレクタ層３は、基体１００の裏面の表面層から基体１００の内部にアクセプターを拡散させることによって形成されている。アクセプターは、例えばボロンである。ｐ型コレクタ層３の拡散深さは、例えば０．５μｍである。ｐ型コレクタ層３の最大ドーピング濃度は、例えば１×１０18／ｃｍ3である。
　ｎ型セレン・ドープフィールドストップ層２１においては、基体１００の裏面の表面層から基体１００におけるおもて面側に向かってドーパントが拡散している。ｎ型セレン・ドープフィールドストップ層２１のドーパントは、セレンや硫黄等の拡散係数が大きい元素であり、例えばセレンである。
　セレンや硫黄のようなｎ型不純物は、拡散係数がリンや砒素よりも高く、９００℃程度の温度で約３０μｍ拡散する。このため、セレンや硫黄のようなｎ型不純物を用いる場合、リンや砒素を用いる場合と比較して、比較的低温で深い（広い）ｎ型セレン・ドープフィールドストップ層２１を形成することができる。
　ｎ型セレン・ドープフィールドストップ層２１は、ｐ型コレクタ層３との境界領域ではドーピング濃度が補償されている。そのため、ｎ型セレン・ドープフィールドストップ層２１の最大ドーピング濃度の位置はｐ型コレクタ層３よりも基体１００におけるおもて面側に深い位置となり、最大ドーピング濃度は例えば５×１０14／ｃｍ3程度である。図２において、拡散したセレンがｎ型ドリフト層１のドーピング濃度よりも低くなる深さの位置を符号Ｐで示している。
　基体１００において、深さＰの位置よりもおもて面側の領域は、ｎ型ドリフト層１である。基体１００において、この深さＰの位置よりもさらにおもて面側には、ｎ型プロトン・ドープフィールドストップ層２０が形成されている。このｎ型プロトン・ドープフィールドストップ層２０は、ｎ型セレン・ドープフィールドストップ層２１とは離間していることが重要である。
　この実施の形態１においては、深さＰの位置よりもおもて面側であって、ｎ型プロトン・ドープフィールドストップ層２０とｎ型セレン・ドープフィールドストップ層２１との間にｎ型ドリフト層１が存在することにより、ｎ型プロトン・ドープフィールドストップ層２０とｎ型セレン・ドープフィールドストップ層２１とが、距離Ｌだけ離間している。これは、ｎ型プロトン・ドープフィールドストップ層２０が、空乏層の広がりを、ｎ型セレン・ドープフィールドストップ層２１の手前で妨げる効果を有するためである。
　従来のセレンによるフィールドストップ層では、空乏層の広がりを抑制する効果は、ｐ型コレクタ層３の手前でドーピング濃度が最大となるところでないと得られない。このため、蓄積されたキャリアは空乏層の広がりで全て掃き出されてしまい、キャリアが枯渇する。この枯渇が、ターンオフ振動を発生させる。また、特許文献２のようにセレンによるフィールドストップ層の内部にプロトンによるフィールドストップ層を形成しても、空乏層が十分広がりきることに変わりなく、キャリアの枯渇を防ぐ効果は十分ではない。
　これに対して、本発明のように、ｎ型プロトン・ドープフィールドストップ層２０を、ｎ型セレン・ドープフィールドストップ層２１とは離して、ｎ型セレン・ドープフィールドストップ層２１よりもおもて面側に形成することで、ｎ型プロトン・ドープフィールドストップ層２０よりも裏面側の蓄積キャリアがターンオフ時に枯渇することを防ぐことができる。
　ｎ型セレン・ドープフィールドストップ層２１の最大ドーピング濃度は、ｎ型ドリフト層１の濃度よりも高く、ｎ型ドリフト層１の１０倍の濃度よりは低い。従来では、ｎ型セレン・ドープフィールドストップ層２１の濃度は、ｎ型ドリフト層１の濃度に対して１０倍以上の濃度比（以下、ＦＳ層濃度比とする）を有するようにし、ｐ型コレクタ層３に空乏層がリーチスルーしないようにしていた。以下、ｎ型ドリフト層１の濃度に対するｎ型セレン・ドープフィールドストップ層２１の濃度の比を、適宜、ＦＳ層濃度比として説明する。
　これに対し、本実施の形態１の半導体装置では、ｎ型プロトン・ドープフィールドストップ層２０において空乏層のｐ型コレクタ層３側への広がりを抑える。これにより、ＦＳ層濃度比を１０倍以上とする必要が無く、それ以下とすることができる。その結果、ｎ型セレン・ドープフィールドストップ層２１のためのセレンイオン注入量（ドーズ量）を減らすことができ、拡散温度と拡散温度もそれぞれ小さくすることができる。
　また、ｐ型コレクタ層３の最大ドーピング濃度は、ｎ型セレン・ドープフィールドストップ層２１の最大ドーピング濃度の１０倍以上であることが好ましい。以下、ｐ型コレクタ層３の最大濃度とｎ型セレン・ドープフィールドストップ層２１との最大濃度の比を、コレクタ層濃度比とする。
　ｐ型コレクタ層３に隣接するｎ型セレン・ドープフィールドストップ層２１の濃度が高いと、コレクタ層濃度比が小さくなる。コレクタ層濃度比が小さいと、ｐ型コレクタ層３からの正孔の注入効率が小さくなる。そのため、ｐ型コレクタ層３の濃度バラつき、あるいはｎ型セレン・ドープフィールドストップ層２１の濃度バラつきが正孔の注入効率を変化させる。その結果、オン電圧のバラつきにつながる。
　これに対し、本実施の形態１の半導体装置では、ｎ型プロトン・ドープフィールドストップ層２０が、ｎ型セレン・ドープフィールドストップ層２１よりも距離Ｌだけ離間しているので、空乏層の広がりをｎ型セレン・ドープフィールドストップ層２１の手前で防ぐことができる。これにより、ｐ型コレクタ層３に隣接するｎ型セレン・ドープフィールドストップ層２１の濃度を前述のように低くすることができる。その結果、コレクタ層濃度比を大きくすることができ、注入効率の変化（バラつき）を抑えることができる。これにより、ＩＧＢＴのターンオフ振動やダイオードの逆回復時の振動、また漏れ電流の増大を抑制することが可能となり、電気的損失を低減できる半導体装置を提供することができる。
　（実施の形態２）
　図３は、本発明の実施の形態２にかかる半導体装置の断面構造を示す断面図である。実施の形態２にかかる本発明の、実施の形態１に対する主な相違点は、ｎ型セレン・ドープフィールドストップ層２１とｐ型コレクタ層３との間に、ｎ型プロトン・ドープフィールドストップ層２０を形成したことである。実施の形態２においては、上述した実施の形態１と同一部分は同一符号で示し、説明を省略する。
　図３に示すように、本発明の実施の形態２にかかる半導体装置は、実施の形態１と同様に、基体１００からなるｎ型ドリフト層１の一方の主面（おもて面）の表面層に、トレンチ型ＭＯＳゲート構造を備えている。基体１００の表面層には、ゲート電極１１とエミッタ電極１２とを絶縁するための層間絶縁膜９が形成されている。この層間絶縁膜９により、ｐ型浮遊層３０とエミッタ電極１２も絶縁されている。
　基体１００の他方の主面（裏面）の表面層には、ｐ型コレクタ層３が形成されている。また、基体１００の裏面側には、ｐ型コレクタ層３に接するように、コレクタ電極１３が形成されている。一方、基体１００において、ｐ型コレクタ層３よりもおもて面側には、ｐ型コレクタ層３から基体１００におけるおもて面側に向かって、ｎ型プロトン・ドープフィールドストップ層２０が形成されている。ｎ型プロトン・ドープフィールドストップ層２０は、基体１００におけるｐ型コレクタ層３よりもおもて面側において、ｐ型コレクタ層３に続いて当該ｐ型コレクタ層３に接するように形成されている。
　さらに基体１００において、ｎ型プロトン・ドープフィールドストップ層２０よりもおもて面側には、ｎ型プロトン・ドープフィールドストップ層２０に接するように、ｎ型セレン・ドープフィールドストップ層２１が形成されている。このｎ型セレン・ドープフィールドストップ層２１の濃度分布、拡散深さは、実施の形態１と同様であることが好ましい。
　図４は、図３のＡ１－Ａ２線上でのドーピング濃度分布を示す特性図である。図４において、ｐ型コレクタ層３は、実施の形態１と同様の構成であって、基体１００の裏面の表面層から基体１００の内部にアクセプター（例えば、ボロン）を拡散させることによって形成されている。
　基体１００において、ｐ型コレクタ層３よりもおもて面側に形成されたｎ型プロトン・ドープフィールドストップ層２０に隣接して形成されたｎ型セレン・ドープフィールドストップ層２１は、おもて面側に向かってドーピング濃度が減少し、深さＰで示す位置において、ｎ型ドリフト層１のドーピング濃度と同じドーピング濃度となる。
　実施の形態２における各層のドーピング濃度と配置関係は、以下の特徴を有する。ｎ型プロトン・ドープフィールドストップ層２０の最大ドーピング濃度をＮｐとする。ｎ型プロトン・ドープフィールドストップ層２０のドーピング濃度は、この最大ドーピング濃度Ｎｐの位置から基体１００の裏面側（ｐ型コレクタ層３側）に向かって減少する。
　ｎ型プロトン・ドープフィールドストップ層２０のドーピング濃度分布は、最大ドーピング濃度Ｎｐの半値である０．５Ｎｐよりも低いドーピング濃度を示す箇所（例えば、図４における位置Ｑ）で、ｎ型セレン・ドープフィールドストップ層２１のセレンのドーピング濃度（図４における符号４００で示す破線を参照）と交差するように調整する。
　これにより、ｎ型プロトン・ドープフィールドストップ層２０とｐ型コレクタ層３とが離間するようになる。すなわち、ｎ型プロトン・ドープフィールドストップ層２０とｐ型コレクタ層３との間に、ｎ型セレン・ドープフィールドストップ層２１の一部が存在することにより、ｎ型プロトン・ドープフィールドストップ層２０とｐ型コレクタ層３とが離間する。そのため、ｐ型コレクタ層３の最大ドーピング濃度と、ｐ型コレクタ層３およびｎ型セレン・ドープフィールドストップ層２１とのｐｎ接合位置（図４における符号Ｒを参照）におけるセレンのドーピング濃度との濃度比（コレクタ層濃度比）が１０倍以上となる。
　仮に、ｎ型プロトン・ドープフィールドストップ層２０が、０．５Ｎｐよりも高い濃度を示す箇所でセレンのドーピング濃度と交差するように調整した場合、ｎ型プロトン・ドープフィールドストップ層２０とｐ型コレクタ層３とが直接、接するようになる。そのため、コレクタ層濃度比が１０倍以下となり、正孔の注入効率の変化の影響がオン電圧に現れるようになる。
　また、ＩＧＢＴが短絡する時に、裏面のｐ型コレクタ層とｎ型フィールドストップ層でアバランシェを起こし、素子が破壊するモード（破壊現象）が存在する。以下、この破壊現象を裏面アバランシェ降伏と呼ぶ。この裏面アバランシェ降伏による素子の破壊現象を防ぐために、ｎ型フィールドストップ層の濃度を下げて空乏層を伸びやすくし、ｐ型コレクタ層側からのホール注入を増やすことでｐ型コレクタ層側の電界を下げる方法がある。しかしながら、この方法では、空乏層を伸びやすくすることで、ゲートをオフした状態でのブロッキングモードにおける漏れ電流が増加してしまう。
　これに対し、本発明の実施の形態２の構成とすることで、ｐ型コレクタ層３からの正孔注入効率を低下させることなく、ＩＧＢＴの短絡時に正孔を注入させることができ、裏面アバランシェ降伏を抑えることができる。さらに、本発明の実施の形態２の構成とすることで、ｎ型プロトン・ドープフィールドストップ層２０があるため、ブロッキングモードにおける漏れ電流も、確実に抑えることができる。
　なお、特許文献２に記載の構成でも、裏面アバランシェ降伏を抑える効果とブロッキングモードでの漏れ電流の低減効果は得られる。しかしながら、本発明の実施の形態２の構成によれば、ｐ型コレクタ層３とｎ型プロトン・ドープフィールドストップ層２０との間の電界強度を、リンによるフィールドストップ層よりも十分小さくすることができるため、特許文献２に記載の構成と比較した場合にも、裏面アバランシェ降伏をより一層抑えることが可能である。
　上述した実施の形態１および実施の形態２においては、基体１００を構成するシリコン半導体基板に対して不純物をドーピングすることによって、ｐ型ベース層４やｐ型浮遊層３０を形成する例について説明したが、ｐ型ベース層４やｐ型浮遊層３０の形成方法はこれに限るものではない。ｐ型ベース層４やｐ型浮遊層３０は、例えば、基板となる結晶（シリコン製の基板など）の上にエピタキシャル成長をおこなうことによって形成されたものであってもよい。この場合、基板となる結晶（シリコン製の基板など）、および、エピタキシャル成長によって形成されたｐ型ベース層４およびｐ型浮遊層３０によって基体１００を実現することができる。
　以上のように、この発明にかかる半導体装置は、半導体装置に有用であり、特に、ＦＳ層を有するダイオードおよびＩＧＢＴなどの半導体装置に適している。
　　　１　　ｎ型ドリフト層
　　　３　　ｐ型コレクタ層
　　　４　　ｐ型ベース層
　　　５　　ｎ型エミッタ層
　　　６　　ゲート絶縁膜
　　　７　　トレンチ
　　　９　　層間絶縁膜
　　１１　　ゲート電極
　　１２　　エミッタ電極
　　１３　　コレクタ電極
　　２０　　ｎ型プロトン・ドープフィールドストップ層
　　２１　　ｎ型セレン・ドープフィールドストップ層
　　３０　　ｐ型浮遊層
　１００　　基体

Claims (3)

  1. 　第１導電型半導体基板からなる第１導電型ドリフト層と、
    　前記第１導電型半導体基板の一方の主面の表面層に選択的に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度の第２導電型ベース層と、
    　前記第２導電型ベース層の前記一方の主面の表面層に選択的に形成され、前記第２導電型ベース層よりも高ドーピング濃度の第１導電型エミッタ層と、
    　前記第１導電型ドリフト層、前記第２導電型ベース層、および前記第１導電型エミッタ層と、絶縁膜を挟んで対向するように形成されたゲート電極と、
    　前記第１導電型半導体基板の他方の主面の表面層に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度の第２導電型コレクタ層と、
    　前記第２導電型コレクタ層と前記第１導電型ドリフト層との間に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度であり、ドーピング濃度が前記第２導電型コレクタ層から前記一方の主面側に離れた箇所で最大であり、ドーパントが水素誘起ドナーからなる第１導電型第１フィールドストップ層と、
    　前記第２導電型コレクタ層と前記第１導電型ドリフト層との間に形成され、前記第１導電型ドリフト層よりも高ドーピング濃度であり、前記第２導電型コレクタ層に隣接する箇所でドーピング濃度が最大であるとともに前記一方の主面に向かってドーピング濃度が減少し、ドーパントがセレンか硫黄である第１導電型第２フィールドストップ層と、
    　を有することを特徴とする半導体装置。
  2. 　前記第１導電型第１フィールドストップ層が前記一方の主面側に向かって前記第１導電型第２フィールドストップ層と離間することを特徴とする請求項１に記載の半導体装置。
  3. 　前記第１導電型第１フィールドストップ層が、前記第２導電型コレクタ層と前記第１導電型第２フィールドストップ層との間に形成されていることを特徴とする請求項１に記載の半導体装置。
PCT/JP2015/066950 2014-06-12 2015-06-11 半導体装置 WO2015190579A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016527877A JP6332446B2 (ja) 2014-06-12 2015-06-11 半導体装置
CN201580002955.3A CN105793991B (zh) 2014-06-12 2015-06-11 半导体装置
US15/173,763 US9954086B2 (en) 2014-06-12 2016-06-06 Semiconductor device having multiple field stop layers
US15/936,425 US10388775B2 (en) 2014-06-12 2018-03-26 Semiconductor device having multiple field stop layers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-121425 2014-06-12
JP2014121425 2014-06-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/173,763 Continuation US9954086B2 (en) 2014-06-12 2016-06-06 Semiconductor device having multiple field stop layers

Publications (1)

Publication Number Publication Date
WO2015190579A1 true WO2015190579A1 (ja) 2015-12-17

Family

ID=54833662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/066950 WO2015190579A1 (ja) 2014-06-12 2015-06-11 半導体装置

Country Status (4)

Country Link
US (2) US9954086B2 (ja)
JP (1) JP6332446B2 (ja)
CN (1) CN105793991B (ja)
WO (1) WO2015190579A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019017034A1 (ja) * 2017-07-19 2020-03-19 三菱電機株式会社 半導体装置の製造方法および半導体装置
US10763252B2 (en) 2017-03-15 2020-09-01 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062960B (zh) * 2014-09-30 2019-12-10 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112015002120B4 (de) * 2014-12-19 2024-02-22 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
CN107004723B (zh) 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106449744B (zh) * 2016-12-02 2019-09-24 株洲中车时代电气股份有限公司 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
US20200119173A1 (en) * 2017-04-24 2020-04-16 Littelfuse Semiconductor (Wuxi) Co., Ltd. Advanced field stop thyristor structure and manufacture methods
CN107403834A (zh) * 2017-09-14 2017-11-28 全球能源互联网研究院 具有软关断特性的fs型igbt器件
DE102017128247A1 (de) * 2017-11-29 2019-05-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
CN109103187B (zh) * 2018-08-21 2021-12-10 电子科技大学 一种具有复合埋层结构的bcd器件
CN109712885A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种半导体器件缓冲层制造方法
EP3920209A4 (en) * 2019-09-11 2022-05-11 Fuji Electric Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD OF FABRICATION
JP7363336B2 (ja) * 2019-10-11 2023-10-18 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102021118315A1 (de) 2021-07-15 2023-01-19 mi2-factory GmbH Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
CN117219663B (zh) * 2023-08-31 2024-04-05 海信家电集团股份有限公司 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054369A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Semiconductor device with a field stop zone and process of producing the same
JP2008091853A (ja) * 2006-09-07 2008-04-17 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2012157772A1 (ja) * 2011-05-18 2012-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013089256A1 (ja) * 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
US20130277793A1 (en) * 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
JP6225649B2 (ja) * 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054369A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Semiconductor device with a field stop zone and process of producing the same
JP2008091853A (ja) * 2006-09-07 2008-04-17 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2012157772A1 (ja) * 2011-05-18 2012-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013089256A1 (ja) * 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763252B2 (en) 2017-03-15 2020-09-01 Fuji Electric Co., Ltd. Semiconductor device
JPWO2019017034A1 (ja) * 2017-07-19 2020-03-19 三菱電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US20180219085A1 (en) 2018-08-02
JPWO2015190579A1 (ja) 2017-04-20
JP6332446B2 (ja) 2018-05-30
US10388775B2 (en) 2019-08-20
CN105793991B (zh) 2019-03-19
CN105793991A (zh) 2016-07-20
US20160284825A1 (en) 2016-09-29
US9954086B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
JP6332446B2 (ja) 半導体装置
KR102338173B1 (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
JP6724993B2 (ja) 半導体装置および半導体装置の製造方法
CN109075213B (zh) 半导体装置
KR102204272B1 (ko) 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US11152224B2 (en) Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN107924843B (zh) 制造碳化硅功率半导体器件的边缘终端的方法和碳化硅功率半导体器件
JP5236279B2 (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
US10886396B2 (en) Transistor structures having a deep recessed P+ junction and methods for making same
US10593789B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2014056942A (ja) 電力用半導体装置
JP6784148B2 (ja) 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
US11189688B2 (en) Insulated gate power semiconductor device and method for manufacturing such device
KR102070959B1 (ko) 파워 소자 및 그 제조방법
JP4096722B2 (ja) 半導体装置の製造方法
JP6639739B2 (ja) 半導体装置
KR101838829B1 (ko) 반도체 장치의 제조 방법
JP4904635B2 (ja) 半導体装置およびその製造方法
US11245010B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2023130240A (ja) 炭化珪素半導体装置および炭化珪素半導体基板
JP2011066290A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15807262

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016527877

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15807262

Country of ref document: EP

Kind code of ref document: A1