JP5236279B2 - 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ - Google Patents

電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ

Info

Publication number
JP5236279B2
JP5236279B2 JP2007334974A JP2007334974A JP5236279B2 JP 5236279 B2 JP5236279 B2 JP 5236279B2 JP 2007334974 A JP2007334974 A JP 2007334974A JP 2007334974 A JP2007334974 A JP 2007334974A JP 5236279 B2 JP5236279 B2 JP 5236279B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
bipolar transistor
type
current suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007334974A
Other languages
English (en)
Other versions
JP2008211178A (ja
Inventor
キンチュン ツァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008211178A publication Critical patent/JP2008211178A/ja
Application granted granted Critical
Publication of JP5236279B2 publication Critical patent/JP5236279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、電子デバイス及びその作製方法に関し、より詳細には、大電力絶縁ゲート・バイポーラ・トランジスタ及びその作製方法に関する。
炭化珪素（ＳｉＣ）を用いて作られたパワーデバイスは、ＳｉＣの高臨界電界と広いバンドギャップのために、シリコン上のデバイスに比べて高速、大電力および／または高温用途に大きな利点をもつことが期待されている。約５ｋＶを超える電圧等の高電圧のブロッキングが可能なデバイスとしては、注入された少数キャリアがもたらす伝導率変調を介してドリフト層抵抗を低減するためのバイポーラ動作をすることが望ましい。しかしながら、炭化珪素でバイポーラデバイスを作製しようとするときの技術的な課題は、時間と共に順方向電圧の劣化が起こることであり、これはおそらく、炭化珪素単結晶中に底面転位（ＢＰＤ）が存在するためである。したがって、ＳｉＣショットキー・ダイオードやＭＯＳＦＥＴ等のユニポーラデバイスが大電力用途によく用いられる。
固有オン抵抗が約１００ｍΩ×ｃｍ2であり１０ｋＶのブロッキング能力を有するＳｉＣ ＤＭＯＳＦＥＴデバイスが作製されている。ＤＭＯＳＦＥＴデバイスは、その多数キャリア的性質のため、例えば１００ｎｓ未満の非常に高速なスイッチング速度を示す。しかしながら、デバイスの所望のブロッキング電圧がたとえば１５ｋＶまたはそれ以上に増加するとき、ドリフト層の厚さが対応して増大するので、ＭＯＳＦＥＴデバイスのオン抵抗は大幅に増大する。高温ではバルクの移動度の減少により過度な電力消費が起こり、この問題はより深刻になる。
米国特許第５９７２８０１号明細書 B. Hull, M. Das, J. Sumakeris, J. Richmond, and S. Krishinaswami, "Drift-Free10-kV 20-A 4H-SiC PiN Diodes," Journal of Electrical Materials, Vol. 34, No. 4, 2005 Q. Zhang, C. Jonas, S. Ryu, A. Agarwal and J. Palmour, "Design and Fabrications of High Voltage IGBTs on 4H-SiC," ISPSD Proceeding, 2006
ＳｉＣ結晶材料成長の進展と共に、ＢＰＤ関連の問題を緩和するためのいくつかのアプローチが開発されてきた。たとえば、非特許文献１を参照されたい。この開発は、サイリスタ、ＧＴＯ等のＳｉＣバイポーラデバイスの開発および／または潜在的応用を促進する可能性がある。たとえサイリスタおよび／またはＧＴＯが低い順方向電圧低下を示したとしても、これらはゲート駆動および保護のために大きな体積の整流回路を必要とする。したがって、ＳｉＣバイポーラデバイスがゲートターンオフ機能を有することが望まれる。優れたオン状態特性、妥当なスイッチング速度、および／または優れた安全動作面積（ＳＯＡ）のために、４Ｈ−ＳｉＣ絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）がパワースイッチング用途により適当なものになってきている。
炭化珪素（ＳｉＣ）ＩＧＢＴデバイスは、大電力用途として、特に１０ｋＶを超えるブロッキング電圧を有するデバイスとして適当なデバイスであると考えられている。ＩＧＢＴの順方向電圧低下は、デバイスの全電力損失に影響を与える重要なデバイスパラメータである。したがって、低電力損失を達成するために、低い順方向電圧低下が望まれる。
本発明のいくつかの実施形態は、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）を提供する。前記ＩＧＢＴは、第１の伝導型の基板と、前記基板上の第２の伝導型のドリフト層とを備える。前記第２の伝導型は、前記第１の伝導型と反対である。前記ＩＧＢＴ、前記ドリフト層上に電流抑制層をさらに備える。前記電流抑制層は、前記第２の伝導型を有し、前記ドリフト層のドーピング濃度よりも大きいドーピング濃度を有する。第１の伝導型の井戸領域が、前記電流抑制層内にあり、第２の伝導型のエミッタ領域が、前記井戸領域内にある。
前記ＩＧＢＴは、前記電流抑制層上の前記井戸領域上のゲート酸化膜と、前記ゲート酸化膜層上のゲートと、前記エミッタ領域上のエミッタ電極とをさらに備えてもよい。
前記電流抑制層には、エピタキシャル層を含めてもよい。特に、前記基板には、オフアクシスｎ型炭化珪素基板を含めてもよく、前記ドリフト層および前記電流抑制層には、ｐ型炭化珪素エピタキシャル層を含めてもよい。
前記電流抑制層は、約１μｍの厚さを有し、かつ／または約１×１０１５ｃｍ−３から１×１０ １７ ｃｍ −３ の範囲のドーピング濃度を有してもよい。いくつかの実施形態では、前記電流抑制層は、約１×１０１６ｃｍ−３のドーピング濃度を有してもよい。
前記ドリフト層は、約２×１０１４ｃｍ−３から約６×１０ １４ ｃｍ −３ までの範囲のドーピング濃度と約１００μｍから約１２０μｍまでの範囲の厚さを有してもよい。
前記第１の伝導型にはｎ型を含め、前記第２の伝導型にはｐ型を含めてもよい。いくつかの実施形態では、前記第１の伝導型にはｐ型を含み、前記第２の伝導率にはｎ型を含めてもよい。
前記ＩＧＢＴは、前記基板と前記ドリフト層との間のバッファ層をさらに備えてもよく、前記バッファ層は、第２の伝導型を有してもよい。
前記井戸領域は、前記電流抑制層の厚さ未満の接合深さを有してもよい。具体的には、前記井戸領域は、約０．５μｍの接合深さを有してもよい。
本発明のいくつかの実施形態は、ＩＧＢＴを形成する方法を提供する。前記方法は、第１の伝導型を有する基板を設けるステップと、前記基板上にドリフト層を形成するステップとを含む。前記ドリフト層は、前記第１の伝導型と反対の第２の伝導型を有する。前記方法は、電流抑制層を前記ドリフト層上に形成するステップをさらに含む。前記電流抑制層は、第２の伝導型を有し、前記ドリフト層のドーピング濃度よりも大きなドーピング濃度を有する。第１の伝導型の井戸領域が、前記電流抑制層内に形成され、第２の伝導型のエミッタ領域が、前記井戸領域内に形成される。
本発明は、電流抑制層を備えることにより、順方向電圧低下が低減されたＩＧＢＴを提供することができる。
本発明は、ＯＮＤ／ＤＡＲＰＡにより供与された契約第Ｎ０００１４−０５−Ｃ−０２０２号に基づく政府からの助成の下でなされたものである。政府は本発明に関して一定の権利を有する。
本発明をより理解するために本明細書に含まれ、本出願の一部を構成する添付図面は、本発明の特定の実施形態を示す。
以下、添付図面を参照して本発明の実施形態をより詳細に説明する。しかしながら、本発明は、多くの異なる形態で実施することができ、本明細書に開示されている実施形態に限定されるものと解すべきでない。むしろこれらの実施形態は、本開示が完全なものとなり、本発明の範囲を当業者に十分に伝えるようにするために提供される。本明細書を通じて、同様の数字は同様の要素に言及する。
様々な要素を記述するために、本明細書において「第１の」、「第２の」等の用語が使用されるが、これらの要素はこれらの用語によって限定されるべきではない。これらの用語は、１つの要素を別の要素と区別するために用いられているに過ぎない。例えば、本発明の範囲を逸脱することなく、第１の要素は第２の要素と呼ぶことができたものであり、同様に第２の要素は第１の要素と呼ぶことができたものである。本明細書で使用する用語「および／または」は、関連付けて列挙された１つまたは複数のものの任意のすべての組み合わせを含む。
本明細書で使用する用語は、特定の実施形態を記述することのみを目的とし、本発明を限定する意図ではない。本明細書で使用する単数形は、文脈から明らかにそうではない場合を除いて、複数形も含むことが意図されている。「備える」および／または「含む」（ｃｏｍｐｒｉｓｅｓ，ｃｏｍｐｒｉｓｉｎｇ，ｉｎｃｌｕｄｅｓ，ａｎｄ／ｏｒ ｉｎｃｌｕｄｉｎｇ）という用語は、本明細書において用いられるとき、述べられた特徴（ｆｅａｔｕｒｅ）、整数、ステップ、操作、要素、および／または部品が存在することを明示するが、１つまたは複数の他の特徴、整数、ステップ、操作、要素、部品、および／またはそれらの群の存在または追加を排除しない。
別段の定めがない限り、本明細書で使用する（技術的および科学的用語を含む）すべての用語は、本発明が属する技術分野の当業者が一般に理解するのと同一の意味を有する。さらに、本明細書で使用される用語は、本明細書および関連技術の文脈における意味と一致した意味を有するものと解釈すべきであり、本明細書に明示的に別段の定めがない限り、理想化された又は過度に形式的な意味で解釈すべきでないということが理解されるだろう。
層、領域、または基板等の要素が、別の要素の「上に」存在する、または「上に」延在していると言及される場合、それは別の要素の上に直接に存在する、または上に直接に延在することができ、あるいは介在要素が存在してもよいということが理解されるだろう。対照的に、ある要素が別の要素の「上に直接に」存在する、または「上に直接に」延在すると言及される場合には、介在要素は存在しない。また、ある要素が別の要素に「接続されている」または「結合されている」と言及される場合、それは別の要素に直接に接続されている、または直接に結合されていることができ、あるいは介在要素が存在していてもよいことが理解されるだろう。対照的に、ある要素が別の要素に「直接に接続されている」または「直接に結合されている」と言及される場合には、介在要素は存在しない。
「下に」もしくは「上に」、または「上方に」もしくは「下方に」、または「水平に（“ｈｏｒｉｚｏｎｔａｌ”ｏｒ“ｌａｔｅｒａｌ”）」もしくは「垂直に」等の相対的用語は、本明細書では、ある要素、層または領域の別の要素、層または領域に対する図示されているような関係を記述するために用いられる。これらの用語は、図示された方向付けに加えて、デバイスの異なる方向付けも包含することを意図することが理解されるだろう。
本発明の実施形態は、本明細書では、本発明の理想化された実施形態（および中間段階の構造）を概略的に表わす断面図を参照して説明される。層および領域の厚さは、明瞭性のために図中では誇張されている場合がある。加えて、例えば製造技術および／または許容公差の結果として、図示の形状からの変動が予期される。それゆえ、本発明の実施形態は、本明細書に示された特定の領域の形状に限定されるものと解釈されるべきではなく、製造等に起因する形状の変動を含むことが意図されている。例えば、四角形として示されるイオン注入領域は、イオン注入領域から非注入領域へと不連続的に変化するのではなく、通常は端部において、円形もしくは曲がった形態および／または注入濃度の勾配を有する。同様に、注入により形成された埋込領域は、埋込領域と表面との間の注入が生じる領域にいくらかの注入をもたらす可能性がある。それゆえ、図示された領域は本質的に概略的であり、それらの形状はデバイスの領域の実際の形状を示すことが意図されておらず、本発明の範囲を限定することが意図されていない。
本発明のいくつかの実施形態は、ｎ型またはｐ型等の伝導型を有するものと特徴付けられた半導体層および／または領域に言及して説明され、伝導型は、層および／または領域中の多数キャリア濃度を示す。それゆえ、ｎ型材料は、負の電荷を有する電子が多数キャリアである平衡濃度を持ち、ｎ型材料は、正の電荷を有する正孔が多数キャリアである平衡濃度を持つ。いくつかの材料は、別の層または領域と比べて相対的に大きい（“＋”）または小さい（“−”）多数キャリア濃度を有することを示すために、（ｎ+、ｎ-、ｐ+、ｐ-、ｎ++、ｎ--、ｐ++、ｐ--等のように）“＋”または“−”とともに呼ばれる。しかしながら、このような記号は、ある層または領域の多数キャリアまたは少数キャリアの特定の濃度の存在を意味するものではない。
本発明のいくつかの実施形態は、大電力および／または高温用途に適した炭化珪素（ＳｉＣ）ＩＧＢＴを提供する。本発明のいくつかの実施形態は、４Ｈ−ＳｉＣ上の高電圧の平面ＩＧＢＴを提供する。
ＳｉＣを用いた平面ゲート ５．８ｋＶ ＩＧＢＴが、２００５年にｎ型基板上に作製された。非特許文献２を参照されたい。ｎチャネルＩＧＢＴに必要な、高品質、低抵抗のｐ−ＳｉＣ基板が存在しないため、ｐチャネルＩＧＢＴが選択された。このデバイスは、２５℃において−３０Ｖのゲートバイアスで、約５７０ｍΩ×ｃｍ2の微分オン抵抗（Ｒdiff,on）を示し、これは２００℃では約１１８ｍΩ×ｃｍ2に減少した。高いオン抵抗は、主にバルクのキャリア寿命が低いことと正孔のチャネル移動度が低いことに帰せられた。
平面ＩＧＢＴ構造のユニットセル１００を図１に示す。図１に示したデバイス１００の構造のような平面型デバイス構造は、プロセスの簡単化および／またはデバイスの信頼性の向上をもたらす。しかしながら、他のデバイス構造を有利に用いることもできる。
図１のデバイス１００は、ｎ型、８°オフアクシスの４Ｈ−ＳｉＣ基板１０上のｐ型バッファ層１２およびｐ型エピタキシャルドリフト層１４を備える。ｐ型ドリフト層１４は、約１００μｍから約１２０μｍの厚さを有し、約１０ｋＶのブロッキング能力を持たせるために約２×１０14ｃｍ-3から約６×１０14ｃｍ-3までの範囲のドーピング濃度でｐ型ドーパントをドープすることができる。ｐ型バッファ層１２は、約１から約２μｍの範囲の厚さを有し、約１×１０17ｃｍ-3のドーピング濃度でｐ型ドーパントをドープすることができる。ｐ型バッファ層１２は、パンチスルーが回避するためのチャネルストップ層として設けることができる。
この構造は、たとえば窒素およびアルミニウムの選択注入によってそれぞれ形成することができる、ｎ+井戸領域１８およびｐ+エミッタ領域２０をさらに備える。ｎ+井戸領域１８の接合深さは、約０．５μｍとしてもよい。構造１００は、ドリフト層１４の表面からｎ+井戸領域１８まで延在するｎ+コンタクト領域２２をさらに備える。ガードリング・ベースの終端（図示せず）をデバイスの周辺に設けてもよい。
ＪＦＥＴ領域２４は、隣接するｎ+井戸領域１８間のドリフト層１４内に、例えばアルミニウムを注入することによって形成することができる。ＪＦＥＴ領域２４は、隣接するｎ+井戸領域からのＪＦＥＴ抵抗を低減するためにｐ型ドーパントを注入してもよい。特に、ＪＦＥＴ注入ドーズは、注入損傷を許容水準に保ちながらＪＦＥＴ抵抗を低減するように選択される。いくつかの実施形態では、ＪＦＥＴ注入は、ＪＦＥＴ領域に約１×１０16ｃｍ-3のドーパント濃度を与えるのに十分なドーズで行うことができる。ＪＦＥＴ領域は、例えばエピタキシャル成長プロセスで形成してもよい。
いくつかの実施形態では、埋め込みチャネルをデバイス１００のＭＯＳチャネル領域２５内に設けてもよい。特に、閾値電圧を変更し、かつ／または反転層チャネル移動度を改良するために、ｐ+エミッタ領域２０とＪＦＥＴ領域２４との間のｎ+井戸領域１８のチャネル領域２５にアルミニウム等のｐ型ドーパントを注入してもよい。埋め込みチャネル層は、イオン注入および／またはエピタキシャル再成長技術を用いて形成してもよい。例えば、ｎ+井戸領域１８およびＪＦＥＴ注入の活性化熱処理の後で、埋め込みチャネル層をエピタキシャル再成長によって成長してもよい。この場合、埋め込みチャネルは、ｐ型エミッタ注入イオンを埋め込みチャネル再成長層へ持ち上げることによるラッチアップ（ｌａｔｃｈ−ｕｐ）を防止することができる深いｎ−井戸の形成を可能にしてもよい。深いｎ−井戸は、ｎ−井戸の抵抗を低下させ、デバイスのラッチアップ電流を増大させる。
埋め込みチャネルは、イオン注入によって形成してもよく、その場合、ドーズは必要な閾値調整量に応じて約５×１０11ｃｍ-2から約５×１０13ｃｍ-2の範囲である。特定の実施形態では、アルミニウムによる閾値調整注入は、３×１０12ｃｍ-2のドーズで行うことができる。注入エネルギーは、チャネルをデバイスの表面に配置するか、または表面から所望の距離に配置するように選択することができる。いくつかの実施形態では、閾値調整注入は、少なくとも約２５ｋｅＶの注入エネルギーで行うことができる。いくつかの実施形態では、閾値調整は、複数の注入を含んでもよい。特定の実施形態では、閾値調整は、合計１×１０13ｃｍ-2のドーズのアルミニウムイオンを、４５ｋｅＶにて８．４×１０11ｃｍ-2のドーズで、８５ｋｅＶにて１．１２×１０12ｃｍ-2のドーズで、１４０ｋｅＶにて１．５２×１０12ｃｍ-2のドーズで、２１０ｋｅＶにて１．９２×１０12ｃｍ-2のドーズで、３３０ｋｅＶにて４．６×１０12ｃｍ-2のドーズで注入することによって達成される。埋め込みチャネルは、ｐ型エピタキシャル成長によって形成されてもよい。その場合は、高いチャネル移動度および／または長いキャリア寿命が実現できる。
注入されたドーパントのすべては、約１６００℃の温度において、シリコン蒸気の加圧下で、かつ／またはグラファイト薄膜等の封入層で覆った状態で、構造を熱処理することで活性化される。高温熱処理は、炭化珪素エピタキシーの表面に損傷を与える可能性がある。そのようなダメージを減らすために、デバイスの表面上にグラファイト被覆を形成してもよい。注入イオンを活性化するためのデバイスの熱処理前に、熱処理中に構造の表面を保護するために、構造の上面／前面にグラファイト被覆が施してもよい。グラファイト被覆は、通常のレジスト塗布法によって塗布され、その厚さは約１μｍとすることができる。グラファイト被覆膜を加熱して、ドリフト層１４上に結晶性被膜を形成することができる。例えば、不活性ガス中で約１６００℃以上の温度において行うことのできる熱処理により、注入イオンは活性化される。具体的には、熱処理は、アルゴンガス中で約１６００℃の温度において５分間行うことができる。グラファイト被覆は、高温熱処理中のドリフト層１４の表面を保護するための助けになる。
グラファイト被覆はその後、例えば灰化と熱酸化によって除去することができる。
注入熱処理の後で、厚さ約１μｍの二酸化シリコンのフィールド酸化膜３０が堆積され、デバイスの活性領域を露出するようにパターン形成される。
最終的なゲート酸化膜厚さを４００−６００Åとして、ゲート酸化膜層３４をゲート酸化プロセスによって形成することができる。
特に、ゲート酸化膜は、ドライーウェット酸化プロセスによって成長することができる。このプロセスは、ドライ０2中でバルク酸化膜を成長した後、たとえば特許文献１に説明されているようにウェット０2中でバルク酸化膜を熱処理するプロセスであり、特許文献１の開示は、本明細書に山椒によりその全体が組み込まれる。本明細書で使用するとき、、ウェット０2中での酸化膜の熱処理とは、０2と水蒸気のＨ2０とを含んだ雰囲気中で酸化膜を熱処理することを指す。ドライ酸化膜成長とウェット酸化膜成長との間に熱処理を行ってもよい。ドライ０2酸化膜成長は、例えば、石英管内で最高約１、２００℃の温度にてドライ０2中で少なくとも約２．５時間行うことができる。ドライ酸化膜成長は、所望の厚さのバルク酸化膜層を成長するために行われる。ドライ酸化膜成長の温度は、酸化膜の成長速度に影響を与える可能性がある。例えば、処理温度が高いほど酸化膜の成長速度が速くなる場合がある。最高の成長温度は、用いる系に依存する可能性がある。
いくつかの実施形態では、ドライ０2酸化膜成長は、約１，１７５℃の温度、ドライ０2中、約３．５時間の条件で行われる。結果として得られる酸化膜層は、最高約１、２００℃の温度において不活性雰囲気下で熱処理することができる。具体的には、結果として得られる酸化膜層は、約１、１７５℃の温度においてＡｒガス中で約１時間熱処理することができる。ウェット０2酸化膜熱処理は、約９５０℃以下の温度において少なくとも約１時間行うことができる。ウェット０2熱処理の温度は、ＳｉＣ／Ｓｉ０2界面における更なる熱酸化膜成長を抑制するために制限を受ける場合がある。ＳｉＣ／Ｓｉ０2界面における熱酸化膜成長は、さらなる界面準位を導入する可能性がある。具体的には、ウェット０2酸化膜熱処理は、ウェット０2中、約９５０℃の温度において約３時間行うことができる。結果として得られるゲート酸化膜層の厚さは、約５００Åである場合がある。
ゲート酸化膜３４の形成後、ゲート抵抗を低減するために、ポリシリコンゲート３２が成膜され、例えばホウ素がドープされ、引き続いて電極形成プロセスが行われる場合がある。Ａｌ／Ｎｉ電極をｐ型オーミックエミッタ電極金属２８として成膜し、Ｎｉをｎ型コレクタ電極金属２６として成膜することができる。すべての電極は、高速昇温熱処理装置（ＲＴＡ）で焼結され、厚いＴｉ／Ａｕ層を電極パッド金属として用いることができる。
ＪＦＥＴ領域の抵抗は、バイス１００のオン状態順方向電圧の望ましくない増加につながる可能性がある。上述したように、ＪＦＥＴ領域２４の抵抗は、ＪＦＥＴ領域２４にイオン注入を行うことによって低減することができる。しかしながら、イオン注入は、結晶欠陥を誘起することができ、これは、ＪＦＥＴ領域２４におけるキャリア寿命を低減させる可能性がある。さらに、注入の深さは、最大注入エネルギーによって制限される。このことは、デバイス１００の井戸領域１８よりも深いところに注入されたＪＦＥＴ領域を形成することを困難にする可能性がある。
したがって、本発明のいくつかの実施形態は、深い接合、および良好な結晶品質を有する電流抑制層を形成するためにエピタキシャル成長を用いている。電流抑制層の深さおよびドーピング濃度は、ＩＧＢＴデバイスが低い順方向電圧低下／微分オン抵抗（ｌｏｗ ｆｏｒｗａｒｄ ｖｏｌｔａｇｅ ｄｒｏｐ／ｄｉｆｆｅｒｅｎｔｉａｌ ｏｎ−ｒｅｓｉｓｔａｎｃｅ）を達成して、高いブロッキング能力を保持することが出来るように選択することができる。
図２は、本発明のいくつかの実施形態によるＩＧＢＴデバイス構造２００を示している。ＩＧＢＴ構造２００においては、ｐ型電流抑制層５４がドリフト層１４の上にエピタキシャル成長される。電流抑制層５４の厚さおよび／またはドーピング濃度は、デバイスの静特性と動特性における所望のトレードオフをもたらすように選択することができる。例えば、電流抑制層５４は、デバイス２００が所望のブロッキング能力を保ちながら低い順方向電圧低下を有するように設計することができる
電流抑制層５４は、約１×１０15ｃｍ-3から約１×１０17ｃｍ-3の範囲のドーピング濃度を有することができ、特定の実施形態では、約１×１０16ｃｍ-3の濃度でアルミニウムをドープすることができる。それゆえ、電流抑制層５４は、ＪＦＥＴ領域３４にイオン注入を行うことなく、ｎ+井戸１８の近傍にＪＦＥＴ領域３４を提供することができる。ｎ+井戸１８、ｐ+エミッタ領域２０およびｎ+電極領域２２は、例えば上述した注入条件を用いて電流抑制層５４内にイオン注入を行うことによって形成するすることができる。いくつかの実施形態では、電流抑制層５４は約１μｍの厚さを有することができる。
電流抑制層５４が存在すると、ＩＧＢＴのオン抵抗に対して有利になる可能性がある。例えば、電流抑制層５４は、ＮＰＮ ＢＪＴの電流利得を低下させることによって、ｎ+井戸領域１８、ｐ-ドリフト層１４およびｎ+基板１０によって形成されるデバイスのバイポーラ接合トランジスタ（ＢＪＴ）部分において電流の伝導を抑制することができる。このことは、ＭＯＳチャネル領域２５の下に正孔の蓄積を促進させることになる。それゆえ、本発明の実施形態によるＩＧＢＴデバイスのキャリア分布は、ＰｉＮダイオードのオン状態のそれに近づく。
加えて、ＪＦＥＴ領域３４における高ドーピング濃度は、ＪＦＥＴ領域３４のオン状態抵抗を低減することができる。更にエピタキシャル成長電流抑制層５４は、長いキャリア寿命を有し、これはＪＦＥＴ領域３４におけるキャリア再結合を減少させることができる。
図３は、本発明のいくつかの実施形態によるＩＧＢＴデバイスのオン状態Ｊ−Ｖ特性のグラフである。特に、図３は、イオン注入されたＪＦＥＴ領域を有するＩＧＢＴと電流抑制層構造を有するＩＧＢＴとの順方向Ｊ−Ｖ特性を室温で比較している。両方のデバイス共に、ＪＦＥＴ領域の形成を除いて、上述したのと同じ設計およびプロセスを用いて作製されたものである。図３において曲線群８２は、イオン注入されたＪＦＥＴ領域を有するＩＧＢＴのＪ−Ｖ曲線であり、一方、曲線群８４は、電流抑制層５４を有するＩＧＢＴのＪ−Ｖ曲線を表す。電流抑制層５４を有するＩＧＢＴのオン抵抗の低減は、図３において明らかである。
イオン注入されたＪＦＥＴ領域を有するＩＧＢＴに対しては、−２０Ｖのゲートバイアスにて８．７Ｖ（微分オン抵抗は８８ｍΩ×ｃｍ2）の順方向電圧低下が室温で測定された。一方、電流抑制層構造を有するＩＧＢＴに対しては５．５Ｖ（微分オン抵抗は２６ｍΩ×ｃｍ2）の順方向電圧低下が室温で測定された。この結果は約３７％という順方向電圧の大きな低減を示すものである。
図４および５は、本発明のいくつかの実施形態によるＩＧＢＴデバイスについて、シミュレートしたブロッキング電圧および順方向電圧低下と電流抑制層のドーピング濃度との関係をそれぞれ表すグラフである。シミュレートしたデバイスでは、ドリフト層１４は１２０μｍの厚さを有し、電流抑制層５４は１μｍの厚さを有した。
図４に示すように、電流抑制層５４を有するＩＧＢＴのブロッキング電圧は、ドーピング濃度が最高約２×１０16ｃｍ-3になるまでは高い値を維持し、ドーピング濃度が増加すると共に減少が始まる。図５に示すように、電流抑制層５４を有するＩＧＢＴの順方向電圧は、ドーピングが約１×１０15ｃｍ-3から約２×１０16ｃｍ-3へ増加するにつれて減少する。約２×１０16ｃｍ-3以上になると、順方向電圧の減少は横ばいになる傾向にある。したがって、上に記したように、電流抑制層５４のドーピングは、許容できる程度に高いブロッキング電圧を維持しながらオン状態の順方向電圧が許容できる程度に低くなるように選択することができる。
本発明のいくつかの実施形態は、ｎ型基板およびｐ型ドリフト層を有し、ドリフト層に注入される少数キャリアは電子を含む炭化珪素ＩＧＢＴデバイスに関して記述してきたが、本発明はこれらに限定されるものではなく、ｐ型基板および／またはｎ型ドリフト層を有するデバイスにおいても実施可能であることが理解されることであろう。
図面および明細書において、本発明の典型的な実施形態が開示されてきた。特定の用語を用いたが、それらは一般的で記述目的だけに用いられていて、限定する目的で用いたものではない。本発明の範囲は添付の特許請求の範囲により規定される。
従来のＩＧＢＴデバイスの断面図である。 本発明のいくつかの実施形態によるＩＧＢＴデバイスの断面図である。 本発明のいくつかの実施形態によるＩＧＢＴデバイスのオン状態のＪ−Ｖ特性のグラフである。 本発明のいくつかの実施形態によるＩＧＢＴデバイスのブロッキング電圧と電流抑制層のドーピング濃度との関係をシミュレーションした結果を表すグラフである。 本発明のいくつかの実施形態によるＩＧＢＴデバイスについて、順方向電圧ドロップと電流抑制層のドーピング濃度との関係をシミュレーションした結果を表すグラフである。

Claims (17)

  1. 絶縁ゲート・バイポーラ・トランジスタであって、
    第１の伝導型を有する基板と、
    前記基板上に存在し、前記第１の伝導型と反対の第２の伝導型を有するドリフト層と、
    前記ドリフト層上の電流抑制層であって、前記第２の伝導型を有し、前記ドリフト層のドーピング濃度よりも大きな、１×１０１５ｃｍ−３から１×１０１７ｃｍ−３の範囲のドーピング濃度を有する電流抑制層と、
    前記電流抑制層内に存在し、前記第１の伝導型を有する井戸領域であって、前記電流抑制層の厚さよりも小さな接合深さを有し、前記電流抑制層は、前記井戸領域の下に横方向に延在する井戸領域と、
    前記井戸領域内に存在し、前記第２の伝導型を有するエミッタ領域と、
    前記電流抑制層上および前記井戸領域上のゲート酸化膜と、
    前記ゲート酸化膜層上のゲートと、
    前記エミッタ領域上のエミッタ電極と
    を備えることを特徴とする絶縁ゲート・バイポーラ・トランジスタ。
  2. 前記電流抑制層は、エピタキシャル層を含むことを特徴とする請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ。
  3. 前記基板は、オフアクシスｎ型炭化珪素基板を含み、
    前記ドリフト層および前記電流抑制層は、ｐ型炭化珪素エピタキシャル層を含むことを特徴とする請求項２に記載の絶縁ゲート・バイポーラ・トランジスタ。
  4. 前記電流抑制層は、１μｍの厚さを有することを特徴とする請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ。
  5. 前記電流抑制層は、１×１０１６ｃｍ−３のドーピング濃度を有することを特徴とする請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ。
  6. 前記ドリフト層は、２×１０１４ｃｍ−３から６×１０１４ｃｍ−３の範囲のドーピング濃度を有し、１００μｍから１２０μｍの範囲の厚さを有することを特徴とする請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ。
  7. 前記第１の伝導型は、ｎ型を含み、前記第２の伝導型は、ｐ型を含むことを特徴とする請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ。
  8. 前記第１の伝導型は、ｐ型を含み、前記第２の伝導型は、ｎ型を含むことを特徴とする請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ。
  9. 前記基板とドリフト層との間のバッファ層であって、前記第２の伝導型を有するバッファ層をさらに備えることを特徴とする請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ。
  10. 前記井戸領域は、０．５μｍの接合深さを有することを特徴とする請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ。
  11. 絶縁ゲート・バイポーラ・トランジスタを形成する方法であって、
    第１の伝導型を有する基板を設けるステップと、
    前記基板上にドリフト層を形成するステップであって、前記ドリフト層は、前記第１の伝導型と反対の第２の伝導型を有するステップと、
    前記ドリフト層上に電流抑制層を形成するステップであって、前記電流抑制層は、前記第２の伝導型を有し、前記ドリフト層のドーピング濃度よりも大きな、１×１０１５ｃｍ−３から１×１０１７ｃｍ−３の範囲のドーピング濃度を有するステップと、
    前記電流抑制層内に井戸領域を形成するステップであって、前記井戸領域は、前記第１の伝導型を有するステップと、
    前記井戸領域内にエミッタ領域を形成するステップであって、前記エミッタ領域は、前記第２の伝導型を有するステップと、
    前記電流抑制層上および前記井戸領域上にゲート酸化膜を形成するステップと、
    前記ゲート酸化膜層上にゲートを形成するステップと、
    前記エミッタ領域上にエミッタ電極を形成するステップと
    を含むことを特徴とする絶縁ゲート・バイポーラ・トランジスタを形成する方法。
  12. 前記電流抑制層を形成するステップは、前記ドリフト層上にエピタキシャル層を成長するステップを含むことを特徴とする請求項１１に記載の方法。
  13. 前記基板は、オフアクシスｎ型炭化珪素基板を含み、
    前記ドリフト層を形成するステップは、前記基板上にｐ型炭化珪素エピタキシャル層を形成するステップを含み、
    前記電流抑制層を形成するステップは、前記ドリフト層上にｐ型炭化珪素エピタキシャル層を形成するステップを含むことを特徴とする請求項１２に記載の方法。
  14. 前記電流抑制層は、１μｍの厚さを有するように形成されることを特徴とする請求項１１に記載の方法。
  15. 前記電流抑制層は、１×１０１６ｃｍ−３のドーピング濃度を有するように形成されることを特徴とする請求項１１に記載の方法。
  16. 前記井戸領域を形成するステップは、前記井戸領域が、前記電流抑制層の厚さよりも小さい接合深さを有するように形成されることを含むことを特徴とする請求項１１に記載の方法。
  17. 絶縁ゲート・バイポーラ・トランジスタであって、
    ｎ型炭化珪素基板と、
    前記ｎ型炭化珪素基板上のｐ型炭化珪素ドリフト層と、
    前記ｐ型炭化珪素ドリフト層上のｐ型エピタキシャル炭化珪素電流抑制層であって、前記ｐ型炭化珪素ドリフト層のドーピング濃度よりも大きな、１×１０１５ｃｍ−３から１×１０１７ｃｍ−３の範囲のドーピング濃度を有するｐ型エピタキシャル炭化珪素電流抑制層と、
    前記エピタキシャル電流抑制層内のｎ＋井戸領域であって、前記エピタキシャル電流抑制層の厚さよりも小さい接合深さを有するｎ＋井戸領域と、
    前記ｎ＋井戸領域内のｐ＋エミッタ領域と、
    前記電流抑制層上および前記井戸領域上のゲート酸化膜と、
    前記ゲート酸化膜層上のゲートと、
    前記エミッタ領域上のエミッタ電極と
    を備えることを特徴とする絶縁ゲート・バイポーラ・トランジスタ。
JP2007334974A 2007-02-27 2007-12-26 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ Active JP5236279B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/711,383 US8835987B2 (en) 2007-02-27 2007-02-27 Insulated gate bipolar transistors including current suppressing layers
US11/711,383 2007-02-27

Publications (2)

Publication Number Publication Date
JP2008211178A JP2008211178A (ja) 2008-09-11
JP5236279B2 true JP5236279B2 (ja) 2013-07-17

Family

ID=39467203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007334974A Active JP5236279B2 (ja) 2007-02-27 2007-12-26 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ

Country Status (3)

Country Link
US (2) US8835987B2 (ja)
EP (1) EP1965432A1 (ja)
JP (1) JP5236279B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
JP5645404B2 (ja) 2006-08-17 2014-12-24 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電力絶縁ゲート・バイポーラ・トランジスタ
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
JP2013045789A (ja) * 2011-08-22 2013-03-04 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP5869291B2 (ja) 2011-10-14 2016-02-24 富士電機株式会社 半導体装置
FR2990312B1 (fr) * 2012-05-03 2015-05-15 Alstom Transport Sa Un dispositif comportant un composant electronique avec une grande vitesse de commutation
JP6264768B2 (ja) * 2012-07-31 2018-01-24 国立研究開発法人産業技術総合研究所 半導体構造物、半導体装置及び該半導体構造物の製造方法
US9530844B2 (en) 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US10115815B2 (en) 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
DE102013200868B4 (de) * 2013-01-21 2016-05-12 Infineon Technologies Ag Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9129799B2 (en) * 2013-09-27 2015-09-08 The United States Of America, As Represented By The Secretary Of The Navy Elimination of basal plane dislocations in post growth silicon carbide epitaxial layers by high temperature annealing while preserving surface morphology
US20150263145A1 (en) * 2014-03-14 2015-09-17 Cree, Inc. Igbt structure for wide band-gap semiconductor materials
US20150311325A1 (en) * 2014-04-23 2015-10-29 Cree, Inc. Igbt structure on sic for high performance
JP6304878B2 (ja) 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105529262A (zh) * 2014-09-29 2016-04-27 无锡华润华晶微电子有限公司 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
JP2015130528A (ja) * 2015-03-11 2015-07-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JPWO2016194116A1 (ja) * 2015-06-01 2018-03-29 株式会社日立製作所 半導体装置、基板および電力変換装置
TWI544622B (zh) * 2015-06-05 2016-08-01 國立清華大學 半導體結構
CN109478513B (zh) * 2016-07-19 2021-09-28 三菱电机株式会社 半导体装置及其制造方法
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
JP6984021B2 (ja) 2018-08-02 2021-12-17 三菱電機株式会社 ワイドバンドギャップ半導体装置、および、電力変換装置
US11776994B2 (en) * 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth

Family Cites Families (267)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645892A (en) * 1899-02-18 1900-03-20 George L Cummings Filter.
US3439189A (en) * 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3758831A (en) 1971-06-07 1973-09-11 Motorola Inc Transistor with improved breakdown mode
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
DE3112942A1 (de) * 1981-03-31 1982-10-07 Siemens AG, 1000 Berlin und 8000 München Thyristor und verfahren zu seinem betrieb
US4469022A (en) 1983-04-01 1984-09-04 Permanent Label Corporation Apparatus and method for decorating articles of non-circular cross-section
US4581542A (en) * 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) * 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
DE3416403A1 (de) 1984-05-03 1985-11-07 Braun Ag, 6000 Frankfurt Elektrische kaffeemaschine mit tropfschutzventil am filterboden
JPS60240158A (ja) 1984-05-14 1985-11-29 Mitsubishi Electric Corp 半導体回路
DE3581348D1 (de) 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
JPH01117363A (ja) 1987-10-30 1989-05-10 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
JPH0614763Y2 (ja) 1988-01-29 1994-04-20 一雄 上田 降下避難具
JP2680083B2 (ja) 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH0316257A (ja) 1989-06-14 1991-01-24 Fuji Electric Co Ltd 半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JPH0334466A (ja) * 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 縦形二重拡散ｍｏｓｆｅｔ
JPH0354166A (ja) 1989-07-20 1991-03-08 Natl Inst For Res In Inorg Mater 高絶縁性、高熱伝導性多結晶ダイヤモンドおよびその製造法
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
EP0428813B1 (en) 1989-11-17 1995-02-01 STMicroelectronics S.r.l. Nevice for protection against the short circuit of a MOS-type power device, with a preset dependance on the temperature at which the power device operates
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) * 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
DE4134855C2 (de) * 1990-10-31 2001-03-15 Fuji Electric Co Ltd MOS-Halbleiterelement
US5141889A (en) 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
JPH0529628A (ja) * 1991-07-19 1993-02-05 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH0529629A (ja) 1991-07-19 1993-02-05 Mitsubishi Electric Corp 電界効果型半導体装置
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
JP3199857B2 (ja) 1992-08-05 2001-08-20 新電元工業株式会社 伝導度変調型ｍｏｓｆｅｔ
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JPH06268227A (ja) 1993-03-10 1994-09-22 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
US5399887A (en) * 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (ja) 1994-07-27 1996-09-21 Siemens Ag
DE69428894T2 (de) * 1994-08-02 2002-04-25 St Microelectronics Srl Bipolartransistor mit isolierter Steuerelektrode
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
DE69512021T2 (de) 1995-03-31 2000-05-04 Cons Ric Microelettronica DMOS-Anordnung-Struktur und Verfahren zur Herstellung
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US5623151A (en) * 1995-06-16 1997-04-22 International Rectifier Corporation MOS-gated power semiconductor devices with conductivity modulation by positive feedback mechanism
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
KR100199997B1 (ko) * 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
JPH09129874A (ja) 1995-11-06 1997-05-16 Toyota Motor Corp 半導体装置及びその製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) * 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
JP3395520B2 (ja) 1996-06-04 2003-04-14 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6570185B1 (en) * 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) * 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
WO1999013512A1 (de) * 1997-09-10 1999-03-18 Infineon Technologies Ag Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3399329B2 (ja) 1997-12-09 2003-04-21 株式会社村田製作所 演算増幅器
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
WO1999046809A1 (en) 1998-03-09 1999-09-16 Harris Corporation Devices formable by low temperature direct bonding
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6242967B1 (en) 1998-06-15 2001-06-05 Fuji Electric Co., Ltd. Low on resistance high speed off switching device having unipolar transistors
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) * 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
ATE533178T1 (de) * 1998-09-09 2011-11-15 Texas Instruments Inc Integrierter schaltkreis mit kondensator und diesbezügliches herstellungsverfahren
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE69941879D1 (de) 1998-10-09 2010-02-11 Kansai Electric Power Co Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6239466B1 (en) * 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
WO2000042662A1 (de) * 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6238967B1 (en) * 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6218254B1 (en) * 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) * 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6551865B2 (en) * 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) * 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) * 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
DE10392870B4 (de) 2002-06-28 2009-07-30 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7217950B2 (en) * 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) * 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2004079789A2 (en) 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
KR100498503B1 (ko) 2003-06-19 2005-07-01 삼성전자주식회사 바이폴라 접합 트랜지스터 및 그 제조 방법
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7291529B2 (en) 2003-11-12 2007-11-06 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) * 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) * 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
JP5011681B2 (ja) 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4815885B2 (ja) 2005-06-09 2011-11-16 トヨタ自動車株式会社 半導体装置の制御方法
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR20080046658A (ko) * 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP2007103784A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) * 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
EP2033212B1 (en) * 2006-06-29 2013-10-16 Cree, Inc. Method of forming a silicon carbide pmos device
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
JP5645404B2 (ja) * 2006-08-17 2014-12-24 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電力絶縁ゲート・バイポーラ・トランジスタ
US20080157117A1 (en) * 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8492771B2 (en) * 2007-09-27 2013-07-23 Infineon Technologies Austria Ag Heterojunction semiconductor device and method
JP5372002B2 (ja) * 2007-11-09 2013-12-18 クリー インコーポレイテッド メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) * 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures

Also Published As

Publication number Publication date
EP1965432A1 (en) 2008-09-03
US9064840B2 (en) 2015-06-23
US20100140628A1 (en) 2010-06-10
US20140363931A1 (en) 2014-12-11
JP2008211178A (ja) 2008-09-11
US8835987B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
JP5236279B2 (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
US10784338B2 (en) Field effect transistor devices with buried well protection regions
JP5732253B2 (ja) 絶縁ゲートバイポーラ導電トランジスタ（ｉｂｃｔ）および関連する製作方法
JP5771678B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
JP5306193B2 (ja) ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
US20140264562A1 (en) Field Effect Transistor Devices with Regrown P-Layers
US9240476B2 (en) Field effect transistor devices with buried well regions and epitaxial layers
US20140264563A1 (en) Field Effect Transistor Devices with Protective Regions
US9029945B2 (en) Field effect transistor devices with low source resistance

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111020

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121012

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250