JP2004247545A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004247545A
JP2004247545A JP2003036364A JP2003036364A JP2004247545A JP 2004247545 A JP2004247545 A JP 2004247545A JP 2003036364 A JP2003036364 A JP 2003036364A JP 2003036364 A JP2003036364 A JP 2003036364A JP 2004247545 A JP2004247545 A JP 2004247545A
Authority
JP
Japan
Prior art keywords
region
impurity
base region
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003036364A
Other languages
English (en)
Inventor
Saichiro Kaneko
佐一郎 金子
Masakatsu Hoshi
正勝 星
Yoshinori Murakami
善則 村上
Tetsuya Hayashi
哲也 林
Hideaki Tanaka
秀明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2003036364A priority Critical patent/JP2004247545A/ja
Priority to US10/772,283 priority patent/US7071536B2/en
Publication of JP2004247545A publication Critical patent/JP2004247545A/ja
Priority to US11/438,347 priority patent/US7378325B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高い電流増幅率ｈＦＥを有する高耐圧半導体装置を提供する。
【解決手段】Ｎ−型エピタキシャル領域２０から構成されるコレクタ領域と、該コレクタ領域上に形成されるＰ型ベース領域３０と、該Ｐ型ベース領域３０上に形成されるＮ＋型エミッタ領域４０とを有し、Ｐ型ベース領域３０内に空乏層が形成されない時の、Ｐ型ベース領域３０内のフリーキャリア濃度が、Ｐ型ベース領域３０に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さい構成。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
【非特許文献】「Ｙｉ Ｔａｎｇ， Ｊｅｆｆｅｒｙ Ｂ． Ｆｅｄｉｓｏｎ ａｎｄ Ｔ． Ｐａｕｌ Ｃｈｏｗ， Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ． ３８９−３９３ （２００２） ｐｐ． １３２９−１３３２」。
【０００３】
近年、炭化珪素（ＳｉＣ）の熱的、化学的に非常に安定な性質を利用した半導体素子の研究が盛んに行われている。炭化珪素はシリコンに比べエネルギーギャップＥｇが大きく、例えば４Ｈタイプの結晶ではＥｇ＝３．３ｅＶであることから、電気的な耐圧特性に優れ、電力制御用素子等のパワーデバイスへの応用が期待されている。
【０００４】
ＳｉＣバイポーラトランジスタの一例においては、高濃度Ｎ＋型ＳｉＣ基板上に、Ｎ−型エピタキシャル領域、Ｐ型ベース領域、Ｐ＋型コンタクト領域が順にエピタキシャル成長により積層されている。最上層のＰ＋型コンタクト領域は部分的に除去され、その下層のＰ型ベース領域の一部が露出されている。露出されたＰ型ベース領域の表層にはＮ＋型エミッタ領域が配置されている。Ｎ＋型エミッタ領域とＰ＋型コンタクト領域の表面には、表面や接合表面の保護、安定化の作用をする層間膜が設けられ、該層間膜に開口したコンタクトホールを介してそれぞれエミッタ電極とベース電極が設けられている。また、ＳｉＣ基板の裏面にはコレクタ電極が形成されている。
【０００５】
この高耐圧、大電流用の縦型バイポーラトランジスタの動作としては、ベース電極からエミッタ電極へ少ないベース電流を流すことにより、コレクタ電極からエミッタ電極へ大きなコレクタ電流を流すことができるというもので、特に高比抵抗のＮ−型エピタキシャル領域に多量のキャリアが注入され、伝導度変調が起きて、素子のオン抵抗を小さくできる特長がある。一方でベース電極に電圧を入力しなければベース電流は流れず、コレクタ電極とエミッタ電極との間は電気的に絶縁され、スイッチング機能を示すことになる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の一例のＳｉＣ高耐圧バイポーラトランジスタには以下の課題がある。
コレクタ電極に加えた逆電圧のためにＰ型ベース領域内に空乏層が拡がってＮ＋型エミッタ領域に達する現象をパンチスルーというが、高耐圧を得るためにはパンチスルーを起こしてはならない。そのためにはＰ型ベース領域内に形成される空乏層中の空間電荷濃度を大きくして、空乏層を拡げないようにする必要がある。しかし、空間電荷濃度を大きくしようとすると、Ｐ型ベース領域内のフリーキャリア濃度も大きくなるため、エミッタ注入効率が下がって電流増幅率ｈＦＥが小さくなる。その結果、コレクタ電流の制御に大きなベース電流が必要になる。
即ち、素子の耐圧と電流増幅率ｈＦＥがトレードオフの関係にあるという問題があった。
【０００７】
本発明は、上記のごとき従来技術の問題を解決するためになされたものであり、高い電流増幅率ｈＦＥを有する高耐圧半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明は、半導体基体中に第１導電型コレクタ領域と、該コレクタ領域上に形成される第２導電型ベース領域と、該ベース領域上に形成される第１導電型エミッタ領域とを有し、ベース領域内に空乏層が形成されない時の、ベース領域内のフリーキャリア濃度が、ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいという構成になっている。
【０００９】
【発明の効果】
本発明によれば、高い電流増幅率ｈＦＥを有する高耐圧半導体装置を提供することができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に従って説明する。なお、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。なお、下記実施の形態で用いられる炭化珪素（ＳｉＣ）のポリタイプは４Ｈが代表的であるが、６Ｈ、３Ｃ等その他のポリタイプでも構わない。
また、本発明の実施の形態を、半導体基体として炭化珪素半導体（実施の形態１から５）、またはシリコン半導体（実施の形態６）を用いて説明するが、本発明は他にも例えばＧａＡｓ、Ｇｅ、ダイヤモンド、ＧａＮ等すべての半導体に適用可能である。
また、下記実施の形態では、すべてコレクタ電極を半導体基板裏面に形成し、エミッタ電極を基板表面に配置して電流を素子内部に縦方向に流す構造の炭化珪素半導体装置で説明するが、例えばコレクタ電極をエミッタ電極と同じく基板表面に配置して、電流を横方向に流す構造でもよい。
また、下記実施の形態においては、例えばコレクタ領域２０がＮ型、ベース領域３０がＰ型となるような構成で説明したが、Ｎ型、Ｐ型の組み合わせはこの限りではなく、例えばコレクタ領域２０がＰ型となるような構成にしてもよい。
さらに、本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【００１１】
実施の形態１
図１は本発明による半導体装置の実施の形態１の断面構造を示している。
本実施の形態１は、Ｂ（ほう素）を用いてＰ型ベース領域を形成したＳｉＣ高耐圧バイポーラトランジスタに適用した第１の例を示す。
コレクタ領域となるＮ−型エピタキシャル領域２０がＮ＋型ＳｉＣ基板１０上に積層されている。そして、エピタキシャル領域２０の表層の所定領域にはＰ型ベース領域３０が形成されている。
Ｐ型ベース領域３０は、炭化珪素半導体中に深い準位を形成するＢ（ほう素）を用いて形成されており、室温におけるフリーキャリア濃度は、Ｐ型ベース領域３０に形成される空乏層中の空間電荷濃度より約二桁小さいという特徴を有している。Ｂ（ほう素）は、文献「Ｏ． Ｔａｋｅｍｕｒａ， Ｔ． Ｋｉｍｏｔｏ， Ｈ． Ｍａｔｓｕｎａｍｉ， Ｔ． Ｎａｋａｔａ， Ｍ． Ｗａｔａｎａｂｅ ａｎｄ Ｍ． Ｉｎｏｕｅ， Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ． ２６４−２６８ （１９９８） ｐｐ． ７０１−７０４」によれば、炭化珪素半導体基体中にバレンスバンド端から約０．３ｅＶの位置に不純物準位を形成することがわかっている。
なお、Ｐ型ベース領域３０に伸びる空乏層中の空間電荷濃度は、エピタキシャル領域２０に伸びる空乏層中の空間電荷濃度よりも、約一桁から二桁以上も大きくなるように設計されている。
Ｐ型ベース領域３０の表層の所定領域には、Ｎ＋型エミッタ領域４０とＰ＋型ベースコンタクト領域５０が形成され、Ｎ＋型エミッタ領域４０はエミッタ電極７０に接続されている。また、Ｐ＋型ベースコンタクト領域５０はベース電極８０に接続され、Ｎ＋型ＳｉＣ基板１０の裏面にはコレクタ電極９０が形成されている。なお、６０は層間絶縁膜であり、表面や接合表面の保護、安定化の作用をする。
【００１２】
このように、本実施の形態１では、半導体基体中に少なくとも、Ｎ−型エピタキシャル領域２０から構成されるコレクタ領域と、該コレクタ領域上に形成されるＰ型ベース領域３０と、該Ｐ型ベース領域３０上に形成されるＮ＋型エミッタ領域４０とを有し、Ｐ型ベース領域３０内に空乏層が形成されない時の、Ｐ型ベース領域３０内のフリーキャリア濃度が、Ｐ型ベース領域３０に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいという構成になっている。なお、本実施の形態１のＮ型が特許請求の範囲の第１導電型に、Ｐ型が第２導電型に相当する。また、図１のＮ＋型ＳｉＣ基板１０およびＮ−型エピタキシャル領域２０が半導体基体に、Ｎ−型エピタキシャル領域２０がコレクタ領域に相当する。
このような構成により、従来の半導体装置で問題となっていた、素子の耐圧と電流増幅率ｈＦＥのトレードオフを解決できる。つまり、高い電流増幅率ｈＦＥを得るためには、フリーキャリア濃度が小さい方がよく、また、パンチスルーによる素子耐圧の劣化を起こさないためには、空乏層中の空間電荷濃度は大きい方がよい。本半導体装置では、従来の半導体装置の構成とは大きく異なり、ベース領域内でフリーキャリア濃度と空間電荷濃度に差があり、しかもフリーキャリア濃度の方が空間電荷濃度よりも小さいという特徴を有する。その結果、本実施の形態１によれば、電流増幅率ｈＦＥが大きくかつパンチスルーの起こらない低抵抗／高耐圧の高速スイッチング素子を実現できる。
【００１３】
また、Ｐ型ベース領域３０内において、フリーキャリア濃度が空間電荷濃度よりも一桁以上小さくなっている。これにより、素子耐圧と電流増幅率ｈＦＥのトレードオフを改善した炭化珪素半導体装置が一般的な製造プロセスで容易に実現できる。
【００１４】
さらに、半導体基体として炭化珪素半導体を用いることで、シリコン半導体に比べ、高耐圧性、高キャリア移動度、高飽和ドリフト速度を容易に確保することができる。このため、高速スイッチング素子や大電力用素子に用いることができる。
【００１５】
次に、本実施の形態１における炭化珪素半導体装置の製造方法の一例を、図２（ａ）〜（ｅ）の断面図を用いて説明する。
まず、図２（ａ）の工程においては、Ｎ＋型ＳｉＣ基板１０の上にコレクタ領域となる例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣエピタキシャル領域２０が形成されている。
【００１６】
図２（ｂ）の工程においては、マスク材１２０を用いて、例えば１００〜１０００℃の高温でほう素イオン１３０を１０ｋｅＶ〜３ＭｅＶの加速電圧で多段注入し、Ｐ型ベース領域３０を形成する。総ドーズ量は例えば１０１２〜１０１６ｃｍ−２である。
【００１７】
図２（ｃ）の工程においては、マスク材１２１を用いて、例えば１００〜１０００℃の高温で燐イオン１３１を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｎ＋型エミッタ領域４０を形成する。総ドーズ量は例えば１０１４〜１０１６ｃｍ−２である。もちろんＮ型不純物としては燐の他に窒素、砒素などを用いてもよい。
【００１８】
図２（ｄ）の工程においては、マスク材１２２を用いて、例えば１００〜１０００℃の高温でアルミニウムイオン１３２を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｐ＋型ベースコンタクト領域５０を形成する。総ドーズ量は例えば１０１４〜１０１６ｃｍ−２である。
なお、Ｐ＋型ベースコンタクト領域５０を形成する不純物としては、炭化珪素半導体中に浅い準位を形成するＰ型不純物が望ましく、本実施の形態１ではアルミニウムを用いた。アルミニウムは、文献「Ｏ． Ｔａｋｅｍｕｒａ， Ｔ． Ｋｉｍｏｔｏ， Ｈ． Ｍａｔｓｕｎａｍｉ， Ｔ． Ｎａｋａｔａ， Ｍ． Ｗａｔａｎａｂｅ ａｎｄ Ｍ． Ｉｎｏｕｅ， Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ． ２６４−２６８ （１９９８） ｐｐ． ７０１−７０４」によれば、炭化珪素半導体基体中にバレンスバンド端から約０．２ｅＶの位置に不純物準位を形成することがわかっている。
また、各領域を形成するイオン注入を行う順番についてはこの限りではなく、例えばＮ＋型エミッタ領域４０を形成するための燐イオン注入を最初に行っても構わない。
【００１９】
図２（ｅ）の工程においては、例えば１０００〜１８００℃での熱処理を行い、イオン注入した不純物を炭化珪素半導体中の格子位置に置換させる。
その後は特に図示しないが、層間膜６０としてＣＶＤ酸化膜を堆積し、Ｎ＋型エミッタ領域４０及びＰ＋型ベースコンタクト領域５０上にコンタクトホールを開孔して、それぞれエミッタ電極７０、ベース電極８０を形成する。また、Ｎ＋基板１０の裏面にコレクタ電極９０として金属膜を蒸着し、例えば６００〜１４００℃で熱処理してオーミック電極として、図１に示す実施の形態１の炭化珪素半導体装置が完成する。
【００２０】
本実施の形態１の炭化珪素半導体装置は、エミッタ電極７０を接地し、コレクタ電極９０に正の電圧Ｖｃを印加して使用する。
ベース電極８０に電圧が印加されない時には、素子の特性はＰ型ベース領域３０とＮ−型ＳｉＣエピタキシャル領域２０とのＰＮダイオードの逆方向バイアス特性となる。
この時エピタキシャル領域２０側にはコレクタ電圧Ｖｃに応じて空乏層が伸びるが、Ｐ型ベース領域３０側にはほとんど空乏層が伸びない。それは、前述したようにＰ型ベース領域３０に伸びる空乏層中の空間電荷濃度が、エピタキシャル領域２０に伸びる空乏層中の空間電荷濃度よりも、約一桁から二桁以上も大きくなるように設計されているためである。Ｐ型ベース領域３０に伸びる空乏層については後でさらに詳しく説明する。
それゆえ、Ｐ型ベース領域３０内に伸びる空乏層がＮ＋エミッタ領域４０に達する、所謂パンチスルー現象が先に起こるということはなく、コレクタ電圧Ｖｃが降伏電圧Ｖｂになって初めてコレクタ電極９０からエミッタ電極７０へと急激に電流が流れ始める。
一方で、コレクタ−エミッタ間に電圧を印加した状態でベース電極８０に正電圧を印加すると、ベース電極８０からＰ型ベース領域３０へと正孔が注入される（ベース電流が流れ始める）。それと同時に、Ｎ＋型エミッタ領域４０からＰ型ベース領域３０へと電子が大量に移動してくる。
ここで、Ｐ型ベース領域３０内のフリーキャリア濃度が大きいと、Ｐ型ベース領域３０からエミッタ領域４０に過剰正孔が注入されるため、エミッタ注入効率が小さくなる。さらにＰ型ベース領域３０内のフリーキャリア濃度が大きいと、多くの電子がＰ型ベース領域３０中で正孔と結びつき、エピタキシャル領域２０まで達する電子が少なくなる。
ところが、本半導体装置では、前述したようにＰ型ベース領域３０がＢ（ほう素）を用いて形成されており、室温におけるフリーキャリア濃度は、Ｐ型ベース領域３０に形成される空乏層中の空間電荷濃度より約二桁小さいという特徴を有している。このため、Ｐ型ベース領域３０に形成される空乏層中の空間電荷濃度をパンチスルーが起こらないように大きくしても、そのフリーキャリア濃度は室温で空乏層中の空間電荷濃度よりも約二桁も小さいのである。
その結果、Ｐ型ベース領域３０からエミッタ領域４０へと注入される正孔は少なく、エミッタ注入効率が大きなり、また、Ｐ型ベース領域３０へと移動した電子はほとんどがＮ−型エピタキシャル領域２０に達する。
その後、これらの電子は、コレクタ電圧による電界でエピタキシャル領域２０に吸収され、コレクタ電極９０を経てコレクタ電流となる。
このように、本発明による炭化珪素半導体装置は、コレクタ電圧Ｖｃを降伏電圧Ｖｂ以下に保ち、この状態にてベース電極８０に印加する電圧を変えることにより、コレクタ電極９０とエミッタ電極７０との間の電流制御を行うものであり、炭化珪素半導体中に深い準位を形成するＢ（ほう素）を用いてＰ型ベース領域３０を形成し、素子耐圧と電流増幅率ｈＦＥのトレードオフを改善した、低抵抗／高耐圧の高速スイッチング素子を簡素な構成で提供できるものである。
この実施の形態１の炭化珪素半導体装置を我々が試作した結果、電流増幅率ｈＦＥは最大で約４５０と非常に大きな値であった。また、素子耐圧も約４５０Ｖが得られた。
【００２１】
上記のように、本実施の形態１の製造方法は、前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、第２導電型、ここではｐ型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物を用いて、半導体基体中にＰ型ベース領域３０を形成する工程を少なくとも含む。この構成により、第１の不純物を用いてＰ型ベース領域３０を形成できるから、電流増幅率ｈＦＥが高くかつパンチスルーの起こらない低抵抗／高耐圧の高速スイッチング素子を、一般的な製造プロセスで実現できる。
【００２２】
特に、第１の不純物を用いて形成したＰ型ベース領域３０では、フリーキャリア濃度が、Ｐ型ベース領域３０の空乏層中の空間電荷よりも小さくなることが実験でわかっている。第１の不純物として、高温（例えば３００℃）でもキャリアを放出しないほど深い準位を形成する不純物を用いると、その温度でもエミッタ注入効率が大きいから、高い電流増幅率ｈＦＥを維持することが可能である。
【００２３】
また、半導体基体として炭化珪素半導体を用いることで、シリコン半導体に比べ、高耐圧性、高キャリア移動度、高飽和ドリフト速度を容易に確保することができる。このため、高速スイッチング素子や大電力用素子に用いることができる。
【００２４】
また、前記第１の不純物とは、炭化珪素半導体中に、バンドギャップ端から２５０ｍｅＶよりも離れた位置に不純物準位を形成する不純物である。そのような条件では、空間電荷濃度に対して室温でのフリーキャリア濃度が確実に１／１０以下となることが計算でわかっている。そのため、この条件を用いると、素子の耐圧と電流増幅率ｈＦＥのトレードオフを改善した炭化珪素半導体装置の製造設計が容易となる。
【００２５】
また、第１の不純物として、一般的な半導体不純物であるＢ（ほう素）を用いることができるため、製造工程が容易である。また、実際に第１の不純物としてＢ（ほう素）を用いると、フリーキャリア濃度を空間電荷濃度よりも約二桁小さくでき、炭化珪素半導体装置の素子耐圧と電流増幅率ｈＦＥのトレードオフ改善に非常に有効であることが実験でわかっている。
【００２６】
ここで本実施の形態１における素子耐圧と電流増幅率ｈＦＥのトレードオフの改善について、さらに詳しく説明する。
まず、深い準位を形成する不純物準位を用いて形成した不純物領域における、空乏層中の空間電荷濃度とフリーキャリア濃度について詳しく説明する。
今、Ｐ型ベース領域３０に形成される空乏層中の空間電荷濃度をＮＡとすると、Ｐ型ベース領域３０中の室温におけるフリーキャリア濃度ＮＡ−は以下の式（１）で求められる。
【００２７】
ＮＡ− ＝ＮＡ ［１＋ｇ・ｅｘｐ ｛ｑ（ＥＡ−ＥＦｐ）／ｋＴ｝］−１ …（１）
ここでＥＦｐはＰ型ベース領域３０中のフェルミ準位、ＥＡは不純物準位を表し、ｇはｄｅｇｅｎｅｒａｃｙ ｆａｃｔｏｒ でＰ型では“＝４”とした。ｋはボルツマン定数、Ｔは絶対温度である。
本炭化珪素半導体装置では、炭化珪素半導体基体中に深い準位（バレンスバンド端から約０．３ｅＶの位置）を形成するＢ（ほう素）を用いてＰ型ベース領域３０を形成した。このようなＰ型ベース領域３０では、例えば空乏層中の空間電荷濃度ＮＡが５×１０１７ｃｍ−３の時、（１）式より 室温でのフリーキャリア濃度ＮＡ−は６×１０１５ｃｍ−３となり、フリーキャリア濃度ＮＡ−は空間電荷濃度ＮＡよりも約二桁も小さくなる。
また、我々が実際に実験を行った結果でも、炭化珪素半導体中にＢ（ほう素）で形成したＰ型領域の、空乏層中の空間電荷濃度が約５×１０１７ｃｍ−３の時、Ｈａｌｌ効果測定でフリーキャリア濃度を求めると、約２×１０１５ｃｍ−３であった。
このように、深い不純物準位を形成する不純物を用いて不純物領域を形成すると、領域内のフリーキャリア濃度は空乏層中の空間電荷濃度よりもずっと小さくなり、特に炭化珪素半導体においてＢ（ほう素）を用いて不純物領域を形成すると、フリーキャリア濃度を空間電荷濃度よりも約二桁小さくできることが計算と実験から明らかである。そして、本半導体装置は、この現象を応用することで、半導体装置における素子耐圧と電流増幅率ｈＦＥのトレードオフを改善するものである。
【００２８】
次に本半導体装置が、パンチスルーの起こらない高耐圧素子であることについて説明する。例えばＰ型ベース領域３０に伸びる空乏層中の空間電荷濃度を、ＮＡ＝５×１０１７ｃｍ−３とする。そして、例えばエピタキシャル領域２０の空乏層中の空間電荷濃度ＮＤを、ＮＡよりも約二桁小さい５×１０１５ｃｍ−３であるとする。
【００２９】
この時、エピタキシャル領域２０とＰ型ベース領域３０の接合に電界を印加し、エピタキシャル領域２０側に伸張する空乏層幅をＷＤ、Ｐ型ベース領域３０側に伸張する空乏層幅をＷＡとすると、ＮＤ、ＮＡ、ＷＤ、ＷＡには次式（２）に示すような関係があるから、
ＮＡ／ＮＤ＝ＷＤ／ＷＡ …（２）
ＷＡはＷＤの１／１００となり、およそエピタキシャル領域２０側に伸張する空乏層幅の１／１００しか、Ｐ型ベース領域３０側には空乏層が伸張しないことがわかる。その結果、本実施の形態１では、Ｐ型ベース領域３０に伸張する空乏層がエミッタ領域４０に達するパンチスルーが起こることなく、素子の耐圧はＰ型ベース領域３０とＮ−型エピタキシャル領域２０とのＰＮダイオードの逆方向特性で決まるから、素子耐圧が高い。
【００３０】
最後に、本半導体装置がこのようなパンチスルーの起こらない高耐圧素子でありながら、高い電流増幅率ｈＦＥを実現できることについて説明する。
本実施の形態１のようなバイポーラトランジスタにおいて、高い電流増幅率ｈＦＥを得るためには、Ｐ型ベース領域３０のフリーキャリア濃度をなるべく小さくすることが必要である。なぜなら、フリーキャリア濃度が小さければ、エミッタ注入効率が大きくなり、また、Ｐ型ベース領域での電子の再結合が起こりにくくなるからである。
本実施の形態では、Ｐ型ベース領域３０に形成される空乏層中の空間電荷濃度ＮＡをパンチスルーが起こらないように５×１０１７ｃｍ−３と大きくしても、そのフリーキャリア濃度ＮＡ−は（１）式より室温で６×１０１５ｃｍ−３と求められ、約二桁も小さいのである。そのため、本炭化珪素半導体装置は、エミッタ注入効率が大きく、またＰ型ベース領域での電子の再結合が起こりにくいから、高い電流増幅率ｈＦＥが得られる。実際、我々が実験結果で示したように、例えば電流増幅率ｈＦＥは最大で約４５０と非常に大きな値を得ることができた。
また、我々が試作した炭化珪素バイポーラトランジスタの電流増幅率ｈＦＥの温度特性を測定したところ、室温でｈＦＥ＝４５０が、例えば５０℃でｈＦＥ＝１４０、１００℃でｈＦＥ＝４０というように、温度が上昇するとｈＦＥが小さくなる傾向を示した。これは温度が上昇することでフリーキャリア濃度が大きくなり、エミッタ注入効率が小さくなるとともにＰ型ベース領域での電子の再結合が増えるためである。そしてこのことは、本実施の形態におけるバイポーラトランジスタが熱的に安定であるという特長を示している。
【００３１】
次に、Ｐ型ベース領域３０のフリーキャリア濃度が、Ｐ型ベース領域３０の空乏層中の空間電荷濃度よりも一桁以上小さいと、素子耐圧と電流増幅率ｈＦＥのトレードオフを改善した炭化珪素半導体装置が、一般的な製造プロセスで容易に実現できることについて説明する。
本実施の形態１のような構造の半導体装置では、プロセス上の制約から、ベース長（ここではエピタキシャル領域２０とＰ型ベース領域３０の接合界面からエミッタ領域４０までのＰ型ベース領域内の距離）は通常１μｍ程度に設計される。これより小さく作製しようとすると、例えば拡散やイオン注入、エピタキシャル成長において高度なプロセス制御が必要となる。
また、エピタキシャル領域２０の空乏層中の空間電荷濃度ＮＤは、電流増幅率ｈＦＥや伝導度変調を考慮し、通常１×１０１５ｃｍ−３オーダーで設計される。
高耐圧素子を作製するためには、Ｐ型ベース領域３０とエピタキシャル領域２０の接合に電界が印加されたとき、パンチスルーが起こるまでにエピタキシャル領域２０に例えばＷＤ＝１０μｍと、十分に空乏層を伸張しなくてはならない。そのためには、式（２）にＷＡ＝１μｍを入れて、例えばＰ型ベース領域３０内の空乏層中の空間電荷濃度ＮＡが、エピタキシャル領域２０の空乏層中の空間電荷濃度ＮＤよりも一桁大きい１×１０１６ｃｍ−３オーダーである必要がある。
一方、大きいエミッタ注入効率を得るためには、Ｐ型ベース領域３０のフリーキャリア濃度ＮＡ−は、Ｐ型ベース領域３０内の空乏層中の空間電荷濃度ＮＡよりも約一桁小さい１×１０１５ｃｍ−３オーダーであることが求められる。
ということは逆に、フリーキャリア濃度が空間電荷濃度よりも一桁以上小さくなるような条件であれば、例えばベース長１μｍでエピタキシャル領域２０に空乏層を１０μｍ伸張でき、かつエミッタ注入効率の大きな高い電流増幅率ｈＦＥを有する炭化珪素半導体装置を作製できるのである。
【００３２】
そして、式（１）より、炭化珪素半導体中で不純物準位がバンドギャップ端から２５０ｍｅＶよりも離れた位置に形成されると、空乏層中の空間電荷濃度に対して室温でのフリーキャリア濃度を一桁以上小さくできる。
なお、本実施の形態１では用いなかったが、炭化珪素半導体中で不純物準位がバンドギャップ端から２５０ｍｅＶよりも離れた位置に形成される不純物としては、Ｂ（ほう素）の他にＧａ（ガリウム）、Ｉｎ（インジウム）、Ｔｌ（タリウム）等を用いることもできる。
また、図１の実施の形態１では、Ｐ型ベース領域３０の表層にＮ＋型エミッタ領域４０とＰ＋型ベースコンタクト領域５０を形成する高耐圧用のバイポーラトランジスタの例を示したが、Ｐ型ベース領域３０に対してベース電極８０が直にオーミック電極となる場合には、Ｐ＋型ベースコンタクト領域５０は無くともよい。
【００３３】
実施の形態２
図３は本発明による炭化珪素半導体装置の実施の形態２の断面構造を示している。
本実施の形態２は、Ｂ（ほう素）を用いてＰ型ベース領域を形成したＳｉＣ高耐圧バイポーラトランジスタに適用した第２の例を示す。
コレクタ領域となるＮ−型エピタキシャル領域２０がＮ＋型ＳｉＣ基板１０上に積層されている。そして、エピタキシャル領域２０上にはＰ型ベース領域３１がエピタキシャル成長により形成されている。
Ｐ型ベース領域３１の表層の所定領域には、Ｎ＋型エミッタ領域４０とＰ＋型ベースコンタクト領域５０が形成され、Ｎ＋型エミッタ領域４０はエミッタ電極７０に接続されている。また、Ｐ＋型ベースコンタクト領域５０はベース電極８０に接続され、Ｎ＋型ＳｉＣ基板１０の裏面にはコレクタ電極９０が形成されている。なお、６０は層間絶縁膜であり、表面や接合表面の保護、安定化の作用をする。
【００３４】
図１に示した実施の形態１と本実施の形態２との相違は、Ｐ型ベース領域３１を所望の不純物をイオン注入して形成するのではなく、所望の不純物をドーパントとするエピタキシャル成長によって形成している点である。そのため、Ｐ型ベース領域３１、およびＰ型ベース領域３１とエピタキシャル領域２０との接合界面に存在する結晶欠陥が極めて少ないから、本実施の形態２では、実施の形態１記載の効果に加え、素子耐圧及び電流増幅率ｈＦＥがより向上するという効果が得られる。
【００３５】
次に、本実施の形態２における炭化珪素半導体装置の製造方法の一例を、図４（ａ）〜（ｅ）の断面図を用いて説明する。
まず、図４（ａ）の工程においては、Ｎ＋型ＳｉＣ基板１０の上にコレクタ領域となる例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣエピタキシャル領域２０が形成されている。
【００３６】
図４（ｂ）の工程においては、Ｎ−型ＳｉＣエピタキシャル領域２０の上に例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが０．１〜１０μｍのＰ型ベース領域３１をエピタキシャル成長により形成する。この時、原料ガスとしては例えばＳｉＨ４とＣ３Ｈ８を、成長中のドーピングガスとしては例えばＢ２Ｈ６を用いればよい。
なお、炭化珪素半導体中に深い準位を形成する不純物としては、Ｂ（ほう素）の他にＧａ（ガリウム）、Ｉｎ（インジウム）、Ｔｌ（タリウム）等を用いることもできるから、これらをエピタキシャル成長層に導入できるようなドーピングガスを用いてエピタキシャル成長を行ってもよい。
【００３７】
図４（ｃ）の工程においては、マスク材１２１を用いて、例えば１００〜１０００℃の高温で燐イオン１３１を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｎ＋型エミッタ領域４０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。もちろん、Ｎ型不純物としては燐の他に窒素、砒素などを用いてもよい。
【００３８】
図４（ｄ）の工程においては、マスク材１２２を用いて、例えば１００〜１０００℃の高温でアルミニウムイオン１３２を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｐ＋型ベースコンタクト領域５０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。
なお、Ｐ＋型ベースコンタクト領域５０を形成する不純物としては、炭化珪素半導体中に浅い準位を形成するＰ型不純物が望ましく、本実施の形態２ではアルミニウムを用いた。
また、各領域を形成するイオン注入を行う順番についてはこの限りではなく、例えばＰ＋型ベースコンタクト領域５０を形成するためのアルミニウムイオン注入を最初に行っても構わない。
【００３９】
図４（ｅ）の工程においては、例えば１０００〜１８００℃での熱処理を行い、イオン注入した不純物を炭化珪素半導体中の格子位置に置換させる。
その後は特に図示しないが、層間膜６０としてＣＶＤ酸化膜を堆積し、Ｎ＋型エミッタ領域４０及びＰ＋型ベースコンタクト領域５０上にコンタクトホールを開孔して、それぞれエミッタ電極７０、ベース電極８０を形成する。また、Ｎ＋基板１０の裏面にコレクタ電極９０として金属膜を蒸着し、例えば６００〜１４００℃で熱処理してオーミック電極として、図３に示す実施の形態２の炭化珪素半導体装置が完成する。
【００４０】
上記のように、本実施の形態２の製造方法では、Ｐ型ベース領域３１を、例えばＢ（ほう素）をドーパントとする半導体エピタキシャル成長によって形成する。従って、ベース領域とコレクタ領域の接合界面を半導体エピタキシャル成長により形成できるから、ベース領域、およびベース領域とコレクタ領域との接合界面に存在する結晶欠陥が極めて少なくできる。このため、半導体装置に対し、電流増幅率ｈＦＥと素子耐圧をより向上させることができる。
【００４１】
実施の形態３
図５は本発明による炭化珪素半導体装置の実施の形態３の断面構造を示している。
本実施の形態３は、Ｂ（ほう素）とＡｌ（アルミニウム）を用いてＰ型ベース領域を形成したＳｉＣ高耐圧バイポーラトランジスタに適用した例を示す。
コレクタ領域となるＮ−型エピタキシャル領域２０がＮ＋型ＳｉＣ基板１０上に積層されている。そして、エピタキシャル領域２０上にはＰ型ベース領域３２がエピタキシャル成長により形成されている。
このＰ型ベース領域３２は、深い準位を形成する不純物（本例ではほう素）を用いてエピタキシャル成長で形成したＰ型ベース領域３２の全域に、浅い準位を形成する不純物（本例ではアルミニウム）をイオン注入で導入している。
【００４２】
Ｐ型ベース領域３２の表層の所定領域には、Ｎ＋型エミッタ領域４０とＰ＋型ベースコンタクト領域５０が形成され、Ｎ＋型エミッタ領域４０はエミッタ電極７０に接続されている。また、Ｐ＋型ベースコンタクト領域５０はベース電極８０に接続され、Ｎ＋型ＳｉＣ基板１０の裏面にはコレクタ電極９０が形成されている。なお、６０は層間絶縁膜であり、表面や接合表面の保護、安定化の作用をする。
【００４３】
図３に示した実施の形態２と本実施の形態３との相違は、深い準位を形成する不純物（本例ではほう素）を用いてエピタキシャル成長で形成したＰ型ベース領域３２の全域に、浅い準位を形成する不純物（本例ではアルミニウム）をイオン注入で導入している点である。
実施の形態２では、用いた不純物が形成する不純物準位の深さによって、Ｐ型ベース領域３１におけるフリーキャリア濃度と、Ｐ型ベース領域３１における空乏層中の空間電荷濃度の設計が制限される。つまり空間電荷濃度が決まるとフリーキャリア濃度も決まってしまう。
しかし、本例のように、深い準位を形成する不純物と、浅い準位を形成する不純物の、少なくとも２つの不純物を用いてＰ型ベース領域３２を形成することで、深い不純物準位を形成する不純物を用いてＰ型ベース領域３２の空乏層中の空間電荷濃度を設計し、また、浅い不純物準位を形成する不純物を用いてフリーキャリア濃度を設計することが可能である。つまり、空間電荷濃度とフリーキャリア濃度を別々に設計できる。このため、実施の形態２に比べて素子耐圧と電流増幅率のトレードオフをより改善することができる。
また、特に深い不純物準位を形成する不純物として、高温（例えば３００℃）でもキャリアを放出しないほど深い準位、例えばバレンスバンド端から０．７ｅＶ、を形成する不純物を用いると、その温度でもエミッタ注入効率が大きいから、高い電流増幅率ｈＦＥを維持することができる。
【００４４】
次に、本実施の形態３における炭化珪素半導体装置の製造方法の一例を、図６（ａ）〜（ｆ）の断面図を用いて説明する。
まず、図６（ａ）の工程においては、Ｎ＋型ＳｉＣ基板１０の上にコレクタ領域となる例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣエピタキシャル領域２０が形成されている。
【００４５】
図６（ｂ）の工程においては、Ｎ−型ＳｉＣエピタキシャル領域２０の上に例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが０．１〜１０μｍのＰ型ベース領域３２をエピタキシャル成長により形成する。この時、原料ガスとしては例えばＳｉＨ４とＣ３Ｈ８を、成長中のドーピングガスとしては例えばＢ２Ｈ６を用いればよい。
なお、炭化珪素半導体中に深い準位を形成する不純物としては、Ｂ（ほう素）の他にＧａ（ガリウム）、Ｉｎ（インジウム）、Ｔｌ（タリウム）等を用いることもできるから、これらをエピタキシャル成長層に導入できるようなドーピングガスを用いてエピタキシャル成長を行ってもよい。
【００４６】
図６（ｃ）の工程においては、エピタキシャル成長により形成したＰ型ベース領域３２中に、例えば１００〜１０００℃の高温でアルミニウムイオン１３３を１０ｋｅＶ〜３ＭｅＶの加速電圧で多段注入する。総ドーズ量は例えば１×１０１０〜１×１０１３ｃｍ−２である。
【００４７】
図６（ｄ）の工程においては、マスク材１２１を用いて、例えば１００〜１０００℃の高温で燐イオン１３１を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｎ＋型エミッタ領域４０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。もちろんＮ型不純物としては燐の他に窒素、砒素などを用いてもよい。
【００４８】
図６（ｅ）の工程においては、マスク材１２２を用いて、例えば１００〜１０００℃の高温でアルミニウムイオン１３２を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｐ＋型ベースコンタクト領域５０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。
なお、Ｐ＋型ベースコンタクト領域５０を形成する不純物としては、炭化珪素半導体中に浅い準位を形成するＰ型不純物が望ましく、本実施の形態３ではアルミニウムを用いた。
また、各領域を形成するイオン注入を行う順番についてはこの限りではなく、例えばＰ＋型ベースコンタクト領域５０を形成するためのアルミニウムイオン注入を最初に行っても構わない。
【００４９】
図６（ｆ）の工程においては、例えば１０００〜１８００℃での熱処理を行い、イオン注入した不純物を炭化珪素半導体中の格子位置に置換させる。
その後は特に図示しないが、層間膜６０としてＣＶＤ酸化膜を堆積し、Ｎ＋型エミッタ領域４０及びＰ＋型ベースコンタクト領域５０上にコンタクトホールを開孔して、それぞれエミッタ電極７０、ベース電極８０を形成する。また、Ｎ＋基板１０の裏面にコレクタ電極９０として金属膜を蒸着し、例えば６００〜１４００℃で熱処理してオーミック電極として、図５に示す実施の形態３の炭化珪素半導体装置が完成する。
なお、本実施の形態３では、Ｐ型ベース領域３２を、深い準位の不純物を用いてエピタキシャル成長により形成し、そのＰ型ベース領域３２中に浅い準位の不純物をイオン注入する例で説明したが、深い準位の不純物および浅い準位の不純物を両方ともイオン注入することで、Ｐ型ベース領域を形成してもよい。
【００５０】
上記のように、本実施の形態３の製造方法では、前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、第２導電型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物と、該第１の不純物よりもバンドギャップ端から浅い深さの不純物準位を形成する第２導電型の第２の不純物との、少なくとも２つ以上の不純物を用いて、半導体基体中にＰ型ベース領域３２を形成する工程を少なくとも含む。これにより、第１の不純物を用いてベース領域の空間電荷濃度を設計し、また、第２の不純物を用いてベース領域のフリーキャリア濃度を設計することが可能である。そのため、実施の形態１の製造方法では、空間電荷濃度が決まると、第１の不純物が形成する不純物準位の深さによってフリーキャリア濃度も決まっていたが、本製造方法を用いれば、フリーキャリア濃度と空間電荷濃度を別々に設計できる。このため、実施の形態１の半導体装置に比べて、素子耐圧と電流増幅率のトレードオフをより改善することができる。
【００５１】
また、本実施の形態３では、炭化珪素半導体中でバンドギャップ端から２５０ｍｅＶよりも近い位置に第２の不純物の不純物準位を形成できる。このような不純物を用いると、フリーキャリア濃度と空間電荷濃度の差が小さいため、少量の不純物量で所望のフリーキャリアが得られるから、実施の形態１の炭化珪素半導体装置に比べてフリーキャリア濃度の設計が容易となる。
【００５２】
さらに、本実施の形態３によれば、一般的な半導体不純物であるＡｌ（アルミニウム）を用いることができるため、製造工程が容易である。また、実際、Ａｌが炭化珪素半導体中に形成する不純物準位はバレンスバンド端から約０．２ｅＶであり、フリーキャリア濃度と空間電荷濃度の差が小さいため、少量の不純物量で所望のフリーキャリアが得られるから、フリーキャリア濃度の設計が容易である。
【００５３】
実施の形態４
図７は本発明による炭化珪素半導体装置の実施の形態４の断面構造を示している。
実施の形態４は、パンチスルーストップ層を有するＳｉＣ高耐圧バイポーラトランジスタに適用した例を示す。
コレクタ領域となるＮ−型エピタキシャル領域２０がＮ＋型ＳｉＣ基板１０上に積層される。そして、エピタキシャル領域２０の表層の所定領域にはＰ型ベース領域３３が形成されている。このＰ型ベース領域３３は、炭化珪素半導体中に浅い準位を形成するＡｌ（アルミニウム）を用いて形成されている。
Ｐ型ベース領域３３の表層の所定領域には、Ｎ＋型エミッタ領域４０とＰ＋型ベースコンタクト領域５０が形成され、Ｎ＋型エミッタ領域４０の下部にはＰ型パンチスルーストップ領域１００が形成される。このＰ型パンチスルーストップ領域１００は、炭化珪素半導体中に深い準位を形成するＢ（ほう素）を用いて形成されており、室温におけるフリーキャリア濃度は、Ｐ型パンチスルーストップ領域１００に形成される空乏層中の空間電荷濃度より約二桁小さいという特徴を有している。
さらに、Ｐ型パンチスルーストップ領域１００に伸びる空乏層中の空間電荷濃度は、エピタキシャル領域２０に伸びる空乏層中の空間電荷濃度よりも、約一桁から二桁以上も大きくなるように設計されている。
Ｎ＋型エミッタ領域４０はエミッタ電極７０に接続されている。また、Ｐ＋型ベースコンタクト領域５０はベース電極８０に接続され、Ｎ＋型ＳｉＣ基板１０の裏面にはコレクタ電極９０が形成されている。なお、６０は層間絶縁膜であり、表面や接合表面の保護、安定化の作用をする。
【００５４】
図１に示した実施の形態１と本実施の形態４との相違は、Ｎ＋型エミッタ領域４０下部のＰ型ベース領域３３内に、Ｐ型パンチスルーストップ領域１００を形成している点である。また、Ｐ型ベース領域３３が、炭化珪素半導体中に浅い準位を形成する不純物、例えばアルミニウム、をイオン注入することで形成されている点である。
ここで、Ｐ型ベース領域３３に伸びる空乏層中の空間電荷濃度は、Ｐ型パンチスルーストップ領域１００に伸びる空乏層中の空間電荷濃度よりも小さくなるように形成される。このような構造にすると、Ｐ型パンチスルーストップ領域１００とエミッタ領域４０間でパンチスルーが起こるのを避けられるのはもちろん、Ｐ型パンチスルーストップ領域１００に伸びる空乏層中の空間電荷濃度を高くしても、Ｐ型パンチスルーストップ領域１００の角部への電界集中を、Ｐ型ベース領域３３に伸張する空乏層により緩和できる。このため、実施の形態１ではＰ型ベース領域３０に伸びる空乏層中の空間電荷濃度を高くすると、Ｐ型ベース領域３０の角部へ電界が集中して素子が低耐圧となってしまうが、本実施の形態４ではその問題を解決できるため、より高耐圧の半導体装置を作製できる。
【００５５】
このように、本実施の形態４では、半導体基体中に少なくとも、Ｎ−型エピタキシャル領域２０から構成されるコレクタ領域と、該コレクタ領域上に形成されるＰ型ベース領域３３と、該Ｐ型ベース領域３３上に形成されるＮ＋型エミッタ領域４０と、Ｎ＋型エミッタ領域４０下部のＰ型ベース領域３３内に形成されるＰ型パンチスルーストップ領域１００とを有し、Ｐ型パンチスルーストップ領域１００内に空乏層が形成されない時の、Ｐ型パンチスルーストップ領域１００内のフリーキャリア濃度が、Ｐ型パンチスルーストップ領域１００に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいという構成になっている。このように、本実施の形態４では、Ｎ＋型エミッタ領域４０下にＰ型パンチスルーストップ領域１００を形成でき、この領域の空間電荷濃度を大きくすることで、パンチスルーを防ぐことができるから、実施の形態１の半導体装置に対して、ベース領域の空間電荷濃度を小さくできる。
【００５６】
また、Ｐ型ベース領域３３の空間電荷濃度は、Ｐ型パンチスルーストップ領域１００の空間電荷濃度よりも小さくなっている。このように、ベース領域の空間電荷濃度を小さくしたことで、Ｐ型パンチスルーストップ領域１００の角部への電界集中を、ベース領域に伸張する空乏層により緩和できるから、より高耐圧の半導体装置を作製できる。
【００５７】
また、Ｐ型パンチスルーストップ領域１００内において、前記フリーキャリア濃度が前記空間電荷濃度よりも一桁以上小さくなっている。これにより、素子耐圧と電流増幅率ｈＦＥのトレードオフを改善した炭化珪素半導体装置が一般的な製造プロセスで容易に実現できる。
【００５８】
次に、本実施の形態４における炭化珪素半導体装置の製造方法の一例を、図８（ａ）〜（ｆ）の断面図を用いて説明する。
まず、図８（ａ）の工程においては、Ｎ＋型ＳｉＣ基板１０の上にコレクタ領域となる例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣエピタキシャル領域２０が形成されている。
【００５９】
図８（ｂ）の工程においては、マスク材１２０を用いて、例えば１００〜１０００℃の高温でアルミニウムイオン１３４を１０ｋｅＶ〜３ＭｅＶの加速電圧で多段注入し、Ｐ型ベース領域３３を形成する。総ドーズ量は例えば１×１０１２〜１×１０１５ｃｍ−２である。
なお、Ｐ型ベース領域３３をイオン注入により形成する際の不純物としては、炭化珪素半導体中に浅い準位を形成するＰ型不純物が望ましく、本実施の形態ではアルミニウムを用いた。もちろんＢ（ほう素）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｔｌ（タリウム）等を用いてもよい。
【００６０】
図８（ｃ）の工程においては、マスク材１２１を用いて、例えば１００〜１０００℃の高温でほう素イオン１３０を１０ｋｅＶ〜３ＭｅＶの加速電圧で多段注入し、Ｐ型パンチスルーストップ領域１００を形成する。総ドーズ量は例えば１×１０１２〜１×１０１６ｃｍ−２である。
なお、Ｂ（ほう素）の他にＧａ（ガリウム）、Ｉｎ（インジウム）、Ｔｌ（タリウム）等をイオン注入してＰ型パンチスルーストップ領域１００を形成してもよい。
【００６１】
図８（ｄ）の工程においては、同じくマスク材１２１を用いて、例えば１００〜１０００℃の高温で燐イオン１３１を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｎ＋型エミッタ領域４０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。もちろん、Ｎ型不純物としては燐の他に窒素、砒素などを用いてもよい。
【００６２】
図８（ｅ）の工程においては、マスク材１２２を用いて、例えば１００〜１０００℃の高温でアルミニウムイオン１３２を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｐ＋型ベースコンタクト領域５０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。
なお、Ｐ＋型ベースコンタクト領域５０を形成する不純物としては、炭化珪素半導体中に浅い準位を形成するＰ型不純物が望ましく、本実施の形態ではアルミニウムを用いた。
また、各領域を形成するイオン注入を行う順番についてはこの限りではなく、例えばＰ＋型ベースコンタクト領域５０を形成するためのアルミニウムイオン注入を最初に行っても構わない。
【００６３】
図８（ｆ）の工程においては、例えば１０００〜１８００℃での熱処理を行い、イオン注入した不純物を炭化珪素半導体中の格子位置に置換させる。
その後は特に図示しないが、層間膜６０としてＣＶＤ酸化膜を堆積し、Ｎ＋型エミッタ領域４０及びＰ＋型ベースコンタクト領域５０上にコンタクトホールを開孔して、それぞれエミッタ電極７０、ベース電極８０を形成する。また、Ｎ＋基板１０の裏面にコレクタ電極９０として金属膜を蒸着し、例えば６００〜１４００℃で熱処理してオーミック電極として、図７に示す実施の形態４の炭化珪素半導体装置が完成する。
【００６４】
本実施の形態４では上述したように、実施の形態１の半導体装置に対し、素子耐圧がより向上するという効果が得られる。さらに、エミッタ領域とパンチスルーストップ領域を、同一マスクを用いて作製できるため、２枚のマスクを用いる通常の製造方法に比べ、プロセスが容易である。
また、エミッタ領域とパンチスルーストップ領域との位置ずれがなく両領域を形成できるため、パンチスルーを確実に避けることができる。
なお、本実施の形態４では、Ｐ型ベース領域３３をＡｌ（アルミニウム）をイオン注入して形成する例で説明したが、ドーピングガスとしては例えばＴＭＡ（Ａｌ（ＣＨ３）３）を用いたエピタキシャル成長によりＰ型ベース領域３３を形成してもよい。
【００６５】
上記のように、本実施の形態４の製造方法は、Ｐ型ベース領域３３を形成する工程と、半導体基体上にマスク材１２１を堆積する工程と、Ｐ型ベース領域３３の一部が開口するように前記マスク材１２１をパターニングする工程を含み、マスク材１２１越しにＰ型ベース領域３３中に不純物として燐イオン１３１を導入することで、Ｎ＋型エミッタ領域４０を形成する工程と、同じくマスク材１２１を用いて、前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、第２導電型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物としてほう素イオン１３０を、Ｎ＋型エミッタ領域４０下部のＰ型ベース領域３３内に導入して、Ｐ型パンチスルーストップ領域１００を形成する工程とを順不同に少なくとも含む。Ｐ型パンチスルーストップ領域１００とＮ＋型エミッタ領域４０とはどちらを先に形成してもよい。この構成により、Ｎ＋型エミッタ領域４０とＰ型パンチスルーストップ領域１００を同一マスク材１２１で作製できるから、２枚のマスクを用いてエミッタ領域とパンチスルーストップ領域を形成する通常の製造方法に比べて、半導体装置をより簡単に製造できる。また、エミッタ領域とパンチスルーストップ領域との位置ずれがなく、両領域を形成できるから、製造される半導体装置はパンチスルーの発生を確実に避けることができる。
【００６６】
また、Ｐ型ベース領域３３を、前記第１の不純物よりもバンドギャップ端から浅い深さの不純物準位を形成する第２導電型の第２の不純物を用いて形成する。これにより、第１の不純物を用いてパンチスルーストップ領域の空間電荷濃度を設計し、また、第２の不純物を用いてベース領域及びパンチスルーストップ領域のフリーキャリア濃度を設計することが可能である。そのため、このような構成をとらない製造方法では、パンチスルーストップ領域内の空間電荷濃度が決まると、第１の不純物が形成する不純物準位の深さによってパンチスルーストップ領域内のフリーキャリア濃度も決まっていたが、本製造方法を用いれば、パンチスルーストップ領域内のフリーキャリア濃度と空間電荷濃度を別々に設計できる。このため、このような構成をとらない半導体装置に比べて、素子耐圧と電流増幅率のトレードオフをより改善することができる。
【００６７】
なお、図８（ｂ）の工程において、アルミニウムイオン１３４を注入し、Ｐ型ベース領域３３を形成したが、実施の形態２のように、ベース領域を、半導体エピタキシャル成長によって形成することも可能である。このような構成によれば、ベース領域とコレクタ領域の接合界面を半導体エピタキシャル成長により形成できるから、ベース領域、およびベース領域とコレクタ領域との接合界面に存在する結晶欠陥が極めて少なく少なくできる。このため、不純物導入してベース領域を形成する半導体装置に対し、電流増幅率ｈＦＥと素子耐圧をより向上させることができる。
【００６８】
実施の形態５
図９は本発明による炭化珪素半導体装置の第５の実施の形態を示している。本実施の形態５は、ＳｉＣ高耐圧サイリスタに適用した例を示す。構成上の図１との相違は、Ｎ＋型ＳｉＣ基板１０ではなく、Ｐ＋型ＳｉＣ基板１１０を使用している点であり、いわゆるサイリスタといわれる半導体装置である。
本半導体装置の構成は、アノード領域となるＰ＋型ＳｉＣ基板１１０上にＮ−型エピタキシャル領域２０が積層される。そして、エピタキシャル領域２０の表層の所定領域にはＰ型ベース領域３０が形成される。
Ｐ型ベース領域３０は、炭化珪素半導体中に深い準位（バレンスバンド端より約０．３ｅＶの位置）を形成するＢ（ほう素）を用いて形成されており、室温におけるフリーキャリア濃度は、Ｐ型ベース領域３０に形成される空乏層中の空間電荷濃度よりも約二桁小さいという特徴を有している。
なお、Ｐ型ベース領域３０に伸びる空乏層中の空間電荷濃度は、エピタキシャル領域２０に伸びる空乏層中の空間電荷濃度よりも、約一桁から二桁以上も大きくなるように設計されている。
Ｐ型ベース領域３０表層の所定領域には、Ｎ＋型カソード（エミッタ）領域４０とＰ＋型ゲート（ベースコンタクト）領域５０が形成され、Ｎ＋型カソード領域４０はカソード（エミッタ）電極７０に接続される。また、Ｐ＋型ゲート領域５０はゲート（ベース）電極８０に接続され、Ｐ＋型ＳｉＣ基板１１０の裏面にはアノード電極９０が形成されている。なお、６０は層間絶縁膜であり、表面や接合表面の保護、安定化の作用をする。
【００６９】
次に、本実施の形態５における炭化珪素半導体装置の製造方法の一例を、図１０（ａ）〜（ｅ）の断面図を用いて説明する。
まず、図１０（ａ）の工程においては、アノード領域となるＰ＋型ＳｉＣ基板１１０の上に例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣエピタキシャル領域２０が形成されている。
【００７０】
図１０（ｂ）の工程においては、マスク材１２０を用いて、例えば１００〜１０００℃の高温でほう素イオン１３０を１０ｋｅＶ〜３ＭｅＶの加速電圧で多段注入し、Ｐ型ベース領域３０を形成する。総ドーズ量は例えば１×１０１２〜１×１０１６ｃｍ−２である。
【００７１】
図１０（ｃ）の工程においては、マスク材１２１を用いて、例えば１００〜１０００℃の高温で燐イオン１３１を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｎ＋型カソード領域４０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。もちろん、Ｎ型不純物としては燐の他に窒素、砒素などを用いてもよい。
【００７２】
図１０（ｄ）の工程においては、マスク材１２２を用いて、例えば１００〜１０００℃の高温でアルミニウムイオン１３２を１０ｋｅＶ〜１ＭｅＶの加速電圧で多段注入し、Ｐ＋型ゲート領域５０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。
なお、Ｐ＋型ゲート領域５０を形成する不純物としては、炭化珪素半導体中に浅い準位を形成するＰ型不純物が望ましく、本実施の形態ではアルミニウムを用いた。
また、各領域を形成するイオン注入を行う順番についてはこの限りではなく、例えばＮ＋型カソード領域４０を形成するための燐イオン注入を最初に行っても構わない。
図１０（ｅ）の工程においては、例えば１０００〜１８００℃での熱処理を行い、イオン注入した不純物を炭化珪素半導体中の格子位置に置換させる。
その後は特に図示しないが、層間膜６０としてＣＶＤ酸化膜を堆積し、Ｎ＋型カソード領域４０及びＰ＋型ゲート領域５０上にコンタクトホールを開孔して、それぞれカソード電極７０、ゲート電極８０を形成する。また、Ｐ＋基板１１０の裏面にアノード電極９０として金属膜を蒸着し、例えば６００〜１４００℃で熱処理してオーミック電極として、図９に示す実施の形態５の炭化珪素半導体装置が完成する。
【００７３】
次に、本実施の形態５の半導体装置の動作について説明する。
カソード電極７０に正、アノード電極９０に負の電圧を印加したとき、Ｎ＋型カソード領域４０とＰ型ベース領域３０のＰＮ接合、Ｎ−型エピタキシャル領域２０とＰ＋型ＳｉＣ基板１１０のＰＮ接合はともに逆バイアスとなり、ゲート電圧に無関係で電流は流れない。
また、アノード電極９０に正、カソード電極７０に負の電圧を印加すると、ゲート電圧が零または負であればやはり素子に電流は流れない。この時、エピタキシャル領域２０側にはアノード電圧Ｖａに応じて空乏層が伸びるが、Ｐ型ベース領域３０側にはほとんど空乏層が伸びない。なぜなら、Ｐ型ベース領域３０に伸びる空乏層中の空間電荷濃度が、エピタキシャル領域２０に伸びる空乏層中の空間電荷濃度よりも、約一桁から二桁以上も大きくなるように設計されているためである。
それゆえ、Ｐ型ベース領域３０内に伸びる空乏層がＮ＋カソード領域４０に達する、所謂パンチスルー現象が先に起こるということはなく、アノード電圧Ｖａが降伏電圧Ｖｂになって初めてアノード電極９０からカソード電極７０へと急激に電流が流れ始める。
一方で、ゲート電極８０に正電圧を印加すると、ゲート電極８０からＰ型ベース領域３０へと正孔が注入される。それと同時に、Ｎ＋型カソード領域４０からＰ型ベース領域３０へと電子が大量に移動してくる。
ここで、Ｐ型ベース領域３０内のフリーキャリア濃度が大きいと、カソード領域４０から注入される多くの電子がＰ型ベース領域３０中で正孔と結びつき、エピタキシャル領域２０まで達する電子が少なくなる。
ところが、本半導体装置では、前述したようにＰ型ベース領域３０がＢ（ほう素）を用いて形成されており、室温におけるフリーキャリア濃度は、Ｐ型ベース領域３０に形成される空乏層中の空間電荷濃度よりも約二桁小さいという特徴を有している。このため、Ｐ型ベース領域３０に伸びる空乏層中の空間電荷濃度をパンチスルーが起こらないように大きくしても、そのフリーキャリア濃度は室温で約二桁も小さいのである。
その結果、Ｐ型ベース領域３０へと移動した電子はほとんどがＮ−型エピタキシャル領域２０に達する。これらの電子はアノード電圧による電界でエピタキシャル領域２０に吸収され、さらにＰ＋型ＳｉＣ基板１１０にコレクトされる。それと同時に、Ｐ＋型ＳｉＣ基板１１０から正孔がエピタキシャル領域２０に注入され、さらに、Ｐ型ベース領域３０にコレクトされる。そして、正孔は再びＰ型ベース領域３０からカソード領域４０へと注入され、サイリスタはオン状態になり、低抵抗の伝導体になる。
特に本実施の形態５では、炭化珪素半導体中に深い準位を形成するＢ（ほう素）を用いてＰ型ベース領域３０を形成することにより、Ｐ型ベース領域３０内のフリーキャリア濃度を小さく形成できるため、ベースで再結合するキャリアを減らせ、従来の素子より低オン抵抗のサイリスタ素子を提供可能である。
【００７４】
実施の形態６
図１１は本発明によるシリコン半導体装置の実施の形態６の断面構造を示している。本実施の形態６は、Ｔｌ（タリウム）でＰ型ベース領域を形成したＳｉ高耐圧バイポーラトランジスタに適用した例を示す。
構成上の図１との相違は、ＳｉＣ基板１０ではなく、Ｓｉ（シリコン）基板１７０を使用している点であり、本発明を例えばＳｉ半導体に適用したときの例を説明する。なお、その他の構成、動作は、図１の実施の形態１で説明したＳｉＣ高耐圧バイポーラトランジスタと同様である。
【００７５】
次に、本実施の形態６におけるシリコン半導体装置の製造方法の一例を、図１２（ａ）〜（ｅ）の断面図を用いて説明する。
まず、図１２（ａ）の工程においては、Ｎ＋型Ｓｉ基板１７０の上にコレクタ領域となる例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型Ｓｉエピタキシャル領域１８０が形成されている。
【００７６】
図１２（ｂ）の工程においては、マスク材１２３を用いて、例えばタリウムイオン１３５を１０ｋ〜５００ｋｅＶの加速電圧で注入し、Ｐ型ベース領域１９０を形成する。総ドーズ量は例えば１×１０１２〜１×１０１６ｃｍ−２である。
なお、本実施の形態６では、タリウムをイオン注入してＰ型ベース領域１９０を作製する例で説明したが、タリウムの代わりに、Ｉｎ（インジウム）をイオン注入することでＰ型ベース領域１９０を形成してもよい。
また、これらの不純物をエピタキシャル成長層に導入できるようなドーピングガスを用いてエピタキシャル成長を行ってＰ型ベース領域１９０を形成してもよい。
【００７７】
図１２（ｃ）の工程においては、マスク材１２４を用いて、例えば燐イオン１３６を１０ｋ〜５００ｋｅＶの加速電圧で注入し、Ｎ＋型エミッタ領域２１０を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。もちろん、Ｎ型不純物としては燐の他に砒素などを用いてもよい。
【００７８】
図１２（ｄ）の工程においては、マスク材１２５を用いて、例えばほう素イオン１３７を１０ｋ〜５００ｋｅＶの加速電圧で注入し、Ｐ＋型ベースコンタクト領域２００を形成する。総ドーズ量は例えば１×１０１４〜１×１０１６ｃｍ−２である。
また、各領域を形成するイオン注入を行う順番についてはこの限りではなく、例えばＮ＋型エミッタ領域２１０を形成するための燐イオン注入を最初に行っても構わない。
【００７９】
図１２（ｅ）の工程においては、例えば１０００℃での熱処理を行い、イオン注入した不純物を所望の深さまで拡散させる。
その後は特に図示しないが、層間膜２２０としてＣＶＤ酸化膜を堆積し、Ｎ＋型エミッタ領域２１０及びＰ＋型ベースコンタクト領域２００上にコンタクトホールを開孔して、それぞれエミッタ電極２４０、ベース電極２３０を形成する。また、Ｎ＋基板１７０の裏面にコレクタ電極２５０として金属膜を蒸着し、図１１に示す実施の形態６のシリコン半導体装置が完成する。
【００８０】
このように、シリコン半導体を用いて本発明による半導体装置を作製することで、従来の半導体装置で問題となっていた素子耐圧と電流増幅率ｈＦＥのトレードオフを改善した半導体装置を、既存のシリコン半導体プロセスで容易に作製できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を示す断面図
【図２】本発明の実施の形態１の製造工程を示す断面図
【図３】本発明の実施の形態２を示す断面図
【図４】本発明の実施の形態２の製造工程を示す断面図
【図５】本発明の実施の形態３を示す断面図
【図６】本発明の実施の形態３の製造工程を示す断面図
【図７】本発明の実施の形態４を示す断面図
【図８】本発明の実施の形態４の製造工程を示す断面図
【図９】本発明の実施の形態５を示す断面図
【図１０】本発明の実施の形態５の製造工程を示す断面図
【図１１】本発明の実施の形態６を示す断面図
【図１２】本発明の第６の実施の形態の製造工程を示す断面図
【符号の説明】
１０・・・Ｎ＋型ＳｉＣ基板
２０・・・Ｎ−型ＳｉＣエピタキシャル領域
３０、３１、３２、３３・・・Ｐ型ベース領域
４０・・・Ｎ＋型エミッタ領域
５０・・・Ｐ＋型ベースコンタクト領域
６０・・・層間絶縁膜
７０・・・エミッタ電極
８０・・・ベース電極
９０・・・コレクタ電極
１００・・・Ｐ型パンチスルーストップ領域
１１０・・・Ｐ＋型ＳｉＣ基板
１２０、１２１、１２２、１２３、１２４、１２５・・・マスク材
１３０・・・ほう素イオン
１３１・・・燐イオン
１３２、１３３、１３４・・・アルミニウムイオン
１３５・・・タリウムイオン
１３６・・・燐イオン
１３７・・・ほう素イオン
１４０・・・Ｎ＋型エミッタ領域
１５０・・・Ｐ＋型ベースコンタクト領域
１６０・・・Ｐ型ベース領域
１７０・・・Ｎ＋型Ｓｉ基板
１８０・・・Ｎ−型Ｓｉエピタキシャル領域
１９０・・・Ｐ型ベース領域
２００・・・Ｐ＋型ベースコンタクト領域
２１０・・・Ｎ＋型エミッタ領域
２２０・・・層間絶縁膜
２３０・・・ベース電極
２４０・・・エミッタ電極
２５０・・・コレクタ電極

Claims (17)

  1. 半導体基体中に少なくとも、第１導電型のコレクタ領域と、該コレクタ領域上に形成される第２導電型のベース領域と、該ベース領域上に形成される第１導電型のエミッタ領域と、を有する半導体装置において、
    前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいことを特徴とする半導体装置。
  2. 前記ベース領域内において、前記フリーキャリア濃度が前記空間電荷濃度よりも一桁以上小さいことを特徴とする請求項１記載の半導体装置。
  3. 半導体基体中に少なくとも、第１導電型のコレクタ領域と、該コレクタ領域上に形成される第２導電型のベース領域と、該ベース領域上に形成される第１導電型のエミッタ領域と、該エミッタ領域下部の前記ベース領域内に形成される第２導電型のパンチスルーストップ領域と、を有する半導体装置において、
    前記パンチスルーストップ領域内に空乏層が形成されない時の、前記パンチスルーストップ領域内のフリーキャリア濃度が、前記パンチスルーストップ領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいことを特徴とする半導体装置。
  4. 前記ベース領域の空間電荷濃度は、前記パンチスルーストップ領域の空間電荷濃度よりも小さいことを特徴とする請求項３記載の半導体装置。
  5. 前記パンチスルーストップ領域内において、前記フリーキャリア濃度が前記パンチスルーストップ領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも一桁以上小さいことを特徴とする請求項３または４記載の半導体装置。
  6. 上記半導体基体として、炭化珪素半導体基体を用いることを特徴とする請求項１乃至５のいずれか記載の半導体装置。
  7. 前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、第２導電型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物を用いて、前記半導体基体中に前記ベース領域を形成する工程を、少なくとも含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
  8. 前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、第２導電型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物と、該第１の不純物よりもバンドギャップ端から浅い深さの不純物準位を形成する第２導電型の第２の不純物との、少なくとも２つ以上の不純物を用いて、前記半導体基体中に前記ベース領域を形成する工程を、少なくとも含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
  9. 前記ベース領域を、前記第１の不純物をドーパントとする半導体エピタキシャル成長によって形成することを特徴とする請求項７または８記載の半導体装置の製造方法。
  10. 前記ベース領域を形成する工程と、
    前記半導体基体上にマスク材を堆積する工程と、
    前記ベース領域の一部が開口するように前記マスク材をパターニングする工程と少なくともを含み、
    前記マスク材越しに前記ベース領域中に不純物を導入することで、前記第１導電型のエミッタ領域を形成する工程と、
    マスク材を用いて、前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、第２導電型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物を、前記ベース領域内に導入して、前記パンチスルーストップ領域を形成する工程とを順不同に少なくとも含むことを特徴とする請求項３乃至５のいずれか記載の半導体装置の製造方法。
  11. 前記ベース領域を、前記第１の不純物よりもバンドギャップ端から浅い深さの不純物準位を形成する第２導電型の第２の不純物を用いて形成することを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記ベース領域を、半導体エピタキシャル成長によって形成することを特徴とする請求項１０または１１記載の半導体装置の製造方法。
  13. 上記半導体基体として、炭化珪素半導体基体を用いることを特徴とする請求項７乃至１２のいずれか記載の半導体装置の製造方法。
  14. 前記第１の不純物とは、炭化珪素半導体中に、バンドギャップ端から２５０ｍｅＶよりも離れた位置に不純物準位を形成する不純物であることを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記第２の不純物とは、炭化珪素半導体中に、バンドギャップ端から２５０ｍｅＶよりも近い位置に不純物準位を形成する不純物であることを特徴とする請求項１３または１４記載の半導体装置の製造方法。
  16. 前記第１の不純物として、ほう素を用いることを特徴とする請求項１３乃至１５のいずれか記載の半導体装置の製造方法。
  17. 前記第２の不純物として、アルミニウムを用いることを特徴とする請求項１３乃至１６のいずれか記載の半導体装置の製造方法。
JP2003036364A 2003-02-14 2003-02-14 半導体装置及びその製造方法 Pending JP2004247545A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003036364A JP2004247545A (ja) 2003-02-14 2003-02-14 半導体装置及びその製造方法
US10/772,283 US7071536B2 (en) 2003-02-14 2004-02-06 Semiconductor device and manufacturing method thereof
US11/438,347 US7378325B2 (en) 2003-02-14 2006-05-23 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003036364A JP2004247545A (ja) 2003-02-14 2003-02-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004247545A true JP2004247545A (ja) 2004-09-02

Family

ID=32984316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003036364A Pending JP2004247545A (ja) 2003-02-14 2003-02-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7071536B2 (ja)
JP (1) JP2004247545A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100365A (ja) * 2004-09-28 2006-04-13 Nissan Motor Co Ltd 半導体装置
WO2007032214A1 (ja) * 2005-09-14 2007-03-22 The Kansai Electric Power Co., Inc. 炭化珪素半導体素子の製造方法
JP2008108925A (ja) * 2006-10-26 2008-05-08 National Institute Of Advanced Industrial & Technology 不純物イオン注入層の電気的活性化方法
JP2010192710A (ja) * 2009-02-18 2010-09-02 Hitachi Cable Ltd 半導体装置及び半導体装置の製造方法
JP2012182508A (ja) * 2012-06-29 2012-09-20 Nissan Motor Co Ltd 半導体装置
JP2018117084A (ja) * 2017-01-20 2018-07-26 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247545A (ja) * 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
EP1617484A1 (en) * 2003-12-08 2006-01-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor, electrical device array and method for manufacturing those
US7173285B2 (en) 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
US7482642B2 (en) * 2005-03-11 2009-01-27 Lsi Corporation Bipolar transistors having controllable temperature coefficient of current gain
JP4948784B2 (ja) * 2005-05-19 2012-06-06 三菱電機株式会社 半導体装置及びその製造方法
US7821015B2 (en) * 2006-06-19 2010-10-26 Semisouth Laboratories, Inc. Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
CN101501859B (zh) 2006-08-17 2011-05-25 克里公司 高功率绝缘栅双极晶体管
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8294507B2 (en) * 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8759188B2 (en) * 2010-12-29 2014-06-24 Stmicroelectronics S.R.L. Radiation hardened bipolar injunction transistor
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) * 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
JP6042658B2 (ja) * 2011-09-07 2016-12-14 トヨタ自動車株式会社 ＳｉＣ半導体素子の製造方法
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP2013235890A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
JP2013251397A (ja) * 2012-05-31 2013-12-12 Denso Corp 半導体装置
US9673054B2 (en) 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US9224738B1 (en) 2014-08-18 2015-12-29 Micron Technology, Inc. Methods of forming an array of gated devices
US9209187B1 (en) 2014-08-18 2015-12-08 Micron Technology, Inc. Methods of forming an array of gated devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07501181A (ja) * 1991-10-23 1995-02-02 マイクロユニティ　システムズ　エンジニアリング，インコーポレイテッド ベータ特性とパンチスルー特性を改良したバイポーラジャンクショントランジスタ
JPH08288500A (ja) * 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JPH11307545A (ja) * 1998-04-23 1999-11-05 Denso Corp 炭化珪素半導体装置の製造方法
JP2000101066A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 電力用半導体素子
JP2002359378A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2002543585A (ja) * 1999-04-21 2002-12-17 エービービー リサーチ リミテッド バイポーラトランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324846A (ja) * 2001-04-25 2002-11-08 Sanken Electric Co Ltd 半導体装置及びその製造方法
US7132701B1 (en) * 2001-07-27 2006-11-07 Fairchild Semiconductor Corporation Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods
JP2004247545A (ja) * 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07501181A (ja) * 1991-10-23 1995-02-02 マイクロユニティ　システムズ　エンジニアリング，インコーポレイテッド ベータ特性とパンチスルー特性を改良したバイポーラジャンクショントランジスタ
JPH08288500A (ja) * 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JPH11307545A (ja) * 1998-04-23 1999-11-05 Denso Corp 炭化珪素半導体装置の製造方法
JP2000101066A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 電力用半導体素子
JP2002543585A (ja) * 1999-04-21 2002-12-17 エービービー リサーチ リミテッド バイポーラトランジスタ
JP2002359378A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100365A (ja) * 2004-09-28 2006-04-13 Nissan Motor Co Ltd 半導体装置
WO2007032214A1 (ja) * 2005-09-14 2007-03-22 The Kansai Electric Power Co., Inc. 炭化珪素半導体素子の製造方法
JP5011493B2 (ja) * 2005-09-14 2012-08-29 関西電力株式会社 炭化珪素半導体素子の製造方法
US8367510B2 (en) 2005-09-14 2013-02-05 Central Research Institute Of Electric Power Industry Process for producing silicon carbide semiconductor device
JP2008108925A (ja) * 2006-10-26 2008-05-08 National Institute Of Advanced Industrial & Technology 不純物イオン注入層の電気的活性化方法
JP2010192710A (ja) * 2009-02-18 2010-09-02 Hitachi Cable Ltd 半導体装置及び半導体装置の製造方法
JP2012182508A (ja) * 2012-06-29 2012-09-20 Nissan Motor Co Ltd 半導体装置
JP2018117084A (ja) * 2017-01-20 2018-07-26 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US7378325B2 (en) 2008-05-27
US20040183079A1 (en) 2004-09-23
US20060208261A1 (en) 2006-09-21
US7071536B2 (en) 2006-07-04

Similar Documents

Publication Publication Date Title
JP2004247545A (ja) 半導体装置及びその製造方法
US8658503B2 (en) Semiconductor device and method of fabricating the same
JP4903439B2 (ja) 電界効果トランジスタ
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20060267021A1 (en) Power devices and methods of manufacture
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
JP6658137B2 (ja) 半導体装置及びその製造方法
JP6438933B2 (ja) 埋め込みウェル領域およびエピタキシャル層を有する電界効果型トランジスタデバイス
JP2008211178A (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP6621925B2 (ja) 半導体装置及びその製造方法
JP2019004010A (ja) 半導体装置およびその製造方法
JP5646569B2 (ja) 半導体装置
JP5802492B2 (ja) 半導体素子及びその製造方法
JP5939624B2 (ja) 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置
JP5028749B2 (ja) 半導体装置の製造方法
JP7310184B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2023110083A (ja) グリッドを製造するための方法
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
JP2020202404A (ja) 半導体装置およびその製造方法
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
Schustereder Challenges for ion implantation in power device processing
JP2021141146A (ja) 半導体装置
CN113555443A (zh) 一种pin肖特基二极管的氧化镓mosfet及制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060414