JP2002543585A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JP2002543585A JP2002543585A JP2000614486A JP2000614486A JP2002543585A JP 2002543585 A JP2002543585 A JP 2002543585A JP 2000614486 A JP2000614486 A JP 2000614486A JP 2000614486 A JP2000614486 A JP 2000614486A JP 2002543585 A JP2002543585 A JP 2002543585A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layer
- base
- emitter
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000002800 charge carrier Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000006798 recombination Effects 0.000 claims description 8
- 238000005215 recombination Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
少なくとも結晶性ＳｉＣの低ドープのドリフト層（１４）を有するバイポーラトランジスタは、隣接するＳｉＣの層（１４）よりも伝導帯と価電子帯の間の広いエネルギーギャップを有する半導体材料の第１の層（１３）を少なくとも一つ具備する。
Description
【０００１】 （発明の分野及び従来の技術） 本発明は、少なくとも結晶性ＳｉＣの低ドープのドリフト層（a low doped dr
ift layer of crystalline SiC）を有するバイポーラトランジスタに関する。
ift layer of crystalline SiC）を有するバイポーラトランジスタに関する。
【０００２】 ＳｉＣは、高い耐熱性、高い熱伝導性及び高いブレークダウン領域のようない
くつかの優れた物理特性を有しており、特に、その高いブレークダウン領域は、
Ｓｉについてよりも約１０倍高く、ＳｉＣを、デバイスの遮断状態中に高い電圧
が発生し得るという条件下で動作する高出力デバイス用の材料に、よく適したも
のとしている。その高いブレークダウン領域は、ＳｉＣのトランジスタを比較的
薄くすることを可能にし、そしてさらに、その遮断状態中にオン状態損失を減ら
しつつ高い電圧を保持することを可能にしている。
くつかの優れた物理特性を有しており、特に、その高いブレークダウン領域は、
Ｓｉについてよりも約１０倍高く、ＳｉＣを、デバイスの遮断状態中に高い電圧
が発生し得るという条件下で動作する高出力デバイス用の材料に、よく適したも
のとしている。その高いブレークダウン領域は、ＳｉＣのトランジスタを比較的
薄くすることを可能にし、そしてさらに、その遮断状態中にオン状態損失を減ら
しつつ高い電圧を保持することを可能にしている。
【０００３】 本発明は、特に高出力の用途に適したバイポーラトランジスタを中心として利
用され、具体的には、例えばＨＶＤＣ変換局（HVDC converter stations）にお
けるもののような異なるタイプの変換器等での、電力量の配電及び送電の分野に
おいて利用され、以下ではそれに関して説明する。しかし、本発明は、高い電力
及び／又は電圧を取り扱うためのトランジスタに限定されるとみなすべきもので
はない。他の適用可能なものとしては、例えば電流ブレーカや電流リミッタ等が
挙げられる。
用され、具体的には、例えばＨＶＤＣ変換局（HVDC converter stations）にお
けるもののような異なるタイプの変換器等での、電力量の配電及び送電の分野に
おいて利用され、以下ではそれに関して説明する。しかし、本発明は、高い電力
及び／又は電圧を取り扱うためのトランジスタに限定されるとみなすべきもので
はない。他の適用可能なものとしては、例えば電流ブレーカや電流リミッタ等が
挙げられる。
【０００４】 上に定義したような“ドリフト層”は、幅広く解釈されるべきものであり、コ
レクタの部分であってもよく、さらに、かかるトランジスタの構成によってはベ
ースの部分であってもよい場合もある。
レクタの部分であってもよく、さらに、かかるトランジスタの構成によってはベ
ースの部分であってもよい場合もある。
【０００５】 既に知られているこのタイプのトランジスタは、通常ではバイポーラ接合トラ
ンジスタ（ＢＪＴ(Bipolar Junction Transistor)）と呼ばれており、高出力用
途向きの既に知られているそのトランジスタにおいて主に難点となっているのは
、トランジスタのベース用の接点に供給しなければならない大きな制御電流であ
る。小さな制御電流を実現するためにはベース幅を非常に小さくする必要がある
が、薄いベース層は、ドーピングを多くしなければ突抜け現象によるブレークダ
ウン（punch-through breakdown）によって損なわれる。ベースの多量なドーピ
ングは、エミッタの注入効率を下げ、かつ、これによって制御電流を増大させる
。このことは、実際には、トランジスタのオン状態においてベース接点に大きな
制御電流を供給しなければならず、不必要でかつ大抵は許容できない高い電力損
失を生じさせる結果となる。
ンジスタ（ＢＪＴ(Bipolar Junction Transistor)）と呼ばれており、高出力用
途向きの既に知られているそのトランジスタにおいて主に難点となっているのは
、トランジスタのベース用の接点に供給しなければならない大きな制御電流であ
る。小さな制御電流を実現するためにはベース幅を非常に小さくする必要がある
が、薄いベース層は、ドーピングを多くしなければ突抜け現象によるブレークダ
ウン（punch-through breakdown）によって損なわれる。ベースの多量なドーピ
ングは、エミッタの注入効率を下げ、かつ、これによって制御電流を増大させる
。このことは、実際には、トランジスタのオン状態においてベース接点に大きな
制御電流を供給しなければならず、不必要でかつ大抵は許容できない高い電力損
失を生じさせる結果となる。
【０００６】 （発明の要約） 本発明の目的は、導入部分で定義したタイプのバイポーラトランジスタであっ
て、既に知られている上記のトランジスタよりも効率的に動作する、すなわち、
少ないオン状態損失と少ないベース電流で動作する、バイポーラトランジスタを
提供することであり、そのバイポーラトランジスタにおいては、上で論説した難
点が軽減される。
て、既に知られている上記のトランジスタよりも効率的に動作する、すなわち、
少ないオン状態損失と少ないベース電流で動作する、バイポーラトランジスタを
提供することであり、そのバイポーラトランジスタにおいては、上で論説した難
点が軽減される。
【０００７】 この目的は、本発明によれば、隣接するＳｉＣの層よりも伝導帯と価電子帯の
間の広いエネルギーギャップを有する半導体材料の第１の層を少なくとも一つ有
するようなトランジスタを提供することにより、達成される。したがって、その
ようなトランジスタは、少なくとも２つの異なる材料の半導体層を有することに
なるので、ヘテロ接合バイポーラトランジスタ（ＨＢＴ(Heterojunction Bipola
r Transistor)）と呼ばれることがある。しかし、ここで強調すべき点として、
この定義付けは、より広いバンドギャップを有する前記半導体材料を、近隣の層
に用いるポリタイプのＳｉＣより広いバンドギャップを有するポリタイプのＳｉ
Ｃによって形成するケースをも含む、という点がある。
間の広いエネルギーギャップを有する半導体材料の第１の層を少なくとも一つ有
するようなトランジスタを提供することにより、達成される。したがって、その
ようなトランジスタは、少なくとも２つの異なる材料の半導体層を有することに
なるので、ヘテロ接合バイポーラトランジスタ（ＨＢＴ(Heterojunction Bipola
r Transistor)）と呼ばれることがある。しかし、ここで強調すべき点として、
この定義付けは、より広いバンドギャップを有する前記半導体材料を、近隣の層
に用いるポリタイプのＳｉＣより広いバンドギャップを有するポリタイプのＳｉ
Ｃによって形成するケースをも含む、という点がある。
【０００８】 そのようなより広いバンドギャップ材料の上記第１の層の導入は、すべての層
が同じ結晶性ＳｉＣの半導体材料でできているバイポーラトランジスタに対して
必要となるベース電流よりも小さいベース電流を用いることによってトランジス
タのオン状態を成し遂げることを可能にし、これによってトランジスタのオン状
態損失を低減することを可能にする、ということが発見されている。
が同じ結晶性ＳｉＣの半導体材料でできているバイポーラトランジスタに対して
必要となるベース電流よりも小さいベース電流を用いることによってトランジス
タのオン状態を成し遂げることを可能にし、これによってトランジスタのオン状
態損失を低減することを可能にする、ということが発見されている。
【０００９】 本発明の第１の好ましい実施形態によれば、トランジスタのエミッタが一つの
前記第１の層とされる。この結果、エミッタとベースの間がヘテロ接合となり、
そして、このヘテロ接合は、（ベースの多量なドーピングを伴う場合であっても
）それ故に低い障壁を通じてエミッタから多くのキャリア注入を維持し、かつ、
ベースからのキャリア注入に対する増大した価電子帯障壁によってベースからの
キャリア注入を抑制し、低いエミッタ注入効率と増大するベース制御電流を結果
として生じる通常のバイポーラトランジスタにおけるベースの多量なドーピング
による問題を解決する。
前記第１の層とされる。この結果、エミッタとベースの間がヘテロ接合となり、
そして、このヘテロ接合は、（ベースの多量なドーピングを伴う場合であっても
）それ故に低い障壁を通じてエミッタから多くのキャリア注入を維持し、かつ、
ベースからのキャリア注入に対する増大した価電子帯障壁によってベースからの
キャリア注入を抑制し、低いエミッタ注入効率と増大するベース制御電流を結果
として生じる通常のバイポーラトランジスタにおけるベースの多量なドーピング
による問題を解決する。
【００１０】 本発明の他の好ましい実施形態によれば、トランジスタは、第１の伝導形（co
nductivity type）によってドープされ、かつ、トランジスタのエミッタ及びコ
レクタを物理的に隔離する連続したベース層を有し、それらのエミッタ及びコレ
クタが逆の第２の伝導形によってドープされており、また、手段が、前記ベース
層との接点（接触部）を成す電極に次いで配置され、エミッタから前記ベース層
内へ注入される少数電荷キャリアに対するエネルギー障壁を導入し、それら少数
電荷キャリアのベース接点電極における再結合を減少させる。ベース接点におけ
る少数電荷キャリアの再結合の問題を解決せずにエミッタとベースの間にヘテロ
接合を持つＨＢＴ構造の利点を完全に獲得することはできないということが分か
っている。その問題の解決がなされなければ、エミッタからベース層内へ注入さ
れる少数電荷キャリアの大部分が逆の電荷のキャリアとの再結合を通じてベース
接点により“吸収”されることになるので、ＨＢＴ構造の利点が失われることに
なり得る。その結果、与えられるベース電流の下でより高いコレクタ−エミッタ
電圧を生じる、すなわち、一定のコレクタ−エミッタ電圧に対してより大きなベ
ース電流が必要とされる。しかし、この問題は、少数電荷キャリアに対してエネ
ルギー障壁を形成する前記手段の導入によって解決され、それによる結果として
、ベース接点に近づいて来るそれら電荷キャリアを代わりにコレクタの方向に向
かわせる方向転換を生じさせる。
nductivity type）によってドープされ、かつ、トランジスタのエミッタ及びコ
レクタを物理的に隔離する連続したベース層を有し、それらのエミッタ及びコレ
クタが逆の第２の伝導形によってドープされており、また、手段が、前記ベース
層との接点（接触部）を成す電極に次いで配置され、エミッタから前記ベース層
内へ注入される少数電荷キャリアに対するエネルギー障壁を導入し、それら少数
電荷キャリアのベース接点電極における再結合を減少させる。ベース接点におけ
る少数電荷キャリアの再結合の問題を解決せずにエミッタとベースの間にヘテロ
接合を持つＨＢＴ構造の利点を完全に獲得することはできないということが分か
っている。その問題の解決がなされなければ、エミッタからベース層内へ注入さ
れる少数電荷キャリアの大部分が逆の電荷のキャリアとの再結合を通じてベース
接点により“吸収”されることになるので、ＨＢＴ構造の利点が失われることに
なり得る。その結果、与えられるベース電流の下でより高いコレクタ−エミッタ
電圧を生じる、すなわち、一定のコレクタ−エミッタ電圧に対してより大きなベ
ース電流が必要とされる。しかし、この問題は、少数電荷キャリアに対してエネ
ルギー障壁を形成する前記手段の導入によって解決され、それによる結果として
、ベース接点に近づいて来るそれら電荷キャリアを代わりにコレクタの方向に向
かわせる方向転換を生じさせる。
【００１１】 本発明の他の好ましい実施形態によれば、前記手段は、前記接点電極に次いで
設置された前記ベース層のサブ層（sub-layer）であって、ベース層の残部に比
べて前記第１の伝導形のより高いドーピング濃度を有する前記ベース層のサブ層
によって形成され、本発明のさらに好ましい実施形態は、第１の伝導形によって
ドープされた、ベース層の接点電極を形成するためのベース層に次ぐ一つの前記
第１の層の配置によって形成された前記手段を有し、これにより、少数電荷キャ
リアに対するエネルギー障壁が、第１のケースではより高い前記ドーピング濃度
によって形成され、また、第２のケースではベース接点におけるヘテロ接合の導
入によって形成され、そして、双方の対策がベース接点での電子の再結合を効率
的に減少させるようになっている。
設置された前記ベース層のサブ層（sub-layer）であって、ベース層の残部に比
べて前記第１の伝導形のより高いドーピング濃度を有する前記ベース層のサブ層
によって形成され、本発明のさらに好ましい実施形態は、第１の伝導形によって
ドープされた、ベース層の接点電極を形成するためのベース層に次ぐ一つの前記
第１の層の配置によって形成された前記手段を有し、これにより、少数電荷キャ
リアに対するエネルギー障壁が、第１のケースではより高い前記ドーピング濃度
によって形成され、また、第２のケースではベース接点におけるヘテロ接合の導
入によって形成され、そして、双方の対策がベース接点での電子の再結合を効率
的に減少させるようになっている。
【００１２】 本発明の他の好ましい実施形態によれば、トランジスタのベースは、第１の伝
導形によってドープされ、かつ、隣接する各グリッド・バーの間にドリフト層の
領域を残しつつ逆の第２の伝導形によってドープされたドリフト層に埋め込まれ
たグリッドによって形成されており、トランジスタのエミッタ及びコレクタも前
記第２の伝導形によってドープされている。この全く新たな構成（設計）による
バイポーラトランジスタもオン状態損失を効率的に低減するものとなる。これは
、主に、エミッタからドリフト層内へ注入される電荷キャリアが、それらが少数
電荷キャリアであるどの層にも移送されることにならないという事実により、成
し遂げられ、この事実は、電荷キャリアの寿命がより長いことを意味している。
また、第１の伝導形の電荷キャリアのより少ない電流でドリフト層においてプラ
ズマを得、低いコレクタ−エミッタ電圧を得るために必要なベース制御電流が減
少するようにすることも可能となる。これは、エミッタがｎ形であり、したがっ
てベース層がｐ形であるケースにおいて、エミッタから注入される電子がｐドー
プされた（p-doped）領域を通過して移送されることがなくなり、かつ、例えば
Ｂドープ及びＡｌドープのＳｉＣ（B- and Al-doped SiC）における再結合中心
によって標準的なＨＢＴの多量にドープされたｐ−ベース（highly doped p-bas
e）での寿命を非常に短く制限される可能性が回避され、そして、グリッドを通
じて供給されるより少ないホール電流でプラズマを得ることもできる、というこ
とを意味している。
導形によってドープされ、かつ、隣接する各グリッド・バーの間にドリフト層の
領域を残しつつ逆の第２の伝導形によってドープされたドリフト層に埋め込まれ
たグリッドによって形成されており、トランジスタのエミッタ及びコレクタも前
記第２の伝導形によってドープされている。この全く新たな構成（設計）による
バイポーラトランジスタもオン状態損失を効率的に低減するものとなる。これは
、主に、エミッタからドリフト層内へ注入される電荷キャリアが、それらが少数
電荷キャリアであるどの層にも移送されることにならないという事実により、成
し遂げられ、この事実は、電荷キャリアの寿命がより長いことを意味している。
また、第１の伝導形の電荷キャリアのより少ない電流でドリフト層においてプラ
ズマを得、低いコレクタ−エミッタ電圧を得るために必要なベース制御電流が減
少するようにすることも可能となる。これは、エミッタがｎ形であり、したがっ
てベース層がｐ形であるケースにおいて、エミッタから注入される電子がｐドー
プされた（p-doped）領域を通過して移送されることがなくなり、かつ、例えば
Ｂドープ及びＡｌドープのＳｉＣ（B- and Al-doped SiC）における再結合中心
によって標準的なＨＢＴの多量にドープされたｐ−ベース（highly doped p-bas
e）での寿命を非常に短く制限される可能性が回避され、そして、グリッドを通
じて供給されるより少ないホール電流でプラズマを得ることもできる、というこ
とを意味している。
【００１３】 このすぐ前に述べた実施形態のさらなる改良である本発明の他の好ましい実施
形態によれば、トランジスタは、２つのベース・グリッドを具備し、一方がエミ
ッタの近くに配置され、かつ、他方がコレクタの近くに配置されたものとし、ト
ランジスタが電流伝導及びターンオフ能力（turn-off capabilities）に関して
二方向性（bi-directional）となり、かつ、トランジスタの各態様での動作にお
いてエミッタに最も近いベース・グリッドがトランジスタを制御するのに用いら
れるように配置されるようにする。その結果、これは、トランジスタの動作をよ
り柔軟なものとし、かつ、その適用可能な用途を広げることになる。また、ダイ
オードのアノード側からのホールの注入を増大させることも可能になり、そのホ
ールの注入を増大させることがオン状態損失のさらなる低減をもたらすことにな
る。
形態によれば、トランジスタは、２つのベース・グリッドを具備し、一方がエミ
ッタの近くに配置され、かつ、他方がコレクタの近くに配置されたものとし、ト
ランジスタが電流伝導及びターンオフ能力（turn-off capabilities）に関して
二方向性（bi-directional）となり、かつ、トランジスタの各態様での動作にお
いてエミッタに最も近いベース・グリッドがトランジスタを制御するのに用いら
れるように配置されるようにする。その結果、これは、トランジスタの動作をよ
り柔軟なものとし、かつ、その適用可能な用途を広げることになる。また、ダイ
オードのアノード側からのホールの注入を増大させることも可能になり、そのホ
ールの注入を増大させることがオン状態損失のさらなる低減をもたらすことにな
る。
【００１４】 本発明の他の好ましい実施形態によれば、ベース・グリッドが一つの前記第１
の層とされる。これは、目標とされる低いオン状態電圧を得るために必要なベー
ス電流を減少させることになり、それ故に一つの前記第１の層としてエミッタの
構成を意図し、そして、特に有利な点として、ベース・グリッドとエミッタの双
方が、ドリフト層のＳｉＣよりも広い伝導帯と価電子帯の間のエネルギーギャッ
プを有する材料の一の前記第１の層であるという点があり、それは、低いコレク
タ−エミッタ電圧に必要なベース電流を一桁の大きさ分以上に非常に著しく減少
させる。
の層とされる。これは、目標とされる低いオン状態電圧を得るために必要なベー
ス電流を減少させることになり、それ故に一つの前記第１の層としてエミッタの
構成を意図し、そして、特に有利な点として、ベース・グリッドとエミッタの双
方が、ドリフト層のＳｉＣよりも広い伝導帯と価電子帯の間のエネルギーギャッ
プを有する材料の一の前記第１の層であるという点があり、それは、低いコレク
タ−エミッタ電圧に必要なベース電流を一桁の大きさ分以上に非常に著しく減少
させる。
【００１５】 本発明の他の好ましい実施形態によれば、それぞれ異なるグリッド・バーがト
ランジスタの表面に対して垂直に延び、かつ、前記表面における隣接する各グリ
ッド・バー表面間の領域上にエミッタ部分が配置される。この構成は、ドリフト
層内へのドーパントの高エネルギー注入によってグリッド・バーを生成すること
が望まれる場合により好ましいものとなり得るが、その生成のために再成長（re
growth）の手法を用いる場合にグリッド・バーを前記表面から垂直に隔離させる
ことも可能である。
ランジスタの表面に対して垂直に延び、かつ、前記表面における隣接する各グリ
ッド・バー表面間の領域上にエミッタ部分が配置される。この構成は、ドリフト
層内へのドーパントの高エネルギー注入によってグリッド・バーを生成すること
が望まれる場合により好ましいものとなり得るが、その生成のために再成長（re
growth）の手法を用いる場合にグリッド・バーを前記表面から垂直に隔離させる
ことも可能である。
【００１６】 本発明の他の好ましい実施形態によれば、ドリフト層における隣接する各グリ
ッド・バー間の側方距離（lateral distance）は、トランジスタのエミッタとコ
レクタの間の逆方向に３００Ｖを超える電圧が加えられるときに（好ましくは２
００Ｖを超える電圧が加えられるときには既に）、隣接する各グリッド・バーを
隔離するドリフト層の部分が完全に空乏化することになるように、選択される。
これにより、遮断したｐｎ接合を形成する前記第１の伝導形の連続した層が比較
的低い電圧で生成されることになるので、それから空間電荷領域が垂直に増大し
て行ってより一層高い電圧をとり得ることとなり、ダイオードの遮断状態におい
て１０ｋＶを十分に上回る電圧をとり得ることになる。
ッド・バー間の側方距離（lateral distance）は、トランジスタのエミッタとコ
レクタの間の逆方向に３００Ｖを超える電圧が加えられるときに（好ましくは２
００Ｖを超える電圧が加えられるときには既に）、隣接する各グリッド・バーを
隔離するドリフト層の部分が完全に空乏化することになるように、選択される。
これにより、遮断したｐｎ接合を形成する前記第１の伝導形の連続した層が比較
的低い電圧で生成されることになるので、それから空間電荷領域が垂直に増大し
て行ってより一層高い電圧をとり得ることとなり、ダイオードの遮断状態におい
て１０ｋＶを十分に上回る電圧をとり得ることになる。
【００１７】 本発明の他の好ましい実施形態によれば、前記第１の層は、主要構成要素とし
て３−Ｂ−窒化物群（a group 3-B-Nitride）を有し、特にＡｌｘＧａ１−ｘＮ
を前記主要構成要素として用いるのが好ましい。かかる半導体材料は、ＳｉＣよ
りも広いバンドギャップを有し、かつ、ＳｉＣに対して良好な格子整合（lattic
e match）を有するものとなるので、ヘテロ接合において高品質な界面を形成す
ることもでき、その界面が劣悪であれば界面トラップ（interface traps）での
電荷キャリアの再結合の割合が高くなる結果としてヘテロ接合の利点が全く失わ
れることになるため、かかる高品質な界面は必須である。ＡＩＮは、ＳｉＣに対
し、それらのすべての構成要素のうちで最良の格子整合を有し、かつ、６Ｈ Ｓ
ｉＣに対しての不整合は０．７％程度と低い。したがって、ｘをヘテロ接合近く
に高くするのも好ましいこととなり得るが、ＡＩＮをドープする困難性により、
これまでのところ如何なるケースにおいても、ＧａＮを別のやり方で第１の層用
の前記材料としてより適切なものにすることになっており、また、前記第１の層
におけるドーパントの十分に高い濃度を得るためにはｘが０．２よりも小さいこ
とが好ましい。したがって、ｘの選択は、格子整合とドーピングのレベルとの間
の折衷案によるものとなり、この問題は、将来において不純物ドーピングがより
発達した時に解決され得る。この結果、本発明の好ましい実施形態によるトラン
ジスタは、前記第１の層とそれに隣接するＳｉＣの層との間の接合を有し、その
接合がＳｉＣの前記隣接層から離れる方向において減少していくｘに従って（ｘ
に応じて）段階的なもの（graded）となる。前記第１の層のそのような構造は、
ＳｉＣの隣接層に対する優れた格子整合と十分に高くしたドーピング濃度との組
合せを可能にする。この問題を解決する他の方法としては、前記第１の層とＳｉ
Ｃの隣接層との間の界面を形成するＡＩＮの薄いサブ層を前記第１の層に設ける
。かかるサブ層は、非常に薄くてもよく、原子層（atom layers）のオーダーで
あってもよい。
て３−Ｂ−窒化物群（a group 3-B-Nitride）を有し、特にＡｌｘＧａ１−ｘＮ
を前記主要構成要素として用いるのが好ましい。かかる半導体材料は、ＳｉＣよ
りも広いバンドギャップを有し、かつ、ＳｉＣに対して良好な格子整合（lattic
e match）を有するものとなるので、ヘテロ接合において高品質な界面を形成す
ることもでき、その界面が劣悪であれば界面トラップ（interface traps）での
電荷キャリアの再結合の割合が高くなる結果としてヘテロ接合の利点が全く失わ
れることになるため、かかる高品質な界面は必須である。ＡＩＮは、ＳｉＣに対
し、それらのすべての構成要素のうちで最良の格子整合を有し、かつ、６Ｈ Ｓ
ｉＣに対しての不整合は０．７％程度と低い。したがって、ｘをヘテロ接合近く
に高くするのも好ましいこととなり得るが、ＡＩＮをドープする困難性により、
これまでのところ如何なるケースにおいても、ＧａＮを別のやり方で第１の層用
の前記材料としてより適切なものにすることになっており、また、前記第１の層
におけるドーパントの十分に高い濃度を得るためにはｘが０．２よりも小さいこ
とが好ましい。したがって、ｘの選択は、格子整合とドーピングのレベルとの間
の折衷案によるものとなり、この問題は、将来において不純物ドーピングがより
発達した時に解決され得る。この結果、本発明の好ましい実施形態によるトラン
ジスタは、前記第１の層とそれに隣接するＳｉＣの層との間の接合を有し、その
接合がＳｉＣの前記隣接層から離れる方向において減少していくｘに従って（ｘ
に応じて）段階的なもの（graded）となる。前記第１の層のそのような構造は、
ＳｉＣの隣接層に対する優れた格子整合と十分に高くしたドーピング濃度との組
合せを可能にする。この問題を解決する他の方法としては、前記第１の層とＳｉ
Ｃの隣接層との間の界面を形成するＡＩＮの薄いサブ層を前記第１の層に設ける
。かかるサブ層は、非常に薄くてもよく、原子層（atom layers）のオーダーで
あってもよい。
【００１８】 本発明のさらなる好ましい特性や利点は、以下の説明と他の従属請求項から明
らかとなるであろう。
らかとなるであろう。
【００１９】 （図面の簡単な説明） 添付図面を参照しつつ、例として挙げる本発明の好ましい実施形態の具体的な
説明を以下に続けて行う。 図面において、 図１は、本発明の第１の好ましい実施形態によるヘテロ接合バイポーラトラン
ジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）の概略的な断面図であ
り、 図２は、図１によるトランジスタにおけるエミッタとベースの間のヘテロ接合
のバンド図であり、 図３は、本発明の第２の好ましい実施形態によるトランジスタの図１に対応し
た図であり、 図４は、本発明の第３の好ましい実施形態によるトランジスタの図であり、 図５は、本発明の異なる実施形態によるトランジスタについてのベース電流密
度の対数に対するコレクタ−エミッタ電圧のグラフであり、 図６は、本発明の第４の好ましい実施形態によるトランジスタの図１に対応し
た図であり、 図７は、図６に示したタイプの本発明による異なるトランジスタのグリッド電
流密度に対するコレクタ−エミッタ電圧のグラフであり、 図８は、図６によるトランジスタの変形である本発明の第５の好ましい実施形
態によるトランジスタの一部の図１に対応した図である。
説明を以下に続けて行う。 図面において、 図１は、本発明の第１の好ましい実施形態によるヘテロ接合バイポーラトラン
ジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）の概略的な断面図であ
り、 図２は、図１によるトランジスタにおけるエミッタとベースの間のヘテロ接合
のバンド図であり、 図３は、本発明の第２の好ましい実施形態によるトランジスタの図１に対応し
た図であり、 図４は、本発明の第３の好ましい実施形態によるトランジスタの図であり、 図５は、本発明の異なる実施形態によるトランジスタについてのベース電流密
度の対数に対するコレクタ−エミッタ電圧のグラフであり、 図６は、本発明の第４の好ましい実施形態によるトランジスタの図１に対応し
た図であり、 図７は、図６に示したタイプの本発明による異なるトランジスタのグリッド電
流密度に対するコレクタ−エミッタ電圧のグラフであり、 図８は、図６によるトランジスタの変形である本発明の第５の好ましい実施形
態によるトランジスタの一部の図１に対応した図である。
【００２０】 （発明の好ましい実施形態の詳細な説明） 図１には、例えば４Ｈ−ポリタイプ（4H-polytype）等のＳｉＣで作られたヘ
テロ接合バイポーラトランジスタを概略的に例示してある。ただし、ここで注意
すべきこととして、この図に示したこのデバイスにおける各領域の相対的な寸法
は、図示の明確性のためだけに選定したものに過ぎず、このことは他の図面にお
いても同様である。
テロ接合バイポーラトランジスタを概略的に例示してある。ただし、ここで注意
すべきこととして、この図に示したこのデバイスにおける各領域の相対的な寸法
は、図示の明確性のためだけに選定したものに過ぎず、このことは他の図面にお
いても同様である。
【００２１】 このトランジスタは、３つの電極、すなわち、エミッタ２に対する接点（接触
部）を成す一つの電極１と、コレクタ４に対する接点を成す電極３と、ベース６
に対する接点を成す電極５とを有している。エミッタ２は、第１の伝導形によっ
てドープされており、以下においては、説明の全体を通じてこの第１の伝導形が
ｎ形であるものと考えることにするが、すべての別の実施形態においてすべての
層の伝導形を逆のものに交換することが可能である点には特に留意されたい。図
５及び図７に示した数字の値を得るに当たっては、例を示すという目的で次に述
べるドーピングや層の厚さの代表的な値を用いている。エミッタのドーピング濃
度は、５．１０１８ｃｍ−３である。ベース６は、ｐ形にドープされ、かつ、例
えば１０１８ｃｍ−３のドーピング濃度を有するものとしてもよく、これに対し
て、コレクタ４は、ｎ形のものであり、かつ、約１０１４ｃｍ−３のドーピング
濃度の低ドープのドリフト層７と約１０１８ｃｍ−３のドーピング濃度の高ドー
プの層８とを有するものとなっている。ベース及びコレクタはＳｉＣのものであ
るのに対し、エミッタは、ベース層６におけるＳｉＣよりも広い価電子帯と伝導
帯の間のエネルギーギャップを有する半導体材料のものであり、かつ、それは、
好ましくはＡｌｘＧａ１−ｘＮであり、ＡｌｘＧａ１−ｘＮは、バンドギャップ
を３．３３ｅＶ（ＧａＮ）から６．２ｅＶ（ＡｌＮ）まで変化させることを可能
にする。それは、ベースに次ぐ、それに対する界面を改良するための、ＡｌＮの
薄いサブ層２３を有するものとしてもよい。各層の厚さは、２：１μｍ、６：１
μｍ、７：１００μｍ及び８：２μｍのようにしてもよい。
部）を成す一つの電極１と、コレクタ４に対する接点を成す電極３と、ベース６
に対する接点を成す電極５とを有している。エミッタ２は、第１の伝導形によっ
てドープされており、以下においては、説明の全体を通じてこの第１の伝導形が
ｎ形であるものと考えることにするが、すべての別の実施形態においてすべての
層の伝導形を逆のものに交換することが可能である点には特に留意されたい。図
５及び図７に示した数字の値を得るに当たっては、例を示すという目的で次に述
べるドーピングや層の厚さの代表的な値を用いている。エミッタのドーピング濃
度は、５．１０１８ｃｍ−３である。ベース６は、ｐ形にドープされ、かつ、例
えば１０１８ｃｍ−３のドーピング濃度を有するものとしてもよく、これに対し
て、コレクタ４は、ｎ形のものであり、かつ、約１０１４ｃｍ−３のドーピング
濃度の低ドープのドリフト層７と約１０１８ｃｍ−３のドーピング濃度の高ドー
プの層８とを有するものとなっている。ベース及びコレクタはＳｉＣのものであ
るのに対し、エミッタは、ベース層６におけるＳｉＣよりも広い価電子帯と伝導
帯の間のエネルギーギャップを有する半導体材料のものであり、かつ、それは、
好ましくはＡｌｘＧａ１−ｘＮであり、ＡｌｘＧａ１−ｘＮは、バンドギャップ
を３．３３ｅＶ（ＧａＮ）から６．２ｅＶ（ＡｌＮ）まで変化させることを可能
にする。それは、ベースに次ぐ、それに対する界面を改良するための、ＡｌＮの
薄いサブ層２３を有するものとしてもよい。各層の厚さは、２：１μｍ、６：１
μｍ、７：１００μｍ及び８：２μｍのようにしてもよい。
【００２２】 図２は、平衡状態でのヘテロ接合９のバンド曲がり（the band bending）を示
している。この例では、バンド・オフセットが完全に価電子帯における位置に定
められており、それは、接合がホールを受け入れないものとすべき場合に望まれ
る。ベース−エミッタのヘテロ接合９は、このようにして、エミッタからの多く
の多数キャリア注入を維持し、かつ同時に、ホールに対する増大したエネルギー
障壁によりベースからの少数キャリア注入を抑制するものとなる。矢印ｅ、ｈは
、それぞれ、ヘテロ接合を通過するために電子、ホールが進む道を表している。
このトランジスタは効率的であるが、矢印１０で例示したように、ベースの層内
へ注入された電子の一部がベース接点５の領域に到達し、その領域でそれらの到
達した電子がホールと再結合することになるため、図２で説明した有利な構造に
よる利益を完全に享受することはできない。これにより、エミッタとベースの間
に電圧（電源１１参照）を加えることにより生じるベース制御電流は、エミッタ
からベースへの電子の十分な注入を実現してトランジスタのオン状態において低
いコレクタ−エミッタ電圧を得るために比較的大きくしなければならないことに
なる。
している。この例では、バンド・オフセットが完全に価電子帯における位置に定
められており、それは、接合がホールを受け入れないものとすべき場合に望まれ
る。ベース−エミッタのヘテロ接合９は、このようにして、エミッタからの多く
の多数キャリア注入を維持し、かつ同時に、ホールに対する増大したエネルギー
障壁によりベースからの少数キャリア注入を抑制するものとなる。矢印ｅ、ｈは
、それぞれ、ヘテロ接合を通過するために電子、ホールが進む道を表している。
このトランジスタは効率的であるが、矢印１０で例示したように、ベースの層内
へ注入された電子の一部がベース接点５の領域に到達し、その領域でそれらの到
達した電子がホールと再結合することになるため、図２で説明した有利な構造に
よる利益を完全に享受することはできない。これにより、エミッタとベースの間
に電圧（電源１１参照）を加えることにより生じるベース制御電流は、エミッタ
からベースへの電子の十分な注入を実現してトランジスタのオン状態において低
いコレクタ−エミッタ電圧を得るために比較的大きくしなければならないことに
なる。
【００２３】 図３は、本発明の第２の好ましい実施形態によるヘテロ接合バイポーラトラン
ジスタを例示した図であり、この第２の好ましい実施形態は、図１に示した実施
形態の好ましい発展形を構成し、上に論説した問題に対処すると共に図１による
実施形態におけるヘテロ接合による利益を十分に享受するものである。このトラ
ンジスタは、接点電極５に次いで設けられ、かつ、ベース層の残部よりも高いｐ
形ドーピング濃度を有する、ベース層６のサブ層１１を配置してある点が図１に
よるトランジスタとは異なっている。そのサブ層１１は、例えば、ベース層より
も１桁ないし２桁の大きさ分高いドーピング濃度、すなわち、１０１９〜１０２ ０ ｃｍ−３のドーピング濃度を有するものとしてもよい。これにより、電子に対
するエネルギー障壁が導入されることになり、そのエネルギー障壁が接点電極５
から離れてコレクタの方へ向かう矢印１０の方向に電子の方向を変えることにな
るので、ベース層内へ注入される電子の再結合が著しく減少すると共に、より少
ないベース電流の下で低いオン状態電圧が実現されることになる。
ジスタを例示した図であり、この第２の好ましい実施形態は、図１に示した実施
形態の好ましい発展形を構成し、上に論説した問題に対処すると共に図１による
実施形態におけるヘテロ接合による利益を十分に享受するものである。このトラ
ンジスタは、接点電極５に次いで設けられ、かつ、ベース層の残部よりも高いｐ
形ドーピング濃度を有する、ベース層６のサブ層１１を配置してある点が図１に
よるトランジスタとは異なっている。そのサブ層１１は、例えば、ベース層より
も１桁ないし２桁の大きさ分高いドーピング濃度、すなわち、１０１９〜１０２ ０ ｃｍ−３のドーピング濃度を有するものとしてもよい。これにより、電子に対
するエネルギー障壁が導入されることになり、そのエネルギー障壁が接点電極５
から離れてコレクタの方へ向かう矢印１０の方向に電子の方向を変えることにな
るので、ベース層内へ注入される電子の再結合が著しく減少すると共に、より少
ないベース電流の下で低いオン状態電圧が実現されることになる。
【００２４】 図４に示したトランジスタの実施形態は、ベース層のＳｉＣよりも広いバンド
ギャップを有し、かつ、ｐ形にドープされた、例えばエミッタについて上に論説
した材料のうちのいずれかの、半導体材料のベース層の上面上の追加の層１２を
配置してある点が、図３によるトランジスタとは異なっており、そして、この層
１２は、図３による層１１と同じ機能を有することになり、すなわち、この層１
２は、電子に対するエネルギー障壁であって、それらをコレクタに向かう方に方
向転換させるエネルギー障壁を形成する。
ギャップを有し、かつ、ｐ形にドープされた、例えばエミッタについて上に論説
した材料のうちのいずれかの、半導体材料のベース層の上面上の追加の層１２を
配置してある点が、図３によるトランジスタとは異なっており、そして、この層
１２は、図３による層１１と同じ機能を有することになり、すなわち、この層１
２は、電子に対するエネルギー障壁であって、それらをコレクタに向かう方に方
向転換させるエネルギー障壁を形成する。
【００２５】 図５においては、ａ）図１によるトランジスタ、ｂ）図４によるトランジスタ
、及びｃ）理想的な一次元のヘテロ接合バイポーラトランジスタについて、コレ
クタ電流密度を１００Ａ／ｃｍ２の一定値として、Ａ／ｃｍ２単位でのベース電
流密度の（１０を底とした）対数に対するボルト単位でのコレクタ−エミッタ電
圧を例示してある。構造の遮断能力（the blocking capability of the structu
re）は１０ｋＶであり、かつ、ドリフト領域での想定されるキャリア寿命は１０
μｓである。曲線ｂについては、図３による実施形態についての曲線とほぼ完全
に一致することになると言うこともできる。ベース接点の近くにエネルギー障壁
を配置することにより、約０．２Ｖの低いコレクタ−エミッタ電圧を得るための
ベース電流密度がどのように１桁の大きさ分以上（すなわち一因数１０以上）低
減されるかが例示されている。
、及びｃ）理想的な一次元のヘテロ接合バイポーラトランジスタについて、コレ
クタ電流密度を１００Ａ／ｃｍ２の一定値として、Ａ／ｃｍ２単位でのベース電
流密度の（１０を底とした）対数に対するボルト単位でのコレクタ−エミッタ電
圧を例示してある。構造の遮断能力（the blocking capability of the structu
re）は１０ｋＶであり、かつ、ドリフト領域での想定されるキャリア寿命は１０
μｓである。曲線ｂについては、図３による実施形態についての曲線とほぼ完全
に一致することになると言うこともできる。ベース接点の近くにエネルギー障壁
を配置することにより、約０．２Ｖの低いコレクタ−エミッタ電圧を得るための
ベース電流密度がどのように１桁の大きさ分以上（すなわち一因数１０以上）低
減されるかが例示されている。
【００２６】 図６は、本発明の第４の好ましい実施形態によるバイポーラトランジスタを概
略的に例示した図であり、このバイポーラトランジスタは、ｎ形のエミッタ１３
、低ドープのｎ形のドリフト層１４及びｎ形のコレクタ１５を有している。さら
に、このバイポーラトランジスタは、エミッタ１３からある距離をおいてドリフ
ト層に埋め込まれたｐ形のグリッドにより形成されたベース１６を備えている。
隣接する各グリッド・バー１７は、それぞれの間にドリフト層の領域１８を残し
ている。コレクタだけでなくエミッタも、例えば４Ｈポリタイプ等の、結晶性Ｓ
ｉＣで作られたドリフト層より広いバンドギャップを有する半導体材料で作られ
ている。さらに、グリッド１６に対応するさらなるグリッド１９が、グリッド１
６とエミッタ１３の間の距離に対応するコレクタ１５への距離をおいてドリフト
層に埋め込まれている。したがって、このトランジスタは、それを２つの同一部
分に分割する側方の相称線（lateral symmetry line）を有するので、二方向性
の動作をさせることもできる。したがって、グリッド１９にベース電圧を加える
ことが可能となり、その場合には、グリッド１９は、ベースとなり、かつ、エミ
ッタとして層１５を有すると共にコレクタとして層１３を有することになる。こ
れにより、二方向性の電流伝導と二方向性のターンオフ能力とが実現されること
になる。さらに、エミッタからドリフト層内へ注入された電子は、多量にドーピ
ングがなされたｐ形のどの領域を通じても移送されることにはならず、短縮され
たキャリア寿命によって特徴付けられ、そして、ドリフト層における伝導プラズ
マ（conducting plasma）をそれのより長いキャリア寿命によって得るにはより
少ないベース電流が必要とされることになる。図６には、電圧源２０がどのよう
にグリッド１６、１７に加えられるかが概略的に例示されており、グリッド１９
についての対応する電圧源は要望に応じて設けられることになる。このタイプの
デバイスは、グリッドＨＢＴと呼ばれることもある。
略的に例示した図であり、このバイポーラトランジスタは、ｎ形のエミッタ１３
、低ドープのｎ形のドリフト層１４及びｎ形のコレクタ１５を有している。さら
に、このバイポーラトランジスタは、エミッタ１３からある距離をおいてドリフ
ト層に埋め込まれたｐ形のグリッドにより形成されたベース１６を備えている。
隣接する各グリッド・バー１７は、それぞれの間にドリフト層の領域１８を残し
ている。コレクタだけでなくエミッタも、例えば４Ｈポリタイプ等の、結晶性Ｓ
ｉＣで作られたドリフト層より広いバンドギャップを有する半導体材料で作られ
ている。さらに、グリッド１６に対応するさらなるグリッド１９が、グリッド１
６とエミッタ１３の間の距離に対応するコレクタ１５への距離をおいてドリフト
層に埋め込まれている。したがって、このトランジスタは、それを２つの同一部
分に分割する側方の相称線（lateral symmetry line）を有するので、二方向性
の動作をさせることもできる。したがって、グリッド１９にベース電圧を加える
ことが可能となり、その場合には、グリッド１９は、ベースとなり、かつ、エミ
ッタとして層１５を有すると共にコレクタとして層１３を有することになる。こ
れにより、二方向性の電流伝導と二方向性のターンオフ能力とが実現されること
になる。さらに、エミッタからドリフト層内へ注入された電子は、多量にドーピ
ングがなされたｐ形のどの領域を通じても移送されることにはならず、短縮され
たキャリア寿命によって特徴付けられ、そして、ドリフト層における伝導プラズ
マ（conducting plasma）をそれのより長いキャリア寿命によって得るにはより
少ないベース電流が必要とされることになる。図６には、電圧源２０がどのよう
にグリッド１６、１７に加えられるかが概略的に例示されており、グリッド１９
についての対応する電圧源は要望に応じて設けられることになる。このタイプの
デバイスは、グリッドＨＢＴと呼ばれることもある。
【００２７】 ドリフト層における隣接する各グリッド・バー間の側方距離は、１００〜２０
０Ｖの電圧が加えられるときに、隣接する各グリッド・バーを隔離するドリフト
層の部分１８が十分に空乏化することになるように選択され、これにより、その
ときから空間電荷領域が垂直に増大して行き、そして例えば１０ｋＶの遮断電圧
をとり得るようにする。
０Ｖの電圧が加えられるときに、隣接する各グリッド・バーを隔離するドリフト
層の部分１８が十分に空乏化することになるように選択され、これにより、その
ときから空間電荷領域が垂直に増大して行き、そして例えば１０ｋＶの遮断電圧
をとり得るようにする。
【００２８】 図７におけるグラフは、ａ）従来技術による在来のグリッドＢＪＴ（若しくは
グリッドＳＩＴ）のケース、ｂ）グリッドがＧａＮで形成されているケース、す
なわち、グリッドがＳｉＣよりも広い価電子帯と伝導帯の間のギャップを有する
半導体材料で形成されているケース、ｃ）エミッタだけがＧａＮのものである場
合、及びｄ）ベース・グリッドとエミッタの双方がＧａＮのものである場合につ
いて、コレクタ電流密度を１００Ａ／ｃｍ２の一定値として、Ａ／ｃｍ２単位で
のベース電流密度に対する図６によるトランジスタのボルト単位でのコレクタ−
エミッタ電圧を例示したものである。ｂ）、ｃ）、そして最後にｄ）による対策
をとることにより、如何に、トランジスタのオン状態を得るために必要なベース
電流をますます多く低減していくことができるかが示されている。構造の遮断能
力は１０ｋＶであり、かつ、ドリフト領域での想定されるキャリア寿命は１０μ
ｓである。
グリッドＳＩＴ）のケース、ｂ）グリッドがＧａＮで形成されているケース、す
なわち、グリッドがＳｉＣよりも広い価電子帯と伝導帯の間のギャップを有する
半導体材料で形成されているケース、ｃ）エミッタだけがＧａＮのものである場
合、及びｄ）ベース・グリッドとエミッタの双方がＧａＮのものである場合につ
いて、コレクタ電流密度を１００Ａ／ｃｍ２の一定値として、Ａ／ｃｍ２単位で
のベース電流密度に対する図６によるトランジスタのボルト単位でのコレクタ−
エミッタ電圧を例示したものである。ｂ）、ｃ）、そして最後にｄ）による対策
をとることにより、如何に、トランジスタのオン状態を得るために必要なベース
電流をますます多く低減していくことができるかが示されている。構造の遮断能
力は１０ｋＶであり、かつ、ドリフト領域での想定されるキャリア寿命は１０μ
ｓである。
【００２９】 図８は、各グリッド・バーがトランジスタの表面２１へ垂直に延び、かつ、隣
接する各グリッド・バー表面２２の間の前記表面の各領域上に各エミッタ部分１
３が配置されているという事実により、図６に示したものとは異なっている実施
形態によるトランジスタを例示した図である。このトランジスタは、図６に示し
たものと同じ原理によって機能し、かつ、それもまた二方向性に構成することも
できる。しかし、それは、あるプロセス設備（process equipment）を用いてよ
り容易に実現することもでき、すなわち、それは、より少ない処理過程を通じて
実現することもでき、また、グリッドをＳｉＣで形成するケースにおいては、こ
れは、先にエピタキシャル成長により形成したドリフト層内へのｐ形ドーパント
の高エネルギー注入によって実現することもできる。
接する各グリッド・バー表面２２の間の前記表面の各領域上に各エミッタ部分１
３が配置されているという事実により、図６に示したものとは異なっている実施
形態によるトランジスタを例示した図である。このトランジスタは、図６に示し
たものと同じ原理によって機能し、かつ、それもまた二方向性に構成することも
できる。しかし、それは、あるプロセス設備（process equipment）を用いてよ
り容易に実現することもでき、すなわち、それは、より少ない処理過程を通じて
実現することもでき、また、グリッドをＳｉＣで形成するケースにおいては、こ
れは、先にエピタキシャル成長により形成したドリフト層内へのｐ形ドーパント
の高エネルギー注入によって実現することもできる。
【００３０】 ｐ形ドーパントとして適切なものは、ＳｉＣについてはＢ及びＡｌであり、ま
た、Ｎは、好ましくは、ＳｉＣの層のエピタキシャル成長の間に任意の方法でそ
のＳｉＣの層の中に必然的に導入されるｎ形ドーパントとして用いることにして
もよい。
た、Ｎは、好ましくは、ＳｉＣの層のエピタキシャル成長の間に任意の方法でそ
のＳｉＣの層の中に必然的に導入されるｎ形ドーパントとして用いることにして
もよい。
【００３１】 本発明は、勿論、如何なる点においても上述した好ましい実施形態に限定され
るものではないが、その変形に対する多くの可能性は、特許請求の範囲に規定さ
れたような本発明の基本的な思想から逸脱することなく当業者にとっては明らか
であろう。
るものではないが、その変形に対する多くの可能性は、特許請求の範囲に規定さ
れたような本発明の基本的な思想から逸脱することなく当業者にとっては明らか
であろう。
【００３２】 上記記載及び特許請求の範囲においてなされている材料の定義については、必
然的な不純物（inevitable impurities）をも当然に含む点に注意されたい。
然的な不純物（inevitable impurities）をも当然に含む点に注意されたい。
【００３３】 例えば、図６及び図８に示したタイプのデバイスにおいてグリッドを一つだけ
有するものとすることも可能であり、その場合には、それは一方向性（uni-dire
ctional）のものとなる。
有するものとすることも可能であり、その場合には、それは一方向性（uni-dire
ctional）のものとなる。
【００３４】 “トランジスタ”は、ここでの記載及び特許請求の範囲において、コレクタの
下に第１の伝導形によりドープされた追加の層を配置するケース、すなわち、サ
イリスタのようなデバイスを実現するための、例えば図３の実施形態において多
量にドープしたｐ形層等を配置するケースをも、包含すると解釈すべきものであ
る。
下に第１の伝導形によりドープされた追加の層を配置するケース、すなわち、サ
イリスタのようなデバイスを実現するための、例えば図３の実施形態において多
量にドープしたｐ形層等を配置するケースをも、包含すると解釈すべきものであ
る。
【００３５】 垂直方向においてドリフト層７、１４のドーピング濃度を変化させることも可
能である。
能である。
【００３６】 伝導特性を制御（調整）するために採用可能な他の対策としては、ドリフト層
７、１４における電荷キャリアの寿命を要望されるレベルに下げることが挙げら
れる。これは、例えば、高エネルギーの電子、陽子ないしイオンによるその照射
（irradition）によって実現することもできる。
７、１４における電荷キャリアの寿命を要望されるレベルに下げることが挙げら
れる。これは、例えば、高エネルギーの電子、陽子ないしイオンによるその照射
（irradition）によって実現することもできる。
【００３７】 ＳｉＣに対する格子整合（低いトラップ密度（trap density）を持つ優れた界
面）とＳｉＣよりも広いエネルギー・バンド・ギャップとの最適な組合せを成し
遂げるためには、第１の層について上述した材料以外の他の材料を用いて、この
層と隣接するＳｉＣの層との間の段階的な接合を実現するようにすることも可能
である。
面）とＳｉＣよりも広いエネルギー・バンド・ギャップとの最適な組合せを成し
遂げるためには、第１の層について上述した材料以外の他の材料を用いて、この
層と隣接するＳｉＣの層との間の段階的な接合を実現するようにすることも可能
である。
【図１】 本発明の第１の好ましい実施形態によるヘテロ接合バイポーラト
ランジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）の概略的な断面図
である。
ランジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）の概略的な断面図
である。
【図２】 図１によるトランジスタにおけるエミッタとベースの間のヘテロ
接合のバンド図である。
接合のバンド図である。
【図３】 本発明の第２の好ましい実施形態によるトランジスタの図１に対
応した図である。
応した図である。
【図４】 本発明の第３の好ましい実施形態によるトランジスタの図である
。
。
【図５】 本発明の異なる実施形態によるトランジスタについてのベース電
流密度の対数に対するコレクタ−エミッタ電圧のグラフである。
流密度の対数に対するコレクタ−エミッタ電圧のグラフである。
【図６】 本発明の第４の好ましい実施形態によるトランジスタの図１に対
応した図である。
応した図である。
【図７】 図６に示したタイプの本発明による異なるトランジスタのグリッ
ド電流密度に対するコレクタ−エミッタ電圧のグラフである。
ド電流密度に対するコレクタ−エミッタ電圧のグラフである。
【図８】 図６によるトランジスタの変形である本発明の第５の好ましい実
施形態によるトランジスタの一部の図１に対応した図である。
施形態によるトランジスタの一部の図１に対応した図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブレイトホルツ， ボー スウェーデン国 エス−724 77 ヴェス テロス， ストルヴェルクスガタン ８ Ｆターム(参考） 5F003 AP06 BB01 BC01 BE04 BF06 BM01 BM02 BP21
Claims (20)
- 【請求項１】 少なくとも結晶性ＳｉＣの低ドープのドリフト層（７、１４
）を有するバイポーラトランジスタであって、隣接するＳｉＣの層よりも広い伝
導帯と価電子帯の間のエネルギーギャップを有する半導体材料の、少なくとも一
つの第１の層（２、１２、１３、１５、１６、１９）を有する、ことを特徴とす
るバイポーラトランジスタ。 - 【請求項２】 トランジスタのエミッタ（２、１３、１５）が一つの前記第
１の層である、ことを特徴とする請求項１記載のトランジスタ。 - 【請求項３】 請求項２記載のトランジスタにおいて、第１の伝導形によっ
てドープされ、かつ、トランジスタのエミッタ（２）及びコレクタ（４）を物理
的に隔離する、連続したベース層（６）を有し、それらのエミッタ（２）及びコ
レクタ（４）が逆の第２の伝導形によってドープされており、また、手段（１１
、１２）が、ベース層との接点を成す電極に次いで配置され、エミッタからベー
ス層内へ注入される少数電荷キャリアに対するエネルギー障壁を導入し、それら
少数電荷キャリアのベース接点電極における再結合を減少させる、ことを特徴と
するトランジスタ。 - 【請求項４】 請求項３記載のトランジスタにおいて、前記手段は、前記接
点電極（５）に次いで設置され、かつ、ベース層の残部よりも高い前記第１の伝
導形のドーピング濃度を有する、前記ベース層（６）のサブ層（１１）によって
形成されている、ことを特徴とするトランジスタ。 - 【請求項５】 請求項３記載のトランジスタにおいて、前記手段は、ベース
層の接点電極を形成するためのベース層（６）に次ぐ一つの前記第１の層（１２
）の配置によって形成され、かつ、第１の伝導形によってドープされている、こ
とを特徴とするトランジスタ。 - 【請求項６】 請求項１又は２のいずれかに記載のトランジスタにおいて、
トランジスタのベースは、第１の伝導形によってドープされ、かつ、逆の第２の
伝導形によってドープされたドリフト層（１４）に、隣接する各グリッド・バー
（１７）の間にドリフト層の領域（１８）を残しつつ、埋め込まれた、グリッド
（１６、１９）によって形成され、トランジスタのエミッタ（１３）及びコレク
タ（１５）もまた、前記第２の伝導形によってドープされている、ことを特徴と
するトランジスタ。 - 【請求項７】 請求項６記載のトランジスタにおいて、一方（１６）がエミ
ッタの近くに配置され、かつ、他方（１９）がコレクタの近くに配置された、２
つのベース・グリッドを有し、トランジスタが電流伝導及びターンオフ能力に関
して二方向性となり、かつ、トランジスタの各態様での動作においてエミッタに
最も近いベース・グリッドがトランジスタを制御するのに用いられるように配置
されている、ことを特徴とするトランジスタ。 - 【請求項８】 ベース・グリッド（１６、１９）が一つの前記第１の層であ
る、ことを特徴とする請求項６又は７記載のトランジスタ。 - 【請求項９】 請求項８記載のトランジスタにおいて、ベース・グリッド（
１６、１９）及びエミッタ（１３、１５）の双方は、ドリフト層のＳｉＣよりも
広い伝導体と価電子帯の間のエネルギーギャップを有する材料の前記第１の層で
ある、ことを特徴とするトランジスタ。 - 【請求項１０】 請求項６ないし９のいずれかに記載のトランジスタにおい
て、異なる各グリッド・バーがトランジスタの表面（１７、２１）に垂直に延び
、かつ、隣接する各グリッド・バー表面（２２）の間の前記表面の領域上にエミ
ッタ部分（１３）が配置されている、ことを特徴とするトランジスタ。 - 【請求項１１】 請求項６ないし１０のいずれかに記載のトランジスタにお
いて、トランジスタのエミッタとコレクタの間の逆方向に、３００Ｖを超える電
圧が加えられるときに、好ましくは２００Ｖを超える電圧が加えられるときには
既に、隣接する各グリッド・バーを隔離するドリフト層の領域（１８）が完全に
空乏化することになるように、ドリフト層（１４）における隣接する各グリッド
・バー（１７）間の側方距離が選択される、ことを特徴とするトランジスタ。 - 【請求項１２】 請求項９ないし１１のいずれかに記載のトランジスタにお
いて、前記第１の層とそれに隣接するＳｉＣの層との間の接合（９）が、前記隣
接するＳｉＣの層から離れる方向において変化する第１の層の組成に従って段階
的になっている、ことを特徴とするトランジスタ。 - 【請求項１３】 前記第１の層（２、１２、１３、１５、１６、１９）が主
要構成要素として３Ｂ−窒化物群を有する、ことを特徴とする請求項１ないし１
２のいずれかに記載のトランジスタ。 - 【請求項１４】 前記第１の層（２、１２、１３、１５、１６、１９）が前
記主要構成要素としてＡｌｘＧａ１−ｘＮを有する、ことを特徴とする請求項１
３記載のトランジスタ。 - 【請求項１５】 ｘが０．２よりも小さいことを特徴とする請求項１４記載
のトランジスタ。 - 【請求項１６】 請求項１４又は１５記載のトランジスタにおいて、前記第
１の層とそれに隣接するＳｉＣの層との間の接合（９）が、前記隣接するＳｉＣ
の層から離れる方向において減少していくｘに従って段階的になっている、こと
を特徴とするトランジスタ。 - 【請求項１７】 請求項１４ないし１６のいずれかに記載のトランジスタに
おいて、前記第１の層（２、１２、１３、１５、１６、１９）は、前記第１の層
と隣接するＳｉＣの層との間の界面を形成するＡｌＮの薄いサブ層を有する、こ
とを特徴とするトランジスタ。 - 【請求項１８】 請求項１ないし１１のいずれかに記載のトランジスタにお
いて、前記第１の層は、隣接するＳｉＣの層とは異なる他のポリタイプの結晶性
ＳｉＣでできている、ことを特徴とするトランジスタ。 - 【請求項１９】 高い電力及び／又は高い電圧での用途のための、請求項１
ないし１８のいずれかに記載のトランジスタの使用。 - 【請求項２０】 請求項１９記載の使用において、逆バイアスにされたとき
に、５ｋＶよりも高く、特に１０ｋＶよりも高く、かつ、好ましくは２０ｋＶよ
りも高く、電圧を保持することができるように構成される、ことを特徴とする使
用。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9901410-2 | 1999-04-21 | ||
| SE9901410A SE9901410D0 (sv) | 1999-04-21 | 1999-04-21 | Abipolar transistor |
| PCT/SE2000/000698 WO2000065636A2 (en) | 1999-04-21 | 2000-04-12 | A bipolar transistor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002543585A true JP2002543585A (ja) | 2002-12-17 |
| JP2002543585A5 JP2002543585A5 (ja) | 2007-05-24 |
| JP4959872B2 JP4959872B2 (ja) | 2012-06-27 |
Family
ID=20415286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000614486A Expired - Lifetime JP4959872B2 (ja) | 1999-04-21 | 2000-04-12 | バイポーラトランジスタ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6313488B1 (ja) |
| EP (1) | EP1186049B1 (ja) |
| JP (1) | JP4959872B2 (ja) |
| AT (1) | ATE501526T1 (ja) |
| DE (1) | DE60045708D1 (ja) |
| SE (1) | SE9901410D0 (ja) |
| WO (1) | WO2000065636A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247545A (ja) * | 2003-02-14 | 2004-09-02 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332565A (ja) * | 2000-05-25 | 2001-11-30 | Nec Corp | 負性微分抵抗素子およびその製造方法 |
| US7132701B1 (en) * | 2001-07-27 | 2006-11-07 | Fairchild Semiconductor Corporation | Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods |
| US6870204B2 (en) * | 2001-11-21 | 2005-03-22 | Astralux, Inc. | Heterojunction bipolar transistor containing at least one silicon carbide layer |
| JP2004200391A (ja) * | 2002-12-18 | 2004-07-15 | Hitachi Ltd | 半導体装置 |
| US7804106B2 (en) * | 2003-01-06 | 2010-09-28 | Nippon Telegraph And Telephone Corporation | P-type nitride semiconductor structure and bipolar transistor |
| JP4777699B2 (ja) | 2005-06-13 | 2011-09-21 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US7868335B1 (en) * | 2008-08-18 | 2011-01-11 | Hrl Laboratories, Llc | Modulation doped super-lattice sub-collector for high-performance HBTs and BJTs |
| US9742385B2 (en) | 2013-06-24 | 2017-08-22 | Ideal Power, Inc. | Bidirectional semiconductor switch with passive turnoff |
| US9799731B2 (en) | 2013-06-24 | 2017-10-24 | Ideal Power, Inc. | Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors |
| GB2522362B (en) | 2013-06-24 | 2015-11-11 | Ideal Power Inc | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
| US9236458B2 (en) * | 2013-07-11 | 2016-01-12 | Infineon Technologies Ag | Bipolar transistor and a method for manufacturing a bipolar transistor |
| US11637016B2 (en) | 2013-12-11 | 2023-04-25 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
| US9355853B2 (en) | 2013-12-11 | 2016-05-31 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
| KR102450784B1 (ko) | 2014-11-06 | 2022-10-05 | 아이디얼 파워 인크. | 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템 |
| CN105977287B (zh) * | 2016-07-25 | 2018-11-09 | 电子科技大学 | 一种碳化硅双极结型晶体管 |
| CN111081543A (zh) * | 2019-12-26 | 2020-04-28 | 深圳第三代半导体研究院 | 一种基于二维材料/氮化镓的双极型三极管及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945394A (en) * | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
| US5319220A (en) * | 1988-01-20 | 1994-06-07 | Sharp Kabushiki Kaisha | Silicon carbide semiconductor device |
| US4985742A (en) * | 1989-07-07 | 1991-01-15 | University Of Colorado Foundation, Inc. | High temperature semiconductor devices having at least one gallium nitride layer |
| JP3339508B2 (ja) * | 1992-03-24 | 2002-10-28 | 住友電気工業株式会社 | 半導体装置 |
| EP0562549B1 (en) | 1992-03-24 | 1998-07-01 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor containing silicon carbide |
| US5847414A (en) * | 1995-10-30 | 1998-12-08 | Abb Research Limited | Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride |
| US5641975A (en) | 1995-11-09 | 1997-06-24 | Northrop Grumman Corporation | Aluminum gallium nitride based heterojunction bipolar transistor |
| US5910665A (en) * | 1995-12-29 | 1999-06-08 | Texas Instruments Incorporated | Low capacitance power VFET method and device |
| SE9600199D0 (sv) * | 1996-01-19 | 1996-01-19 | Abb Research Ltd | A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer |
| SE9601176D0 (sv) * | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A method for producing a semiconductor device having semiconductor layers of SiC by the use of an implanting step and a device produced thereby |
| US6011279A (en) * | 1997-04-30 | 2000-01-04 | Cree Research, Inc. | Silicon carbide field controlled bipolar switch |
-
1999
- 1999-04-21 SE SE9901410A patent/SE9901410D0/xx unknown
- 1999-06-15 US US09/333,296 patent/US6313488B1/en not_active Expired - Lifetime
-
2000
- 2000-04-12 WO PCT/SE2000/000698 patent/WO2000065636A2/en active Application Filing
- 2000-04-12 JP JP2000614486A patent/JP4959872B2/ja not_active Expired - Lifetime
- 2000-04-12 EP EP00928024A patent/EP1186049B1/en not_active Expired - Lifetime
- 2000-04-12 DE DE60045708T patent/DE60045708D1/de not_active Expired - Lifetime
- 2000-04-12 AT AT00928024T patent/ATE501526T1/de not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247545A (ja) * | 2003-02-14 | 2004-09-02 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000065636A3 (en) | 2001-01-25 |
| WO2000065636A8 (en) | 2001-07-12 |
| DE60045708D1 (de) | 2011-04-21 |
| WO2000065636A2 (en) | 2000-11-02 |
| SE9901410D0 (sv) | 1999-04-21 |
| EP1186049A2 (en) | 2002-03-13 |
| JP4959872B2 (ja) | 2012-06-27 |
| ATE501526T1 (de) | 2011-03-15 |
| EP1186049B1 (en) | 2011-03-09 |
| US6313488B1 (en) | 2001-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430834B1 (ko) | 쇼트키장벽정류기와그제조방법 | |
| KR101309674B1 (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
| JP2002543585A (ja) | バイポーラトランジスタ | |
| US20060267021A1 (en) | Power devices and methods of manufacture | |
| JP4895918B2 (ja) | ロバスト性が高く、スイッチング損失の少ない、ソフトスイッチング半導体素子 | |
| US8829533B2 (en) | Silicon carbide semiconductor device | |
| CN104733519A (zh) | 半导体器件 | |
| JP2014056942A (ja) | 電力用半導体装置 | |
| JP2006332127A (ja) | 電力用半導体装置 | |
| EP0615292A1 (en) | Insulated gate bipolar transistor | |
| CN112271218A (zh) | 功率半导体器件及其制备方法 | |
| JP5406508B2 (ja) | 横型ｓｂｄ半導体装置 | |
| JP4850997B2 (ja) | ＧａＮ系トランジスタ | |
| Ueda | Renovation of power devices by GaN-based materials | |
| CN107516670B (zh) | 一种具有高电流上升率的栅控晶闸管 | |
| CN114551601B (zh) | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet | |
| CN110970499B (zh) | GaN基横向超结器件及其制作方法 | |
| JP3885616B2 (ja) | 半導体装置 | |
| CN110534582B (zh) | 一种具有复合结构的快恢复二极管及其制造方法 | |
| CN112366227A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
| JP2006269824A (ja) | 半導体装置およびその製造方法 | |
| KR102600058B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN114284344B (zh) | 一种优化电流分布的碳化硅结势垒肖特基二极管 | |
| CN116913973B (zh) | 一种电流能力优化的沟槽碳化硅mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110506 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110513 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110707 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120322 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4959872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |