JP4959872B2 - バイポーラトランジスタ - Google Patents
バイポーラトランジスタ Download PDFInfo
- Publication number
- JP4959872B2 JP4959872B2 JP2000614486A JP2000614486A JP4959872B2 JP 4959872 B2 JP4959872 B2 JP 4959872B2 JP 2000614486 A JP2000614486 A JP 2000614486A JP 2000614486 A JP2000614486 A JP 2000614486A JP 4959872 B2 JP4959872 B2 JP 4959872B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- bipolar transistor
- emitter
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006798 recombination Effects 0.000 claims description 19
- 238000005215 recombination Methods 0.000 claims description 19
- 239000002800 charge carrier Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000001629 suppression Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- QIVUCLWGARAQIO-OLIXTKCUSA-N (3s)-n-[(3s,5s,6r)-6-methyl-2-oxo-1-(2,2,2-trifluoroethyl)-5-(2,3,6-trifluorophenyl)piperidin-3-yl]-2-oxospiro[1h-pyrrolo[2,3-b]pyridine-3,6'-5,7-dihydrocyclopenta[b]pyridine]-3'-carboxamide Chemical compound C1([C@H]2[C@H](N(C(=O)[C@@H](NC(=O)C=3C=C4C[C@]5(CC4=NC=3)C3=CC=CN=C3NC5=O)C2)CC(F)(F)F)C)=C(F)C=CC(F)=C1F QIVUCLWGARAQIO-OLIXTKCUSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【０００１】
（発明の分野及び従来の技術）
本発明は、少なくとも結晶性ＳｉＣの低ドープのドリフト層（a low doped drift layer of crystalline SiC）を有するバイポーラトランジスタに関する。
【０００２】
ＳｉＣは、高い耐熱性、高い熱伝導性及び高いブレークダウン領域のようないくつかの優れた物理特性を有しており、特に、その高いブレークダウン領域は、Ｓｉについてよりも約１０倍高く、ＳｉＣを、デバイスの遮断状態中に高い電圧が発生し得るという条件下で動作する高出力デバイス用の材料に、よく適したものとしている。その高いブレークダウン領域は、ＳｉＣのトランジスタを比較的薄くすることを可能にし、そしてさらに、その遮断状態中にオン状態損失を減らしつつ高い電圧を保持することを可能にしている。
【０００３】
本発明は、特に高出力の用途に適したバイポーラトランジスタを中心として利用され、具体的には、例えばＨＶＤＣ変換局（HVDC converter stations）におけるもののような異なるタイプの変換器等での、電力量の配電及び送電の分野において利用され、以下ではそれに関して説明する。しかし、本発明は、高い電力及び／又は電圧を取り扱うためのトランジスタに限定されるとみなすべきものではない。他の適用可能なものとしては、例えば電流ブレーカや電流リミッタ等が挙げられる。
【０００４】
上に定義したような“ドリフト層”は、幅広く解釈されるべきものであり、コレクタの部分であってもよく、さらに、かかるトランジスタの構成によってはベースの部分であってもよい場合もある。
【０００５】
既に知られているこのタイプのトランジスタは、通常ではバイポーラ接合トランジスタ（ＢＪＴ(Bipolar Junction Transistor)）と呼ばれており、高出力用途向きの既に知られているそのトランジスタにおいて主に難点となっているのは、トランジスタのベース用の接点に供給しなければならない大きな制御電流である。小さな制御電流を実現するためにはベース幅を非常に小さくする必要があるが、薄いベース層は、ドーピングを多くしなければ突抜け現象によるブレークダウン（punch-through breakdown）によって損なわれる。ベースの多量なドーピングは、エミッタの注入効率を下げ、かつ、これによって制御電流を増大させる。このことは、実際には、トランジスタのオン状態においてベース接点に大きな制御電流を供給しなければならず、不必要でかつ大抵は許容できない高い電力損失を生じさせる結果となる。
【０００６】
（発明の要約）
本発明の目的は、導入部分で定義したタイプのバイポーラトランジスタであって、既に知られている上記のトランジスタよりも効率的に動作する、すなわち、少ないオン状態損失と少ないベース電流で動作する、バイポーラトランジスタを提供することであり、そのバイポーラトランジスタにおいては、上で論説した難点が軽減される。
【０００７】
本発明の比較参照例として、隣接するＳｉＣの層よりも伝導帯と価電子帯の間の広いエネルギーギャップを有する半導体材料の第１の層を少なくとも一つ有するようなトランジスタを提供する。したがって、そのようなトランジスタは、少なくとも２つの異なる材料の半導体層を有することになるので、ヘテロ接合バイポーラトランジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）と呼ばれることがある。しかし、ここで強調すべき点として、この定義付けは、より広いバンドギャップを有する前記半導体材料を、近隣の層に用いるポリタイプのＳｉＣより広いバンドギャップを有するポリタイプのＳｉＣによって形成するケースをも含む、という点がある。
【０００８】
そのようなより広いバンドギャップ材料の上記第１の層の導入は、すべての層が同じ結晶性ＳｉＣの半導体材料でできているバイポーラトランジスタに対して必要となるベース電流よりも小さいベース電流を用いることによってトランジスタのオン状態を成し遂げることを可能にし、これによってトランジスタのオン状態損失を低減することを可能にする、ということが発見されている。
【０００９】
比較参照例によれば、トランジスタのエミッタが一つの前記第１の層とされる。この結果、エミッタとベースの間がヘテロ接合となり、そして、このヘテロ接合は、（ベースの多量なドーピングを伴う場合であっても）それ故に低い障壁を通じてエミッタから多くのキャリア注入を維持し、かつ、ベースからのキャリア注入に対する増大した価電子帯障壁によってベースからのキャリア注入を抑制し、低いエミッタ注入効率と増大するベース制御電流を結果として生じる通常のバイポーラトランジスタにおけるベースの多量なドーピングによる問題を解決する。
【００１０】
本発明の実施形態によれば、少なくとも１つの結晶性ＳｉＣの低ドープのドリフト層（７）を有するバイポーラトランジスタであって、ＳｉＣの隣接するベース層（６）よりも伝導帯と価電子帯の間のエネルギーギャップが広いエミッタ層（２）を有し、前記ベース層（６）は、第１の導電型によってドープされ、かつ、前記エミッタ層（２）及びコレクタ層（４）を物理的に隔離し、前記エミッタ層（２）及び前記コレクタ層（４）は、逆の導電型である第２の導電型によってドープされ、再結合抑制層（１１，１２）がベース接点電極（５）に隣接して配置され、前記再結合抑制層（１１，１２）は、前記エミッタ層（２）から前記ベース層（６）内へ注入された少数電荷キャリアに対するエネルギー障壁を構成し、前記少数電荷キャリアの前記ベース接点電極における再結合を減少させ、前記再結合抑制層（１１，１２）は、前記ベース接点電極（５）と前記ベース層（６）との間に介在する、ことを特徴とするバイポーラトランジスタが提供される。
ベース接点における少数電荷キャリアの再結合の問題を解決せずにエミッタとベースの間にヘテロ接合を持つＨＢＴ構造の利点を完全に獲得することはできないということが分かっている。その問題の解決がなされなければ、エミッタからベース層内へ注入される少数電荷キャリアの大部分が逆の電荷のキャリアとの再結合を通じてベース接点により“吸収”されることになるので、ＨＢＴ構造の利点が失われることになり得る。その結果、与えられるベース電流の下でより高いコレクタ−エミッタ電圧を生じる、すなわち、一定のコレクタ−エミッタ電圧に対してより大きなベース電流が必要とされる。しかし、この問題は、少数電荷キャリアに対してエネルギー障壁を形成する前記再結合抑制層の導入によって解決され、それによる結果として、ベース接点に近づいて来るそれら電荷キャリアを代わりにコレクタの方向に向かわせる方向転換を生じさせる。
【００１１】
本発明の好ましい実施形態によれば、前記再結合抑制層（１１）は、前記ベース層（６）よりも高い前記第１の導電型のドーピング濃度を有する（第1のケース）。別の好ましい実施形態によれば、前記再結合抑制層（１２）は、前記ベース層（６）よりも伝導帯と価電子帯の間のエネルギーギャップが広い（第２のケース）。これにより、少数電荷キャリアに対するエネルギー障壁が、第１のケースではより高い前記ドーピング濃度によって形成され、また、第２のケースではベース接点におけるヘテロ接合の導入によって形成され、そして、双方の対策がベース接点での電子の再結合を効率的に減少させるようになっている。
【００１２】
参考例によれば、トランジスタのベースは、第１の伝導形によってドープされ、かつ、隣接する各グリッド・バーの間にドリフト層の領域を残しつつ逆の第２の伝導形によってドープされたドリフト層に埋め込まれたグリッドによって形成されており、トランジスタのエミッタ及びコレクタも前記第２の伝導形によってドープされている。この全く新たな構成（設計）によるバイポーラトランジスタもオン状態損失を効率的に低減するものとなる。これは、主に、エミッタからドリフト層内へ注入される電荷キャリアが、それらが少数電荷キャリアであるどの層にも移送されることにならないという事実により、成し遂げられ、この事実は、電荷キャリアの寿命がより長いことを意味している。また、第１の伝導形の電荷キャリアのより少ない電流でドリフト層においてプラズマを得、低いコレクタ−エミッタ電圧を得るために必要なベース制御電流が減少するようにすることも可能となる。これは、エミッタがｎ形であり、したがってベース層がｐ形であるケースにおいて、エミッタから注入される電子がｐドープされた（p-doped）領域を通過して移送されることがなくなり、かつ、例えばＢドープ及びＡｌドープのＳｉＣ（B- and Al-doped SiC）における再結合中心によって標準的なＨＢＴの多量にドープされたｐ−ベース（highly doped p-base）での寿命を非常に短く制限される可能性が回避され、そして、グリッドを通じて供給されるより少ないホール電流でプラズマを得ることもできる、ということを意味している。
【００１３】
上記参考例のさらなる改良形態によれば、トランジスタは、２つのベース・グリッドを具備し、一方がエミッタの近くに配置され、かつ、他方がコレクタの近くに配置されたものとし、トランジスタが電流伝導及びターンオフ能力（turn-off capabilities）に関して二方向性（bi-directional）となり、かつ、トランジスタの各態様での動作においてエミッタに最も近いベース・グリッドがトランジスタを制御するのに用いられるように配置されるようにする。その結果、これは、トランジスタの動作をより柔軟なものとし、かつ、その適用可能な用途を広げることになる。また、ダイオードのアノード側からのホールの注入を増大させることも可能になり、そのホールの注入を増大させることがオン状態損失のさらなる低減をもたらすことになる。
【００１４】
参考例によれば、ベース・グリッドが一つの前記第１の層とされる。これは、目標とされる低いオン状態電圧を得るために必要なベース電流を減少させることになり、それ故に一つの前記第１の層としてエミッタの構成を意図し、そして、特に有利な点として、ベース・グリッドとエミッタの双方が、ドリフト層のＳｉＣよりも広い伝導帯と価電子帯の間のエネルギーギャップを有する材料の一の前記第１の層であるという点があり、それは、低いコレクタ−エミッタ電圧に必要なベース電流を一桁の大きさ分以上に非常に著しく減少させる。
【００１５】
参考例によれば、それぞれ異なるグリッド・バーがトランジスタの表面に対して垂直に延び、かつ、前記表面における隣接する各グリッド・バー表面間の領域上にエミッタ部分が配置される。この構成は、ドリフト層内へのドーパントの高エネルギー注入によってグリッド・バーを生成することが望まれる場合により好ましいものとなり得るが、その生成のために再成長（regrowth）の手法を用いる場合にグリッド・バーを前記表面から垂直に隔離させることも可能である。
【００１６】
参考例によれば、ドリフト層における隣接する各グリッド・バー間の側方距離（lateral distance）は、トランジスタのエミッタとコレクタの間の逆方向に３００Ｖを超える電圧が加えられるときに（好ましくは２００Ｖを超える電圧が加えられるときには既に）、隣接する各グリッド・バーを隔離するドリフト層の部分が完全に空乏化することになるように、選択される。これにより、遮断したｐｎ接合を形成する前記第１の伝導形の連続した層が比較的低い電圧で生成されることになるので、それから空間電荷領域が垂直に増大して行ってより一層高い電圧をとり得ることとなり、ダイオードの遮断状態において１０ｋＶを十分に上回る電圧をとり得ることになる。
【００１７】
本発明の他の好ましい実施形態によれば、前記エミッタ層（２）は主成分として３族の窒化物を有し、特にＡｌｘＧａ１−ｘＮを前記主成分として用いるのが好ましい。かかる半導体材料は、ＳｉＣよりも広いバンドギャップを有し、かつ、ＳｉＣに対して良好な格子整合（lattice match）を有するものとなるので、ヘテロ接合において高品質な界面を形成することもでき、その界面が劣悪であれば界面トラップ（interface traps）での電荷キャリアの再結合の割合が高くなる結果としてヘテロ接合の利点が全く失われることになるため、かかる高品質な界面は必須である。ＡＩＮは、ＳｉＣに対し、それらのすべての構成要素のうちで最良の格子整合を有し、かつ、６ＨＳｉＣに対しての不整合は０．７％程度と低い。したがって、ｘをヘテロ接合近くに高くするのも好ましいこととなり得るが、ＡＩＮをドープする困難性により、これまでのところ如何なるケースにおいても、ＧａＮを別のやり方で第１の層用の前記材料としてより適切なものにすることになっており、また、前記第１の層におけるドーパントの十分に高い濃度を得るためにはｘが０．２よりも小さいことが好ましい。したがって、ｘの選択は、格子整合とドーピングのレベルとの間の折衷案によるものとなり、この問題は、将来において不純物ドーピングがより発達した時に解決され得る。この結果、本発明の好ましい実施形態によるトランジスタは、前記エミッタ層（２）とそれに隣接するＳｉＣのベース層との間の接合を有し、その接合がＳｉＣの前記ベース層から離れる方向において減少していくｘに従って（ｘに応じて）段階的なもの（graded）となる。前記エミッタ層のそのような構造は、ＳｉＣの隣接ベース層に対する優れた格子整合と十分に高くしたドーピング濃度との組合せを可能にする。この問題を解決する他の方法としては、前記エミッタ層とＳｉＣのベース層との間の界面を形成するＡＩＮの薄いサブ層を設ける。かかるサブ層は、非常に薄くてもよく、原子層（atom layers）のオーダーであってもよい。
その他、たとえば、前記エミッタ層は、隣接するＳｉＣのベース層（６）とは異なるポリタイプの結晶性ＳｉＣで構成されてよい。本発明のバイポーラトランジスタは、高電力及び／又は高電圧での用途に応用できる。
【００１８】
本発明のさらなる好ましい特性や利点は、以下の説明と他の従属請求項から明らかとなるであろう。
【００１９】
（図面の簡単な説明）
添付図面を参照しつつ、例として挙げる本発明の好ましい実施形態の具体的な説明を以下に続けて行う。
図面において、
図１は、比較参照例によるヘテロ接合バイポーラトランジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）の概略的な断面図であり、
図２は、図１によるトランジスタにおけるエミッタとベースの間のヘテロ接合のバンド図であり、
図３は、本発明の好ましい実施形態によるトランジスタの図１に対応した図であり、
図４は、本発明の別の好ましい実施形態によるトランジスタの図であり、
図５は、参考例によるトランジスタについてのベース電流密度の対数に対するコレクタ−エミッタ電圧のグラフであり、
図６は、参考例によるトランジスタの図１に対応した図であり、
図７は、図６に示した参考例による異なるトランジスタのグリッド電流密度に対するコレクタ−エミッタ電圧のグラフであり、
図８は、図６によるトランジスタの変形である、トランジスタの一部の図１に対応した図である。
【００２０】
（発明の好ましい実施形態の詳細な説明）
図１には、比較参照例として、例えば４Ｈ−ポリタイプ（4H-polytype）等のＳｉＣで作られたヘテロ接合バイポーラトランジスタを概略的に例示してある。ただし、ここで注意すべきこととして、この図に示したこのデバイスにおける各領域の相対的な寸法は、図示の明確性のためだけに選定したものに過ぎず、このことは他の図面においても同様である。
【００２１】
このトランジスタは、３つの電極、すなわち、エミッタ２に対する接点（接触部）を成す一つの電極１と、コレクタ４に対する接点を成す電極３と、ベース６に対する接点を成す電極５とを有している。エミッタ２は、第１の伝導形によってドープされており、以下においては、説明の全体を通じてこの第１の伝導形がｎ形であるものと考えることにするが、すべての別の実施形態においてすべての層の伝導形を逆のものに交換することが可能である点には特に留意されたい。図５及び図７に示した数字の値を得るに当たっては、例を示すという目的で次に述べるドーピングや層の厚さの代表的な値を用いている。エミッタのドーピング濃度は、５．１０１８ｃｍ−３である。ベース６は、ｐ形にドープされ、かつ、例えば１０１８ｃｍ−３のドーピング濃度を有するものとしてもよく、これに対して、コレクタ４は、ｎ形のものであり、かつ、約１０１４ｃｍ−３のドーピング濃度の低ドープのドリフト層７と約１０１８ｃｍ−３のドーピング濃度の高ドープの層８とを有するものとなっている。ベース及びコレクタはＳｉＣのものであるのに対し、エミッタは、ベース層６におけるＳｉＣよりも広い価電子帯と伝導帯の間のエネルギーギャップを有する半導体材料のものであり、かつ、それは、好ましくはＡｌｘＧａ１−ｘＮであり、ＡｌｘＧａ１−ｘＮは、バンドギャップを３．３３ｅＶ（ＧａＮ）から６．２ｅＶ（ＡｌＮ）まで変化させることを可能にする。それは、ベースに次ぐ、それに対する界面を改良するための、ＡｌＮの薄いサブ層２３を有するものとしてもよい。各層の厚さは、２：１μｍ、６：１μｍ、７：１００μｍ及び８：２μｍのようにしてもよい。
【００２２】
図２は、平衡状態でのヘテロ接合９のバンド曲がり（the band bending）を示している。この例では、バンド・オフセットが完全に価電子帯における位置に定められており、それは、接合がホールを受け入れないものとすべき場合に望まれる。ベース−エミッタのヘテロ接合９は、このようにして、エミッタからの多くの多数キャリア注入を維持し、かつ同時に、ホールに対する増大したエネルギー障壁によりベースからの少数キャリア注入を抑制するものとなる。矢印ｅ、ｈは、それぞれ、ヘテロ接合を通過するために電子、ホールが進む道を表している。このトランジスタは効率的であるが、矢印１０で例示したように、ベースの層内へ注入された電子の一部がベース接点５の領域に到達し、その領域でそれらの到達した電子がホールと再結合することになるため、図２で説明した有利な構造による利益を完全に享受することはできない。これにより、エミッタとベースの間に電圧（電源１１E参照）を加えることにより生じるベース制御電流は、エミッタからベースへの電子の十分な注入を実現してトランジスタのオン状態において低いコレクタ−エミッタ電圧を得るために比較的大きくしなければならないことになる。
【００２３】
図３は、本発明の好ましい実施形態によるヘテロ接合バイポーラトランジスタを例示した図であり、この好ましい実施形態は、図１に示した比較参照例の好ましい発展形を構成し、上に論説した問題に対処すると共に図１におけるヘテロ接合による利益を十分に享受するものである。このトランジスタは、接点電極５に次いで設けられ、かつ、ベース層の残部よりも高いｐ形ドーピング濃度を有する、ベース層６のサブ層１１を配置してある点が図１によるトランジスタとは異なっている。そのサブ層１１は、例えば、ベース層よりも１桁ないし２桁の大きさ分高いドーピング濃度、すなわち、１０１９〜１０２０ｃｍ−３のドーピング濃度を有するものとしてもよい。これにより、電子に対するエネルギー障壁が導入されることになり、そのエネルギー障壁が接点電極５から離れてコレクタの方へ向かう矢印１０の方向に電子の方向を変えることになるので、ベース層内へ注入される電子の再結合が著しく減少すると共に、より少ないベース電流の下で低いオン状態電圧が実現されることになる。
【００２４】
図４に示したトランジスタの実施形態は、ベース層のＳｉＣよりも広いバンドギャップを有し、かつ、ｐ形にドープされた、例えばエミッタについて上に論説した材料のうちのいずれかの、半導体材料のベース層の上面上の追加の層１２を配置してある点が、図３によるトランジスタとは異なっており、そして、この層１２は、図３による層１１と同じ機能を有することになり、すなわち、この層１２は、電子に対するエネルギー障壁であって、それらをコレクタに向かう方に方向転換させるエネルギー障壁を形成する。
【００２５】
図５においては、ａ）図１によるトランジスタ、ｂ）図４によるトランジスタ、及びｃ）理想的な一次元のヘテロ接合バイポーラトランジスタについて、コレクタ電流密度を１００Ａ／ｃｍ２の一定値として、Ａ／ｃｍ２単位でのベース電流密度の（１０を底とした）対数に対するボルト単位でのコレクタ−エミッタ電圧を例示してある。構造の遮断能力（the blocking capability of the structure）は１０ｋＶであり、かつ、ドリフト領域での想定されるキャリア寿命は１０μｓである。曲線ｂについては、図３による実施形態についての曲線とほぼ完全に一致することになると言うこともできる。ベース接点の近くにエネルギー障壁を配置することにより、約０．２Ｖの低いコレクタ−エミッタ電圧を得るためのベース電流密度が比較参照例に比べ、１桁の大きさ分以上（すなわち一因数１０以上）低減されることが例示されている。
【００２６】
図６は、参考例によるバイポーラトランジスタを概略的に例示した図であり、このバイポーラトランジスタは、ｎ形のエミッタ１３、低ドープのｎ形のドリフト層１４及びｎ形のコレクタ１５を有している。さらに、このバイポーラトランジスタは、エミッタ１３からある距離をおいてドリフト層に埋め込まれたｐ形のグリッドにより形成されたベース１６を備えている。隣接する各グリッド・バー１７は、それぞれの間にドリフト層の領域１８を残している。コレクタだけでなくエミッタも、例えば４Ｈポリタイプ等の、結晶性ＳｉＣで作られたドリフト層より広いバンドギャップを有する半導体材料で作られている。さらに、グリッド１６に対応するさらなるグリッド１９が、グリッド１６とエミッタ１３の間の距離に対応するコレクタ１５への距離をおいてドリフト層に埋め込まれている。したがって、このトランジスタは、それを２つの同一部分に分割する側方の相称線（lateral symmetry line）を有するので、二方向性の動作をさせることもできる。したがって、グリッド１９にベース電圧を加えることが可能となり、その場合には、グリッド１９は、ベースとなり、かつ、エミッタとして層１５を有すると共にコレクタとして層１３を有することになる。これにより、二方向性の電流伝導と二方向性のターンオフ能力とが実現されることになる。さらに、エミッタからドリフト層内へ注入された電子は、多量にドーピングがなされたｐ形のどの領域を通じても移送されることにはならず、短縮されたキャリア寿命によって特徴付けられ、そして、ドリフト層における伝導プラズマ（conducting plasma）をそれのより長いキャリア寿命によって得るにはより少ないベース電流が必要とされることになる。図６には、電圧源２０がどのようにグリッド１６、１７に加えられるかが概略的に例示されており、グリッド１９についての対応する電圧源は要望に応じて設けられることになる。このタイプのデバイスは、グリッドＨＢＴと呼ばれることもある。
【００２７】
ドリフト層における隣接する各グリッド・バー間の側方距離は、１００〜２００Ｖの電圧が加えられるときに、隣接する各グリッド・バーを隔離するドリフト層の部分１８が十分に空乏化することになるように選択され、これにより、そのときから空間電荷領域が垂直に増大して行き、そして例えば１０ｋＶの遮断電圧をとり得るようにする。
【００２８】
図７におけるグラフは、ａ）従来技術による在来のグリッドＢＪＴ（若しくはグリッドＳＩＴ）のケース、ｂ）グリッドがＧａＮで形成されているケース、すなわち、グリッドがＳｉＣよりも広い価電子帯と伝導帯の間のギャップを有する半導体材料で形成されているケース、ｃ）エミッタだけがＧａＮのものである場合、及びｄ）ベース・グリッドとエミッタの双方がＧａＮのものである場合について、コレクタ電流密度を１００Ａ／ｃｍ２の一定値として、Ａ／ｃｍ２単位でのベース電流密度に対する図６によるトランジスタのボルト単位でのコレクタ−エミッタ電圧を例示したものである。ｂ）、ｃ）、そして最後にｄ）による対策をとることにより、如何に、トランジスタのオン状態を得るために必要なベース電流をますます多く低減していくことができるかが示されている。構造の遮断能力は１０ｋＶであり、かつ、ドリフト領域での想定されるキャリア寿命は１０μｓである。
【００２９】
図８は、各グリッド・バーがトランジスタの表面２１へ垂直に延び、かつ、隣接する各グリッド・バー表面２２の間の前記表面の各領域上に各エミッタ部分１３が配置されているという事実により、図６に示したものとは異なっている実施形態によるトランジスタを例示した図である。このトランジスタは、図６に示したものと同じ原理によって機能し、かつ、それもまた二方向性に構成することもできる。しかし、それは、あるプロセス設備（process equipment）を用いてより容易に実現することもでき、すなわち、それは、より少ない処理過程を通じて実現することもでき、また、グリッドをＳｉＣで形成するケースにおいては、これは、先にエピタキシャル成長により形成したドリフト層内へのｐ形ドーパントの高エネルギー注入によって実現することもできる。
【００３０】
ｐ形ドーパントとして適切なものは、ＳｉＣについてはＢ及びＡｌであり、また、Ｎは、好ましくは、ＳｉＣの層のエピタキシャル成長の間に任意の方法でそのＳｉＣの層の中に必然的に導入されるｎ形ドーパントとして用いることにしてもよい。
【００３１】
本発明は、勿論、如何なる点においても上述した好ましい実施形態に限定されるものではないが、その変形に対する多くの可能性は、特許請求の範囲に規定されたような本発明の基本的な思想から逸脱することなく当業者にとっては明らかであろう。
【００３２】
上記記載及び特許請求の範囲においてなされている材料の定義については、必然的な不純物（inevitable impurities）をも当然に含む点に注意されたい。
【００３３】
例えば、図６及び図８に示したタイプのデバイスにおいてグリッドを一つだけ有するものとすることも可能であり、その場合には、それは一方向性（uni-directional）のものとなる。
【００３４】
“トランジスタ”は、ここでの記載及び特許請求の範囲において、コレクタの下に第１の伝導形によりドープされた追加の層を配置するケース、すなわち、サイリスタのようなデバイスを実現するための、例えば図３の実施形態において多量にドープしたｐ形層等を配置するケースをも、包含すると解釈すべきものである。
【００３５】
垂直方向においてドリフト層７、１４のドーピング濃度を変化させることも可能である。
【００３６】
伝導特性を制御（調整）するために採用可能な他の対策としては、ドリフト層７、１４における電荷キャリアの寿命を要望されるレベルに下げることが挙げられる。これは、例えば、高エネルギーの電子、陽子ないしイオンによるその照射（irradition）によって実現することもできる。
【００３７】
ＳｉＣに対する格子整合（低いトラップ密度（trap density）を持つ優れた界面）とＳｉＣよりも広いエネルギー・バンド・ギャップとの最適な組合せを成し遂げるためには、第１の層について上述した材料以外の他の材料を用いて、この層と隣接するＳｉＣの層との間の段階的な接合を実現するようにすることも可能である。
【図面の簡単な説明】
【図１】 比較参照例によるヘテロ接合バイポーラトランジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）の概略的な断面図である。
【図２】 図１によるトランジスタにおけるエミッタとベースの間のヘテロ接合のバンド図である。
【図３】 本発明の好ましい実施形態によるトランジスタの図１に対応した図である。
【図４】 本発明の別の好ましい実施形態によるトランジスタの図である。
【図５】 参考例によるトランジスタについてのベース電流密度の対数に対するコレクタ−エミッタ電圧のグラフである。
【図６】 参考例によるトランジスタの図１に対応した図である。
【図７】 図６に示した参考例による異なるトランジスタのグリッド電流密度に対するコレクタ−エミッタ電圧のグラフである。
【図８】 図６によるトランジスタの変形である、トランジスタの一部の図１に対応した図である。
（発明の分野及び従来の技術）
本発明は、少なくとも結晶性ＳｉＣの低ドープのドリフト層（a low doped drift layer of crystalline SiC）を有するバイポーラトランジスタに関する。
【０００２】
ＳｉＣは、高い耐熱性、高い熱伝導性及び高いブレークダウン領域のようないくつかの優れた物理特性を有しており、特に、その高いブレークダウン領域は、Ｓｉについてよりも約１０倍高く、ＳｉＣを、デバイスの遮断状態中に高い電圧が発生し得るという条件下で動作する高出力デバイス用の材料に、よく適したものとしている。その高いブレークダウン領域は、ＳｉＣのトランジスタを比較的薄くすることを可能にし、そしてさらに、その遮断状態中にオン状態損失を減らしつつ高い電圧を保持することを可能にしている。
【０００３】
本発明は、特に高出力の用途に適したバイポーラトランジスタを中心として利用され、具体的には、例えばＨＶＤＣ変換局（HVDC converter stations）におけるもののような異なるタイプの変換器等での、電力量の配電及び送電の分野において利用され、以下ではそれに関して説明する。しかし、本発明は、高い電力及び／又は電圧を取り扱うためのトランジスタに限定されるとみなすべきものではない。他の適用可能なものとしては、例えば電流ブレーカや電流リミッタ等が挙げられる。
【０００４】
上に定義したような“ドリフト層”は、幅広く解釈されるべきものであり、コレクタの部分であってもよく、さらに、かかるトランジスタの構成によってはベースの部分であってもよい場合もある。
【０００５】
既に知られているこのタイプのトランジスタは、通常ではバイポーラ接合トランジスタ（ＢＪＴ(Bipolar Junction Transistor)）と呼ばれており、高出力用途向きの既に知られているそのトランジスタにおいて主に難点となっているのは、トランジスタのベース用の接点に供給しなければならない大きな制御電流である。小さな制御電流を実現するためにはベース幅を非常に小さくする必要があるが、薄いベース層は、ドーピングを多くしなければ突抜け現象によるブレークダウン（punch-through breakdown）によって損なわれる。ベースの多量なドーピングは、エミッタの注入効率を下げ、かつ、これによって制御電流を増大させる。このことは、実際には、トランジスタのオン状態においてベース接点に大きな制御電流を供給しなければならず、不必要でかつ大抵は許容できない高い電力損失を生じさせる結果となる。
【０００６】
（発明の要約）
本発明の目的は、導入部分で定義したタイプのバイポーラトランジスタであって、既に知られている上記のトランジスタよりも効率的に動作する、すなわち、少ないオン状態損失と少ないベース電流で動作する、バイポーラトランジスタを提供することであり、そのバイポーラトランジスタにおいては、上で論説した難点が軽減される。
【０００７】
本発明の比較参照例として、隣接するＳｉＣの層よりも伝導帯と価電子帯の間の広いエネルギーギャップを有する半導体材料の第１の層を少なくとも一つ有するようなトランジスタを提供する。したがって、そのようなトランジスタは、少なくとも２つの異なる材料の半導体層を有することになるので、ヘテロ接合バイポーラトランジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）と呼ばれることがある。しかし、ここで強調すべき点として、この定義付けは、より広いバンドギャップを有する前記半導体材料を、近隣の層に用いるポリタイプのＳｉＣより広いバンドギャップを有するポリタイプのＳｉＣによって形成するケースをも含む、という点がある。
【０００８】
そのようなより広いバンドギャップ材料の上記第１の層の導入は、すべての層が同じ結晶性ＳｉＣの半導体材料でできているバイポーラトランジスタに対して必要となるベース電流よりも小さいベース電流を用いることによってトランジスタのオン状態を成し遂げることを可能にし、これによってトランジスタのオン状態損失を低減することを可能にする、ということが発見されている。
【０００９】
比較参照例によれば、トランジスタのエミッタが一つの前記第１の層とされる。この結果、エミッタとベースの間がヘテロ接合となり、そして、このヘテロ接合は、（ベースの多量なドーピングを伴う場合であっても）それ故に低い障壁を通じてエミッタから多くのキャリア注入を維持し、かつ、ベースからのキャリア注入に対する増大した価電子帯障壁によってベースからのキャリア注入を抑制し、低いエミッタ注入効率と増大するベース制御電流を結果として生じる通常のバイポーラトランジスタにおけるベースの多量なドーピングによる問題を解決する。
【００１０】
本発明の実施形態によれば、少なくとも１つの結晶性ＳｉＣの低ドープのドリフト層（７）を有するバイポーラトランジスタであって、ＳｉＣの隣接するベース層（６）よりも伝導帯と価電子帯の間のエネルギーギャップが広いエミッタ層（２）を有し、前記ベース層（６）は、第１の導電型によってドープされ、かつ、前記エミッタ層（２）及びコレクタ層（４）を物理的に隔離し、前記エミッタ層（２）及び前記コレクタ層（４）は、逆の導電型である第２の導電型によってドープされ、再結合抑制層（１１，１２）がベース接点電極（５）に隣接して配置され、前記再結合抑制層（１１，１２）は、前記エミッタ層（２）から前記ベース層（６）内へ注入された少数電荷キャリアに対するエネルギー障壁を構成し、前記少数電荷キャリアの前記ベース接点電極における再結合を減少させ、前記再結合抑制層（１１，１２）は、前記ベース接点電極（５）と前記ベース層（６）との間に介在する、ことを特徴とするバイポーラトランジスタが提供される。
ベース接点における少数電荷キャリアの再結合の問題を解決せずにエミッタとベースの間にヘテロ接合を持つＨＢＴ構造の利点を完全に獲得することはできないということが分かっている。その問題の解決がなされなければ、エミッタからベース層内へ注入される少数電荷キャリアの大部分が逆の電荷のキャリアとの再結合を通じてベース接点により“吸収”されることになるので、ＨＢＴ構造の利点が失われることになり得る。その結果、与えられるベース電流の下でより高いコレクタ−エミッタ電圧を生じる、すなわち、一定のコレクタ−エミッタ電圧に対してより大きなベース電流が必要とされる。しかし、この問題は、少数電荷キャリアに対してエネルギー障壁を形成する前記再結合抑制層の導入によって解決され、それによる結果として、ベース接点に近づいて来るそれら電荷キャリアを代わりにコレクタの方向に向かわせる方向転換を生じさせる。
【００１１】
本発明の好ましい実施形態によれば、前記再結合抑制層（１１）は、前記ベース層（６）よりも高い前記第１の導電型のドーピング濃度を有する（第1のケース）。別の好ましい実施形態によれば、前記再結合抑制層（１２）は、前記ベース層（６）よりも伝導帯と価電子帯の間のエネルギーギャップが広い（第２のケース）。これにより、少数電荷キャリアに対するエネルギー障壁が、第１のケースではより高い前記ドーピング濃度によって形成され、また、第２のケースではベース接点におけるヘテロ接合の導入によって形成され、そして、双方の対策がベース接点での電子の再結合を効率的に減少させるようになっている。
【００１２】
参考例によれば、トランジスタのベースは、第１の伝導形によってドープされ、かつ、隣接する各グリッド・バーの間にドリフト層の領域を残しつつ逆の第２の伝導形によってドープされたドリフト層に埋め込まれたグリッドによって形成されており、トランジスタのエミッタ及びコレクタも前記第２の伝導形によってドープされている。この全く新たな構成（設計）によるバイポーラトランジスタもオン状態損失を効率的に低減するものとなる。これは、主に、エミッタからドリフト層内へ注入される電荷キャリアが、それらが少数電荷キャリアであるどの層にも移送されることにならないという事実により、成し遂げられ、この事実は、電荷キャリアの寿命がより長いことを意味している。また、第１の伝導形の電荷キャリアのより少ない電流でドリフト層においてプラズマを得、低いコレクタ−エミッタ電圧を得るために必要なベース制御電流が減少するようにすることも可能となる。これは、エミッタがｎ形であり、したがってベース層がｐ形であるケースにおいて、エミッタから注入される電子がｐドープされた（p-doped）領域を通過して移送されることがなくなり、かつ、例えばＢドープ及びＡｌドープのＳｉＣ（B- and Al-doped SiC）における再結合中心によって標準的なＨＢＴの多量にドープされたｐ−ベース（highly doped p-base）での寿命を非常に短く制限される可能性が回避され、そして、グリッドを通じて供給されるより少ないホール電流でプラズマを得ることもできる、ということを意味している。
【００１３】
上記参考例のさらなる改良形態によれば、トランジスタは、２つのベース・グリッドを具備し、一方がエミッタの近くに配置され、かつ、他方がコレクタの近くに配置されたものとし、トランジスタが電流伝導及びターンオフ能力（turn-off capabilities）に関して二方向性（bi-directional）となり、かつ、トランジスタの各態様での動作においてエミッタに最も近いベース・グリッドがトランジスタを制御するのに用いられるように配置されるようにする。その結果、これは、トランジスタの動作をより柔軟なものとし、かつ、その適用可能な用途を広げることになる。また、ダイオードのアノード側からのホールの注入を増大させることも可能になり、そのホールの注入を増大させることがオン状態損失のさらなる低減をもたらすことになる。
【００１４】
参考例によれば、ベース・グリッドが一つの前記第１の層とされる。これは、目標とされる低いオン状態電圧を得るために必要なベース電流を減少させることになり、それ故に一つの前記第１の層としてエミッタの構成を意図し、そして、特に有利な点として、ベース・グリッドとエミッタの双方が、ドリフト層のＳｉＣよりも広い伝導帯と価電子帯の間のエネルギーギャップを有する材料の一の前記第１の層であるという点があり、それは、低いコレクタ−エミッタ電圧に必要なベース電流を一桁の大きさ分以上に非常に著しく減少させる。
【００１５】
参考例によれば、それぞれ異なるグリッド・バーがトランジスタの表面に対して垂直に延び、かつ、前記表面における隣接する各グリッド・バー表面間の領域上にエミッタ部分が配置される。この構成は、ドリフト層内へのドーパントの高エネルギー注入によってグリッド・バーを生成することが望まれる場合により好ましいものとなり得るが、その生成のために再成長（regrowth）の手法を用いる場合にグリッド・バーを前記表面から垂直に隔離させることも可能である。
【００１６】
参考例によれば、ドリフト層における隣接する各グリッド・バー間の側方距離（lateral distance）は、トランジスタのエミッタとコレクタの間の逆方向に３００Ｖを超える電圧が加えられるときに（好ましくは２００Ｖを超える電圧が加えられるときには既に）、隣接する各グリッド・バーを隔離するドリフト層の部分が完全に空乏化することになるように、選択される。これにより、遮断したｐｎ接合を形成する前記第１の伝導形の連続した層が比較的低い電圧で生成されることになるので、それから空間電荷領域が垂直に増大して行ってより一層高い電圧をとり得ることとなり、ダイオードの遮断状態において１０ｋＶを十分に上回る電圧をとり得ることになる。
【００１７】
本発明の他の好ましい実施形態によれば、前記エミッタ層（２）は主成分として３族の窒化物を有し、特にＡｌｘＧａ１−ｘＮを前記主成分として用いるのが好ましい。かかる半導体材料は、ＳｉＣよりも広いバンドギャップを有し、かつ、ＳｉＣに対して良好な格子整合（lattice match）を有するものとなるので、ヘテロ接合において高品質な界面を形成することもでき、その界面が劣悪であれば界面トラップ（interface traps）での電荷キャリアの再結合の割合が高くなる結果としてヘテロ接合の利点が全く失われることになるため、かかる高品質な界面は必須である。ＡＩＮは、ＳｉＣに対し、それらのすべての構成要素のうちで最良の格子整合を有し、かつ、６ＨＳｉＣに対しての不整合は０．７％程度と低い。したがって、ｘをヘテロ接合近くに高くするのも好ましいこととなり得るが、ＡＩＮをドープする困難性により、これまでのところ如何なるケースにおいても、ＧａＮを別のやり方で第１の層用の前記材料としてより適切なものにすることになっており、また、前記第１の層におけるドーパントの十分に高い濃度を得るためにはｘが０．２よりも小さいことが好ましい。したがって、ｘの選択は、格子整合とドーピングのレベルとの間の折衷案によるものとなり、この問題は、将来において不純物ドーピングがより発達した時に解決され得る。この結果、本発明の好ましい実施形態によるトランジスタは、前記エミッタ層（２）とそれに隣接するＳｉＣのベース層との間の接合を有し、その接合がＳｉＣの前記ベース層から離れる方向において減少していくｘに従って（ｘに応じて）段階的なもの（graded）となる。前記エミッタ層のそのような構造は、ＳｉＣの隣接ベース層に対する優れた格子整合と十分に高くしたドーピング濃度との組合せを可能にする。この問題を解決する他の方法としては、前記エミッタ層とＳｉＣのベース層との間の界面を形成するＡＩＮの薄いサブ層を設ける。かかるサブ層は、非常に薄くてもよく、原子層（atom layers）のオーダーであってもよい。
その他、たとえば、前記エミッタ層は、隣接するＳｉＣのベース層（６）とは異なるポリタイプの結晶性ＳｉＣで構成されてよい。本発明のバイポーラトランジスタは、高電力及び／又は高電圧での用途に応用できる。
【００１８】
本発明のさらなる好ましい特性や利点は、以下の説明と他の従属請求項から明らかとなるであろう。
【００１９】
（図面の簡単な説明）
添付図面を参照しつつ、例として挙げる本発明の好ましい実施形態の具体的な説明を以下に続けて行う。
図面において、
図１は、比較参照例によるヘテロ接合バイポーラトランジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）の概略的な断面図であり、
図２は、図１によるトランジスタにおけるエミッタとベースの間のヘテロ接合のバンド図であり、
図３は、本発明の好ましい実施形態によるトランジスタの図１に対応した図であり、
図４は、本発明の別の好ましい実施形態によるトランジスタの図であり、
図５は、参考例によるトランジスタについてのベース電流密度の対数に対するコレクタ−エミッタ電圧のグラフであり、
図６は、参考例によるトランジスタの図１に対応した図であり、
図７は、図６に示した参考例による異なるトランジスタのグリッド電流密度に対するコレクタ−エミッタ電圧のグラフであり、
図８は、図６によるトランジスタの変形である、トランジスタの一部の図１に対応した図である。
【００２０】
（発明の好ましい実施形態の詳細な説明）
図１には、比較参照例として、例えば４Ｈ−ポリタイプ（4H-polytype）等のＳｉＣで作られたヘテロ接合バイポーラトランジスタを概略的に例示してある。ただし、ここで注意すべきこととして、この図に示したこのデバイスにおける各領域の相対的な寸法は、図示の明確性のためだけに選定したものに過ぎず、このことは他の図面においても同様である。
【００２１】
このトランジスタは、３つの電極、すなわち、エミッタ２に対する接点（接触部）を成す一つの電極１と、コレクタ４に対する接点を成す電極３と、ベース６に対する接点を成す電極５とを有している。エミッタ２は、第１の伝導形によってドープされており、以下においては、説明の全体を通じてこの第１の伝導形がｎ形であるものと考えることにするが、すべての別の実施形態においてすべての層の伝導形を逆のものに交換することが可能である点には特に留意されたい。図５及び図７に示した数字の値を得るに当たっては、例を示すという目的で次に述べるドーピングや層の厚さの代表的な値を用いている。エミッタのドーピング濃度は、５．１０１８ｃｍ−３である。ベース６は、ｐ形にドープされ、かつ、例えば１０１８ｃｍ−３のドーピング濃度を有するものとしてもよく、これに対して、コレクタ４は、ｎ形のものであり、かつ、約１０１４ｃｍ−３のドーピング濃度の低ドープのドリフト層７と約１０１８ｃｍ−３のドーピング濃度の高ドープの層８とを有するものとなっている。ベース及びコレクタはＳｉＣのものであるのに対し、エミッタは、ベース層６におけるＳｉＣよりも広い価電子帯と伝導帯の間のエネルギーギャップを有する半導体材料のものであり、かつ、それは、好ましくはＡｌｘＧａ１−ｘＮであり、ＡｌｘＧａ１−ｘＮは、バンドギャップを３．３３ｅＶ（ＧａＮ）から６．２ｅＶ（ＡｌＮ）まで変化させることを可能にする。それは、ベースに次ぐ、それに対する界面を改良するための、ＡｌＮの薄いサブ層２３を有するものとしてもよい。各層の厚さは、２：１μｍ、６：１μｍ、７：１００μｍ及び８：２μｍのようにしてもよい。
【００２２】
図２は、平衡状態でのヘテロ接合９のバンド曲がり（the band bending）を示している。この例では、バンド・オフセットが完全に価電子帯における位置に定められており、それは、接合がホールを受け入れないものとすべき場合に望まれる。ベース−エミッタのヘテロ接合９は、このようにして、エミッタからの多くの多数キャリア注入を維持し、かつ同時に、ホールに対する増大したエネルギー障壁によりベースからの少数キャリア注入を抑制するものとなる。矢印ｅ、ｈは、それぞれ、ヘテロ接合を通過するために電子、ホールが進む道を表している。このトランジスタは効率的であるが、矢印１０で例示したように、ベースの層内へ注入された電子の一部がベース接点５の領域に到達し、その領域でそれらの到達した電子がホールと再結合することになるため、図２で説明した有利な構造による利益を完全に享受することはできない。これにより、エミッタとベースの間に電圧（電源１１E参照）を加えることにより生じるベース制御電流は、エミッタからベースへの電子の十分な注入を実現してトランジスタのオン状態において低いコレクタ−エミッタ電圧を得るために比較的大きくしなければならないことになる。
【００２３】
図３は、本発明の好ましい実施形態によるヘテロ接合バイポーラトランジスタを例示した図であり、この好ましい実施形態は、図１に示した比較参照例の好ましい発展形を構成し、上に論説した問題に対処すると共に図１におけるヘテロ接合による利益を十分に享受するものである。このトランジスタは、接点電極５に次いで設けられ、かつ、ベース層の残部よりも高いｐ形ドーピング濃度を有する、ベース層６のサブ層１１を配置してある点が図１によるトランジスタとは異なっている。そのサブ層１１は、例えば、ベース層よりも１桁ないし２桁の大きさ分高いドーピング濃度、すなわち、１０１９〜１０２０ｃｍ−３のドーピング濃度を有するものとしてもよい。これにより、電子に対するエネルギー障壁が導入されることになり、そのエネルギー障壁が接点電極５から離れてコレクタの方へ向かう矢印１０の方向に電子の方向を変えることになるので、ベース層内へ注入される電子の再結合が著しく減少すると共に、より少ないベース電流の下で低いオン状態電圧が実現されることになる。
【００２４】
図４に示したトランジスタの実施形態は、ベース層のＳｉＣよりも広いバンドギャップを有し、かつ、ｐ形にドープされた、例えばエミッタについて上に論説した材料のうちのいずれかの、半導体材料のベース層の上面上の追加の層１２を配置してある点が、図３によるトランジスタとは異なっており、そして、この層１２は、図３による層１１と同じ機能を有することになり、すなわち、この層１２は、電子に対するエネルギー障壁であって、それらをコレクタに向かう方に方向転換させるエネルギー障壁を形成する。
【００２５】
図５においては、ａ）図１によるトランジスタ、ｂ）図４によるトランジスタ、及びｃ）理想的な一次元のヘテロ接合バイポーラトランジスタについて、コレクタ電流密度を１００Ａ／ｃｍ２の一定値として、Ａ／ｃｍ２単位でのベース電流密度の（１０を底とした）対数に対するボルト単位でのコレクタ−エミッタ電圧を例示してある。構造の遮断能力（the blocking capability of the structure）は１０ｋＶであり、かつ、ドリフト領域での想定されるキャリア寿命は１０μｓである。曲線ｂについては、図３による実施形態についての曲線とほぼ完全に一致することになると言うこともできる。ベース接点の近くにエネルギー障壁を配置することにより、約０．２Ｖの低いコレクタ−エミッタ電圧を得るためのベース電流密度が比較参照例に比べ、１桁の大きさ分以上（すなわち一因数１０以上）低減されることが例示されている。
【００２６】
図６は、参考例によるバイポーラトランジスタを概略的に例示した図であり、このバイポーラトランジスタは、ｎ形のエミッタ１３、低ドープのｎ形のドリフト層１４及びｎ形のコレクタ１５を有している。さらに、このバイポーラトランジスタは、エミッタ１３からある距離をおいてドリフト層に埋め込まれたｐ形のグリッドにより形成されたベース１６を備えている。隣接する各グリッド・バー１７は、それぞれの間にドリフト層の領域１８を残している。コレクタだけでなくエミッタも、例えば４Ｈポリタイプ等の、結晶性ＳｉＣで作られたドリフト層より広いバンドギャップを有する半導体材料で作られている。さらに、グリッド１６に対応するさらなるグリッド１９が、グリッド１６とエミッタ１３の間の距離に対応するコレクタ１５への距離をおいてドリフト層に埋め込まれている。したがって、このトランジスタは、それを２つの同一部分に分割する側方の相称線（lateral symmetry line）を有するので、二方向性の動作をさせることもできる。したがって、グリッド１９にベース電圧を加えることが可能となり、その場合には、グリッド１９は、ベースとなり、かつ、エミッタとして層１５を有すると共にコレクタとして層１３を有することになる。これにより、二方向性の電流伝導と二方向性のターンオフ能力とが実現されることになる。さらに、エミッタからドリフト層内へ注入された電子は、多量にドーピングがなされたｐ形のどの領域を通じても移送されることにはならず、短縮されたキャリア寿命によって特徴付けられ、そして、ドリフト層における伝導プラズマ（conducting plasma）をそれのより長いキャリア寿命によって得るにはより少ないベース電流が必要とされることになる。図６には、電圧源２０がどのようにグリッド１６、１７に加えられるかが概略的に例示されており、グリッド１９についての対応する電圧源は要望に応じて設けられることになる。このタイプのデバイスは、グリッドＨＢＴと呼ばれることもある。
【００２７】
ドリフト層における隣接する各グリッド・バー間の側方距離は、１００〜２００Ｖの電圧が加えられるときに、隣接する各グリッド・バーを隔離するドリフト層の部分１８が十分に空乏化することになるように選択され、これにより、そのときから空間電荷領域が垂直に増大して行き、そして例えば１０ｋＶの遮断電圧をとり得るようにする。
【００２８】
図７におけるグラフは、ａ）従来技術による在来のグリッドＢＪＴ（若しくはグリッドＳＩＴ）のケース、ｂ）グリッドがＧａＮで形成されているケース、すなわち、グリッドがＳｉＣよりも広い価電子帯と伝導帯の間のギャップを有する半導体材料で形成されているケース、ｃ）エミッタだけがＧａＮのものである場合、及びｄ）ベース・グリッドとエミッタの双方がＧａＮのものである場合について、コレクタ電流密度を１００Ａ／ｃｍ２の一定値として、Ａ／ｃｍ２単位でのベース電流密度に対する図６によるトランジスタのボルト単位でのコレクタ−エミッタ電圧を例示したものである。ｂ）、ｃ）、そして最後にｄ）による対策をとることにより、如何に、トランジスタのオン状態を得るために必要なベース電流をますます多く低減していくことができるかが示されている。構造の遮断能力は１０ｋＶであり、かつ、ドリフト領域での想定されるキャリア寿命は１０μｓである。
【００２９】
図８は、各グリッド・バーがトランジスタの表面２１へ垂直に延び、かつ、隣接する各グリッド・バー表面２２の間の前記表面の各領域上に各エミッタ部分１３が配置されているという事実により、図６に示したものとは異なっている実施形態によるトランジスタを例示した図である。このトランジスタは、図６に示したものと同じ原理によって機能し、かつ、それもまた二方向性に構成することもできる。しかし、それは、あるプロセス設備（process equipment）を用いてより容易に実現することもでき、すなわち、それは、より少ない処理過程を通じて実現することもでき、また、グリッドをＳｉＣで形成するケースにおいては、これは、先にエピタキシャル成長により形成したドリフト層内へのｐ形ドーパントの高エネルギー注入によって実現することもできる。
【００３０】
ｐ形ドーパントとして適切なものは、ＳｉＣについてはＢ及びＡｌであり、また、Ｎは、好ましくは、ＳｉＣの層のエピタキシャル成長の間に任意の方法でそのＳｉＣの層の中に必然的に導入されるｎ形ドーパントとして用いることにしてもよい。
【００３１】
本発明は、勿論、如何なる点においても上述した好ましい実施形態に限定されるものではないが、その変形に対する多くの可能性は、特許請求の範囲に規定されたような本発明の基本的な思想から逸脱することなく当業者にとっては明らかであろう。
【００３２】
上記記載及び特許請求の範囲においてなされている材料の定義については、必然的な不純物（inevitable impurities）をも当然に含む点に注意されたい。
【００３３】
例えば、図６及び図８に示したタイプのデバイスにおいてグリッドを一つだけ有するものとすることも可能であり、その場合には、それは一方向性（uni-directional）のものとなる。
【００３４】
“トランジスタ”は、ここでの記載及び特許請求の範囲において、コレクタの下に第１の伝導形によりドープされた追加の層を配置するケース、すなわち、サイリスタのようなデバイスを実現するための、例えば図３の実施形態において多量にドープしたｐ形層等を配置するケースをも、包含すると解釈すべきものである。
【００３５】
垂直方向においてドリフト層７、１４のドーピング濃度を変化させることも可能である。
【００３６】
伝導特性を制御（調整）するために採用可能な他の対策としては、ドリフト層７、１４における電荷キャリアの寿命を要望されるレベルに下げることが挙げられる。これは、例えば、高エネルギーの電子、陽子ないしイオンによるその照射（irradition）によって実現することもできる。
【００３７】
ＳｉＣに対する格子整合（低いトラップ密度（trap density）を持つ優れた界面）とＳｉＣよりも広いエネルギー・バンド・ギャップとの最適な組合せを成し遂げるためには、第１の層について上述した材料以外の他の材料を用いて、この層と隣接するＳｉＣの層との間の段階的な接合を実現するようにすることも可能である。
【図面の簡単な説明】
【図１】 比較参照例によるヘテロ接合バイポーラトランジスタ（ＨＢＴ(Heterojunction Bipolar Transistor)）の概略的な断面図である。
【図２】 図１によるトランジスタにおけるエミッタとベースの間のヘテロ接合のバンド図である。
【図３】 本発明の好ましい実施形態によるトランジスタの図１に対応した図である。
【図４】 本発明の別の好ましい実施形態によるトランジスタの図である。
【図５】 参考例によるトランジスタについてのベース電流密度の対数に対するコレクタ−エミッタ電圧のグラフである。
【図６】 参考例によるトランジスタの図１に対応した図である。
【図７】 図６に示した参考例による異なるトランジスタのグリッド電流密度に対するコレクタ−エミッタ電圧のグラフである。
【図８】 図６によるトランジスタの変形である、トランジスタの一部の図１に対応した図である。
Claims (10)
- 少なくとも１つの結晶性ＳｉＣの低ドープのドリフト層（７）を有するバイポーラトランジスタであって、
ＳｉＣの隣接するベース層（６）よりも伝導帯と価電子帯の間のエネルギーギャップが広いエミッタ層（２）を有し、
前記ベース層（６）は、第１の導電型によってドープされ、かつ、前記エミッタ層（２）及びコレクタ層（４）を物理的に隔離し、
前記エミッタ層（２）及び前記コレクタ層（４）は、逆の導電型である第２の導電型によってドープされ、
再結合抑制層（１１，１２）がベース接点電極（５）に隣接して配置され、
前記再結合抑制層（１１，１２）は、前記エミッタ層（２）から前記ベース層（６）内へ注入された少数電荷キャリアに対するエネルギー障壁を構成し、前記少数電荷キャリアの前記ベース接点電極における再結合を減少させ、
前記再結合抑制層（１１，１２）は、前記ベース接点電極（５）と前記ベース層（６）との間に介在する、
ことを特徴とするバイポーラトランジスタ。 - 前記再結合抑制層（１１）は、前記ベース層（６）よりも高い前記第１の導電型のドーピング濃度を有する、請求項１に記載のバイポーラトランジスタ。
- 前記再結合抑制層（１２）は、前記ベース層（６）よりも伝導帯と価電子帯の間のエネルギーギャップが広い、請求項１に記載のバイポーラトランジスタ。
- 前記エミッタ層（２）は主成分として３族の窒化物を有する、請求項１ないし３のいずれか一項に記載のバイポーラトランジスタ。
- 前記エミッタ層（２）は主成分としてＡｌｘＧａ１−ｘＮを有する、請求項４に記載のバイポーラトランジスタ。
- ｘが０．２よりも小さい、請求項５に記載のバイポーラトランジスタ。
- 前記ＳｉＣのベース層（６）から離れる方向に向かって、前記ｘが段階的に減少していくことにより、前記エミッタ層（２）と前記ベース層（６）との間に、接合（９）が形成される、請求項５または６に記載のバイポーラトランジスタ。
- ＡｌＮ薄層により、前記エミッタ層（２）と前記ベース層（６）との間に界面が形成される、請求項５ないし７のいずれか一項に記載のバイポーラトランジスタ。
- 前記エミッタ層（２）は、前記隣接するＳｉＣのベース層（６）とは異なるポリタイプの結晶性ＳｉＣで構成される、請求項１に記載のバイポーラトランジスタ。
- 高電力及び／又は高電圧での用途に応用される、請求項１ないし９のいずれか一項に記載のバイポーラトランジスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9901410A SE9901410D0 (sv) | 1999-04-21 | 1999-04-21 | Abipolar transistor |
| SE9901410-2 | 1999-04-21 | ||
| PCT/SE2000/000698 WO2000065636A2 (en) | 1999-04-21 | 2000-04-12 | A bipolar transistor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002543585A JP2002543585A (ja) | 2002-12-17 |
| JP2002543585A5 JP2002543585A5 (ja) | 2007-05-24 |
| JP4959872B2 true JP4959872B2 (ja) | 2012-06-27 |
Family
ID=20415286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000614486A Expired - Lifetime JP4959872B2 (ja) | 1999-04-21 | 2000-04-12 | バイポーラトランジスタ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6313488B1 (ja) |
| EP (1) | EP1186049B1 (ja) |
| JP (1) | JP4959872B2 (ja) |
| AT (1) | ATE501526T1 (ja) |
| DE (1) | DE60045708D1 (ja) |
| SE (1) | SE9901410D0 (ja) |
| WO (1) | WO2000065636A2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332565A (ja) * | 2000-05-25 | 2001-11-30 | Nec Corp | 負性微分抵抗素子およびその製造方法 |
| US7132701B1 (en) | 2001-07-27 | 2006-11-07 | Fairchild Semiconductor Corporation | Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods |
| US6870204B2 (en) * | 2001-11-21 | 2005-03-22 | Astralux, Inc. | Heterojunction bipolar transistor containing at least one silicon carbide layer |
| JP2004200391A (ja) * | 2002-12-18 | 2004-07-15 | Hitachi Ltd | 半導体装置 |
| JPWO2004061971A1 (ja) * | 2003-01-06 | 2006-05-18 | 日本電信電話株式会社 | ｐ型窒化物半導体構造及びバイポーラトランジスタ |
| JP2004247545A (ja) * | 2003-02-14 | 2004-09-02 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP4777699B2 (ja) * | 2005-06-13 | 2011-09-21 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US7868335B1 (en) * | 2008-08-18 | 2011-01-11 | Hrl Laboratories, Llc | Modulation doped super-lattice sub-collector for high-performance HBTs and BJTs |
| JP6491201B2 (ja) | 2013-06-24 | 2019-03-27 | アイディール パワー インコーポレイテッド | 双方向バイポーラトランジスタを有するシステム、回路、素子、及び方法 |
| US9799731B2 (en) | 2013-06-24 | 2017-10-24 | Ideal Power, Inc. | Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors |
| US9742385B2 (en) | 2013-06-24 | 2017-08-22 | Ideal Power, Inc. | Bidirectional semiconductor switch with passive turnoff |
| US9236458B2 (en) * | 2013-07-11 | 2016-01-12 | Infineon Technologies Ag | Bipolar transistor and a method for manufacturing a bipolar transistor |
| US9355853B2 (en) | 2013-12-11 | 2016-05-31 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
| US11637016B2 (en) | 2013-12-11 | 2023-04-25 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
| JP6659685B2 (ja) | 2014-11-06 | 2020-03-04 | アイディール パワー インコーポレイテッド | ダブルベースバイポーラジャンクショントランジスタの最適化された動作を有する回路、方法、及びシステム、並びに、可変電圧自己同期整流器回路、方法、及びシステム、並びに、ダブルベースコンタクト双方向バイポーラジャンクショントランジスタ回路による動作ポイント最適化、方法、及びシステム。 |
| CN105977287B (zh) * | 2016-07-25 | 2018-11-09 | 电子科技大学 | 一种碳化硅双极结型晶体管 |
| CN111081543A (zh) * | 2019-12-26 | 2020-04-28 | 深圳第三代半导体研究院 | 一种基于二维材料/氮化镓的双极型三极管及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985742A (en) * | 1989-07-07 | 1991-01-15 | University Of Colorado Foundation, Inc. | High temperature semiconductor devices having at least one gallium nitride layer |
| JPH05275441A (ja) * | 1992-03-24 | 1993-10-22 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
| US5624853A (en) * | 1992-03-24 | 1997-04-29 | Sumitomo Electric Industries, Ltd. | Method for forming heterojunction bipolar transistors |
| US5641975A (en) * | 1995-11-09 | 1997-06-24 | Northrop Grumman Corporation | Aluminum gallium nitride based heterojunction bipolar transistor |
| WO1997036317A2 (en) * | 1996-03-27 | 1997-10-02 | Abb Research Limited | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING SEMICONDUCTOR LAYERS OF SiC BY THE USE OF AN IMPLANTING STEP AND A DEVICE PRODUCED THEREBY |
| JPH09293880A (ja) * | 1995-12-29 | 1997-11-11 | Texas Instr Inc <Ti> | 低容量電力用ｖｆｅｔの方法及びデバイス |
| WO1998049731A1 (en) * | 1997-04-30 | 1998-11-05 | Cree Research, Inc. | Silicon carbide field conrolled bipolar switch |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945394A (en) * | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
| US5319220A (en) * | 1988-01-20 | 1994-06-07 | Sharp Kabushiki Kaisha | Silicon carbide semiconductor device |
| US5847414A (en) * | 1995-10-30 | 1998-12-08 | Abb Research Limited | Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride |
| SE9600199D0 (sv) * | 1996-01-19 | 1996-01-19 | Abb Research Ltd | A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer |
-
1999
- 1999-04-21 SE SE9901410A patent/SE9901410D0/xx unknown
- 1999-06-15 US US09/333,296 patent/US6313488B1/en not_active Expired - Lifetime
-
2000
- 2000-04-12 AT AT00928024T patent/ATE501526T1/de not_active IP Right Cessation
- 2000-04-12 WO PCT/SE2000/000698 patent/WO2000065636A2/en active Application Filing
- 2000-04-12 DE DE60045708T patent/DE60045708D1/de not_active Expired - Lifetime
- 2000-04-12 JP JP2000614486A patent/JP4959872B2/ja not_active Expired - Lifetime
- 2000-04-12 EP EP00928024A patent/EP1186049B1/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985742A (en) * | 1989-07-07 | 1991-01-15 | University Of Colorado Foundation, Inc. | High temperature semiconductor devices having at least one gallium nitride layer |
| JPH05275441A (ja) * | 1992-03-24 | 1993-10-22 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
| US5624853A (en) * | 1992-03-24 | 1997-04-29 | Sumitomo Electric Industries, Ltd. | Method for forming heterojunction bipolar transistors |
| US5641975A (en) * | 1995-11-09 | 1997-06-24 | Northrop Grumman Corporation | Aluminum gallium nitride based heterojunction bipolar transistor |
| JPH09293880A (ja) * | 1995-12-29 | 1997-11-11 | Texas Instr Inc <Ti> | 低容量電力用ｖｆｅｔの方法及びデバイス |
| WO1997036317A2 (en) * | 1996-03-27 | 1997-10-02 | Abb Research Limited | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING SEMICONDUCTOR LAYERS OF SiC BY THE USE OF AN IMPLANTING STEP AND A DEVICE PRODUCED THEREBY |
| WO1998049731A1 (en) * | 1997-04-30 | 1998-11-05 | Cree Research, Inc. | Silicon carbide field conrolled bipolar switch |
| JP2001522533A (ja) * | 1997-04-30 | 2001-11-13 | クリー インコーポレイテッド | シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60045708D1 (de) | 2011-04-21 |
| WO2000065636A2 (en) | 2000-11-02 |
| ATE501526T1 (de) | 2011-03-15 |
| EP1186049B1 (en) | 2011-03-09 |
| US6313488B1 (en) | 2001-11-06 |
| SE9901410D0 (sv) | 1999-04-21 |
| JP2002543585A (ja) | 2002-12-17 |
| WO2000065636A3 (en) | 2001-01-25 |
| EP1186049A2 (en) | 2002-03-13 |
| WO2000065636A8 (en) | 2001-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhou et al. | High-Performance Vertical $\beta $-Ga 2 O 3 Schottky Barrier Diode With Implanted Edge Termination | |
| JP4959872B2 (ja) | バイポーラトランジスタ | |
| US20060267021A1 (en) | Power devices and methods of manufacture | |
| US7378325B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101268171B1 (ko) | 도전율이 증가된 ｎｐｔ 반도체채널을 갖춘 반도체소자와 그 제조방법 | |
| JP4143134B2 (ja) | 無ラッチアップ型パワーｍｏｓ−バイポーラートランジスター | |
| Nakagawa | Theoretical investigation of silicon limit characteristics of IGBT | |
| US8829533B2 (en) | Silicon carbide semiconductor device | |
| JP2017532778A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012142537A (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| CN104733519A (zh) | 半导体器件 | |
| KR20070029633A (ko) | 불(ｂｏｕｌｅ)-성장 실리콘 카바이드 드리프트층을 이용한전력 반도체 소자의 형성 방법 및 그에 의하여 형성된전력 반도체 소자 | |
| JP2018011060A (ja) | 窒化物半導体構造物 | |
| Xiao et al. | 5 kV multi-channel AlGaN/GaN power Schottky barrier diodes with junction-fin-anode | |
| US10256352B2 (en) | Structures for nitride vertical transistors | |
| US20170033098A1 (en) | GaN-BASED SCHOTTKY DIODE RECTIFIER | |
| Ueda | Properties and advantages of gallium nitride | |
| CN114551601B (zh) | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet | |
| KR101398125B1 (ko) | 자기정렬 고속 회복 다이오드 및 그 제조 방법 | |
| JP5406508B2 (ja) | 横型ｓｂｄ半導体装置 | |
| JP4850997B2 (ja) | ＧａＮ系トランジスタ | |
| US9577045B2 (en) | Silicon carbide power bipolar devices with deep acceptor doping | |
| JP3885616B2 (ja) | 半導体装置 | |
| JP2017098318A (ja) | 半導体装置およびその製造方法 | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110506 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110513 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110707 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120322 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4959872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |