KR101268171B1 - 도전율이 증가된 ｎｐｔ 반도체채널을 갖춘 반도체소자와 그 제조방법 - Google Patents

도전율이 증가된 ｎｐｔ 반도체채널을 갖춘 반도체소자와 그 제조방법 Download PDF

Info

Publication number
KR101268171B1
KR101268171B1 KR1020117003006A KR20117003006A KR101268171B1 KR 101268171 B1 KR101268171 B1 KR 101268171B1 KR 1020117003006 A KR1020117003006 A KR 1020117003006A KR 20117003006 A KR20117003006 A KR 20117003006A KR 101268171 B1 KR101268171 B1 KR 101268171B1
Authority
KR
South Korea
Prior art keywords
layer
protrusion
channel
semiconductor material
semiconductor device
Prior art date
Application number
KR1020117003006A
Other languages
English (en)
Other versions
KR20110029167A (ko
Inventor
데이비드 시. 셰리던
앤드류 릿나워
Original Assignee
에스에스 에스시 아이피, 엘엘시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스에스 에스시 아이피, 엘엘시 filed Critical 에스에스 에스시 아이피, 엘엘시
Publication of KR20110029167A publication Critical patent/KR20110029167A/ko
Application granted granted Critical
Publication of KR101268171B1 publication Critical patent/KR101268171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에 따른 반도체소자는, 제1 도전형의 기판; 제1 도전형이고, 기판층 위에 놓이며, 기판층과 마주보는 표면을 갖는 제1 층; 제1 도전형이고, 제1 층의 표면에 놓이며, 윗면과 제1 및 제2 측벽을 갖는 돌출부; 돌출부의 제1 및 제2 측벽과 돌출부에 인접한 제1 층의 윗면에 있고, 제1 도전형과는 다른 제2 도전형의 반도체재료; 및 제1 도전형의 반도체재료로 이루어지고, 돌출부의 윗면에 놓이는 제3 층;을 포함하고, 돌출부의 도핑농도가 5x1016~1x1018㎝-3이고, 돌출부의 윗면과 제1 층의 윗면 사이의 간격이 0.1~2㎛이며, 돌출부의 윗면에 평행한 방향을 따라 돌출부의 제1 측벽과 제2 측벽 사이의 최소 간격이 0.1~0.5㎛이다.

Description

도전율이 증가된 ＮＰＴ 반도체채널을 갖춘 반도체소자와 그 제조방법{SEMICONDUCTOR DEVICES WITH NON-PUNCH-THROUGH SEMICONDUCTOR CHANNELS HAVING ENHANCED CONDUCTION AND METHODS OF MAKING}
본 발명은 반도체소자와 그 제조방법에 관한 것이다.
전력스위칭 분야에 사용되는 JFET(junction field-effect transistor) 소자는 채널저항이 적어야 하고 MOSFET와 같은 스위칭 거동을 보이는 것이 좋다. 특히, 게이트에 걸린 임계전압에 의해 일단 채널이 핀치-오프(pinch-off)되면, 이런 전자소자가 최대전압이나 정격전압을 차단할 수 있는 것이 좋다. 이런 소자의 특성은 무한히 높은 전압차단이득 β을 필요로 한다. JFET 소자에서 낮은 채널저항과 높은 전압차단이득은 대개 소자특성으로 나타난다. 예컨대, 짧은 채널 JFET나 SIT에서 전체 소자저항 중의 채널성분은 비교적 작고 전류포화는 긴채널 JFET 구조보다 훨씬 더 낮다. 그러나, 전압차단이득도 작아지고, 최대 드레인전압을 차단하는데 필요한 게이트 바이어스와 임계전압 사이의 차가 아주 커져, 경우에 따라서는 수십볼트에 이르기도 한다(비특허문헌 [1] 참조). 한편, 전압차단이득이 높은 긴채널 보강모드 JFET에서는 전류가 너무 빨리 충전되어 선형 범위내의 비교적 낮은 온-상태 채널저항을 충분히 이용할 수 없다(비특허문헌 [2], [3] 참조). 이 문제는 전력 SiC VJFET의 경우에 특히 현저하다. 그 결과, 정상차단 스위칭소자의 개발이 지연되었다.
1] J.N. Merrett, I. Sankin, V. Bonderenko, CE. Smith, D. Kajfez, and J.R.B. Casady, "RF and DC Characterization of Self-aligned L-band 4H-SiC Static Induction Transistors," Materials Science Forum VoIs. 527-529 (2006) pp. 1223-1226. [2] J.H. Zhao, K. Tone, X. Li, P. Alexandrov, L. Fursin and M. Weiner, "3.6 mΩ·cm2, 1726V 4H-SiC normally-off trenched-and- implanted vertical JFETs and circuit applications," IEE Proc. -Circuits Devices Syst., Vol. 151, No. 3, June 2004. [3] P. Sannuti, X. Li, F. Yan, K. Sheng , J.H. Zhao, "Channel electron mobility in 4H- SiC lateral junction field effect transistors, " Solid-State Electronics 49 (2005) 1900-1904. [4] W. Shockley, "A Unipolar "Field-Effect" Transistor," Proceedings of the IRE Volume 40, Issue 11, Nov. 1952, pp.:1365 - 1376. [5] I. Sankin, "Edge termination and RESURF technology in power silicon carbide devices," Ph.D. Dissertation, Mississippi State University, 2006; AAT 3213969, p.l 10. [6] M. Nagata, T. Masuhara, N. Hashimoto, H. Masuda, "A short-channel, punch- through-breakdown-free MOS transistor," International Electron Devices Meeting, 1971 Volume 17, 1971 Page(s): 2-3. [7] Legacy CACE User's Guide AixRecipe; Recipe Language for AIXTRON systems, Copyright 1994-2004, AIXTRON AG, Kaskertstrasse 15-17 D-52072 Aashen, Germany.
본 발명은 이와 같은 문제점을 감안하여 안출된 것으로, 온-상태 채널저항이 낮고 전압차단이득이 높은 접합필드효과 반도체소자들을 제공하는 것을 목적으로 한다.
이와 같은 과제 달성을 위해, 본 발명은,
제1 도전형의 반도체재료로 이루어진 기판;
제1 도전형의 반도체재료로 이루어지고, 기판층 위에 놓이며, 기판층과 마주보는 표면을 갖는 제1 층;
제1 도전형의 반도체재료로 이루어지고, 제1 층의 표면에 놓이며, 윗면과 제1 및 제2 측벽을 갖는 돌출부;
상기 돌출부의 제1 및 제2 측벽과 돌출부에 인접한 제1 층의 윗면에 있고, 제1 도전형과는 다른 제2 도전형의 반도체재료; 및
제1 도전형의 반도체재료로 이루어지고, 돌출부의 윗면에 놓이는 제3 층;을 포함하고,
상기 돌출부의 도핑농도가 5x1016~1x1018㎝-3이고, 돌출부의 윗면과 제1 층의 윗면 사이의 간격이 0.1~2㎛이며, 돌출부의 윗면에 평행한 방향을 따라 돌출부의 제1 측벽과 제2 측벽 사이의 최소 간격이 0.1~0.5㎛인 반도체소자를 제공한다.
본 발명은 또한 이런 반도체소자를 하나 이상 포함하는 회로도 제공한다.
도 1은 NPT 채널의 도핑농도가 불균일한 4H-SiC VJFET 구조의 단면도;
도 2는 불균일하게 도핑된 NPT 채널의 도핑 프로필을 보여주는 그래프;
도 3A는 완만하게 도핑된 필드억제층을 갖는 불균일하게 도핑된 NPT 채널의 도핑 프로필을 보여주는 그래프;
도 3B는 계단식으로 도핑된 필드억제층을 갖는 불균일하게 도핑된 NPT 채널의 도핑 프로필을 보여주는 그래프;
도 4는 채널의 도핑농도가 5x1016㎝-3으로 균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 1500V 4H-SiC VJFET의 실제 및 시뮬레이션 I-V 특성들을 중첩한 그래프;
도 5A는 채널도핑농도가 균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 800V SiC VJFET의 시뮬레이션 I-V 특성들을 보여주는 그래프;
도 5B는 채널도핑농도가 균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 800V SiC VJFET의 총 저항의 성분들을 보여주는 원그래프;
도 6A는 채널도핑농도가 불균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 800V SiC VJFET의 시뮬레이션 I-V 특성들을 보여주는 그래프;
도 6B는 채널도핑농도가 불균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 800V SiC VJFET의 총 저항의 성분들을 보여주는 원그래프;
도 7은 도핑농도가 균일하고 저항이 감소된 NPT 채널을 갖는 SiC VJFET의 단면도.
높은 채널저항과 낮은 전압차단 이득이 과거에는 별개의 문제로 취급되었다. 채널저항은 채널단자와 정류접합에 걸린 바이어스의 비선형 함수이다. 채널저항이 항상 일정한 채널의 I-V 특성곡선을 2개의 구역인 선형구역과 포화구역으로 구분할 수 있다. 선형구역에서, 채널저항은 채널의 길이에는 비례하고, 전류가 통과하는 단면적과 도핑농도에는 반비례한다. 포화구역에서는 채널저항이 급격히 성장하므로, 이 구역은 대부분의 파워스위칭에는 거의 사용되지 않는다.
JFET의 전류포화의 메커니즘이 Shockley[4]에 소개되었다. 이 효과는 다음과 같다. JFET 구조에 걸린 드레인-소스 바이어스가 고정값에서 상승하면서, 전류가 흐르는 채널에서의 전압강하로 인해 채널 내부의 공핍부가 드리인을 향해 확장된다. 이때문에, 채널 내부의 전류경로가 드레인으로 갈수록 좁아져 전류가 포화된다. Shockley에 소개된 메커니즘은 높은 전기장에서 캐리어 드리프트 속도의 포화로 인해 더 심화되는것 같이 보인다. 오옴의 법칙 때문에, 채널저항이 드레인으로 갈수록 증가하면서 전기장도 증가하여 캐리어 이동도는 악화되기 때문에, 채널저항은 더 증가하고, 심지어 드레인전류의 포화가 더 빨리 일어난다.
조기 전류포화 문제를 해결하는 여러가지 시도가 있었다. 예컨대, 미국특허 2,984,752가 소개한 채널구조는 합금 p-n 접합부들 사이의 간격을 불균일하게 하여 전류포화현상을 줄였다. 접합부 사이의 간격이 단자를 향해 선형으로 증가하면 바이어스가 증가하면서 채널을 통해 유도되는 전류가 증가하여 마침내 틈새-전하 영역들을 합쳐 핀치-오프가 일어난다. 그러나, 미국특허 2,984,752에 소개된 소자는 구조적으로 합금 접합부 때문에 제조하기가 극히 곤란하다.
미국특허 2,984,752에 소개된 소자는 채널과 드레인 사이에 전압차단층(즉, 드리프트 영역)이 없기 때문에 고전압에는 맞지 않는다. 드리프트 영역의 저항은 도핑 N dr 와 두께 t dr 을 아래 식과 같이 선택하면 표적 차단전압 V b 와 최대허용 플레인-접합 전기장 E IDMAX 에 대해 최소화될 수 있다.
Figure 112011009086380-pct00001
플라즈마에칭으로 형성되고 주입된 정류접합부로 한정된 채널구조가 수직인 소자가 미국특허 4,403,396에 소개되었다.
드리프트 영역을 갖는 수직 SiC JFET에서 포화전류는 접합부 간격을 불균일하게 하여 개선되었는데, 이에 대해서는 미국특허 5,747,831에 소개된바 있다. 이 소자는 미국특허 2,984,752에 소개된 것보다 제조는 쉬워도, MOSFET와 같은 스위칭 거동을 보여 차단이득이 무한히 높아 고전압 소자로는 부적절하다.
무한히 높은 차단이득은 아래 식과 같다:
Figure 112011009086380-pct00002
소스(y=0)와 드레인(y=L) 사이로 전류가 흐르고 정류접합부(예; p-n 접합부)로 한정된 길이 L의 가상의 채널이 채널축에 대해 대칭이라고 하자. N(y)와 a(y)로 정의된 채널축을 따른 도핑농도가 정류접합부 간격의 절반이라면, 채널축에서의 핀치-오프 전압은 아래와 같다:
Figure 112011009086380-pct00003
V bi (y)가 내부전압이고 최대 드레인전압(V DS =V b )이걸렸을 때의 채널의 드레인 입구에서 생기는 최대 전기장이 E m 인 NPT(non-punch-through) 상태는 채널축을 따라 아래와 같이 정해진다:
Figure 112011009086380-pct00004
드리프트 영역이 최저 저항, 식 (1)의 최대허용 플레인-접합 전기장 E IDMAX 과 차단전압(V b )에 맞게 최적화된 경우, 조건 (3)~(4)는 다음과 같다:
Figure 112011009086380-pct00005
채널 도핑농도가 균일한 경우, (5)의 조건을 아래와 같이 단순화할 수 있다:
Figure 112011009086380-pct00006
미국특허 5,747,831에 소개된 수직 SiC JFET의 채널과 드리프트 영역의 도핑농도가 같기 때문에(N dr =N ch ), 위의 식 (6)이 만족되면 이 구조의 채널의 길이가 드리프트영역의 두께를 넘게된다(L>t dr ). 이런 구조는 두께는 두껍되 도핑농도는 낮은 드리프트 영역이 필요한 고전압 소자에는 비실용적이다.
도핑농도가 드리프트 영역보다 채널층에서 더 높은 수직 SiC SIT(Static Induction Transistor) 구조가 미국특허 5,945,701에 소개되었다.
불순물 농도가 낮은 층과 불순물 농도가 아주 낮은 충을 갖는 소스가 분리되어 있는 채널을 갖는 SIT 구조는 미국특허 4,364,072에 소개되었다.
미국특허출원 공개 2007/187715에 소개된 소자는 채널의 도핑농도가 균일하고 NPT 성능을 보일 수 있지만, 후술하는 것과 같은 제한을 갖는다.
식 (1)로부터 최적의 인자를 갖는 드리프트 영역의 비저항은 아래와 같다:
Figure 112011009086380-pct00007
(7)에서 보듯이, 주어진 차단조건에서 드리프트 영역의 비저항은 최대 1차 전기장의 3제곱에 반비례한다. 4H-SiC에서 제대로 종료된 계단접합부에 허용된 최대 전기장은 2.4MV/cm를 넘을 수 있다(Sankin[5] 참조). 그 결과, 온-상태 손실을 줄이기 위해 파워소자에 SiC를 사용할 강력한 동기가 생긴다. 그러나, 불균일도핑 NPT 채널을 갖는 접합 필드효과 소자에 사용할 때는 채널 도핑량 D ch =N ch L이 임계전기장이 낮은 반도체보다 훨씬 높아야 한다. 채널저항을 최소화하려면, 길이보다는 도핑농도를 높여 채널 도핑량을 늘이는 것이 좋다. 그러나, 주어진 임계전압에서는 채널 도핑량이 높을수록 정류접합부 간격이 작아진다. 또, 특히 임계전압이 양의 값일 때는 고가의 리소그래피 기술이 필요하다. 주입된 p-n 접합의 경우, 채널두께를 줄이면 측방향 주입 프로필들이 채널축에서 합쳐져 순 채널도핑이 감소되고, 측벽에서부터 주입손상이 옆으로 번져 채널전자 이동성도 악화된다. 이런 현상 때문에 채널저항이 커지고 채널전류의 조기포화가 일어난다. 즉, 미국특허출원 공개 2007/187715에 소개된 소자의 I-V 특성에서 포화전류가 아주 낮아진다(VGS=2.5V에서 VSAT<1V). 그 결과, 이런 소자는 게이트-소스 바이어스가 p-n 접합부의 내부전압을 넘어서는 안되는 단극 모드에서 동작하기 곤란하다.
채널영역과 드리프트 영역의 도핑농도가 다른 소자가 미국특허 7,187,021에 소개되었다.
증가영역과 공핍영역으로 구성되고 "불균일 게이트 영역"을 갖는 MOS 트랜지스터가 Nagata[6]에 소개되었다.
정류 접합부 사이에 한정된 채널에 전류가 흐르는 반도체소자에 대해 설명한다. 정류접합부를 p-n 접합부나 금속-반도체 접합부라 한다. 이런 반도체는 NPT 거동을 보이고 전류도전율이 증가된 것으로, 파워 반도체소자라 하고, 그 예로는 JFET, SIT, JFET(Junction Field Effect Thyristor), JFET 전류제한기 등이 있다. 이런 소자들은 SiC와 같은 광대역 반도체로 만들어지고, 경우에 따라서는 노멀리-오프 SiC VJFET일 수도 있다.
어떤 경우에는, 채널 구조를 갖는 소자가 NPT 성능을 보여 식 (5)의 조건을 만족하기도 한다. 특히, 채널이 게이트에 걸린 임계전압에 의해 핀치-오프된 소자는
Figure 112011009086380-pct00008
로 표현되는 최대 전압을 차단할 수 있다.
이런 소자의 증가구조에서는 저항이 크게 줄어들고, 조기 전류포화 문제를 경감하거나 없앨 수 있다. 이런 소자는 채널과 드리프트 요소들 사이의 저항차 문제를 없애 NPT 접합 필드효과 소자의 광대역 반도체의 차단강도를 충분히 활용할 수 있다.
어떤 경우에는, 소스에 더 가까이 있는 채널 부분의 평균 도핑농도가 그 밑의 부분의 도핑농도보다 낮은 불균일 도핑 수직채널 구조를 가질 수도 있다. 채널 중에서 상대적으로 짧고 도핑농도가 낮은 "VTH-컨트롤 채널"은 전체 저항에 중요한 성분을 추가하지 않고도 필요한 임계전압과 같은 게이트 바이어스로 핀치-오프될 수 있다. 채널 중에서 심하게 도핑된 하부 부분인 "필드-스톱 채널"의 도펀트 농도는 식 (4)를 만족할 정도의 NPT 성능을 보이기에 충분히 높은 레벨로 선택될 수 있다. 심하게 도핑된 "필드-스톱 채널"내의 정류접합부들의 간격이 "VTH-컨트롤 채널"의 간격보다 크거나 같기 때문에, 그 저항은 더 작다.
"VTH-컨트롤 채널"과 "필드-스톱 채널"의 분리는 조건부이다. 채널도핑농도 N(y)와 정류접합부 간격 a(y)는 조건 (5)를 만족할 수 있지만, 식 (2)에 정의된 핀치-오프 전압 Vp(y)는 계단형 성장함수이거나 엄밀한 성장함수일 수 있다.
도 1은 NPT 채널의 도핑농도가 불균일한 4H-SiC VJFET 구조의 단면도이다. 도 2는 채널도핑 프로필이다. 도면에서 1, 2, 3은 각각 채널영역, 정류접합부 및 드리프트 영역이다. 도 1의 4, 5, 6은 각각 P+ 게이트영역, N+ 드레인 기판, N+ 소스층이다. 도 2의 101, 102, 103, 104는 각각 채널영역과 드리프트 영역의 도핑 프로필이다. 도 2의 I과 II는 채널 중에서 길이 L1과 L2의 "VTH-컨트롤" 및 "필드-스톱" 부분들이다.
도 2의 프로필은 예를 든 것일 뿐이고, 온-상태의 전류포화의 영향과 채널저항을 최소화하면서 오프상태에서의 전압이득은 최대화되도록 채널의 도핑분포를 최적화할 수 있다. 예를 들어, 더 고차의 다항식이나 다른 분석함수로 도핑프로필을 정의할 수 있다.
전술한 바와 같이, 이상 설명한 소자는 저항이 상당히 감소된 NPT 채널을 갖는데, 이런 구성은 정류접합부 사이의 간격은 충분히 유지하면서 채널 도핑농도는 높이면 된다. 그 결과, 채널 입구에서의 접합 특이성이 더 현저해져 필드증가가 더 이루어지고, 궁극적으로 게이트-드리프트 접합부에 걸린 최대허용 1-D 전기장이 낮아진다. 또, 트렌치의 폭을 줄여 채널 밀도를 높이면, 게이트 접합부 "실린더"의 반경이 줄어들어 필드가 더 증가된다.
정류접합부에서의 전기장 증가를 억제하기 위해, 고도핑 "필드-스톱 채널"과 저도핑 드리프트 영역 사이의 드레인 입구에 비교적 얇은 반도체층이 위치해있는 소자를 제공한다. 완만하고 계단식으로 도핑된 필드억제층인 "필드-스무스 채널"을 갖는 불균일 도핑 NPT 채널의 도핑프로필들이 각각 도 3A와 3B에 도시되었다. 도 3에서 201~204와 301~304는 각각 완만하고(3A) 계단식으로(3B) 도핑된 "필드-스무스 채널"의 채널과 드리프트 영역의 도핑프로필이다. I, Ⅱ, Ⅲ은 각각 채널 중에서 길이 L1, L2, L3의 "VTH-컨트롤", "필드-스톱", "필드-스무스" 부분들을 나타낸다. 마찬가지로, 채널 중의 "필드-스무스" 부분의 도핑농도는 고차 다항식이나 다른 분석함수로 정의할 수 있다.
어떤 경우에는, 전술한 바와 같은 불균일 도핑채널을 갖는 소자를 제공하되 전류의 경로를 한정하는 정류접합부들이 서로 결합되거나 바이어스되거나, 적어도 하나의 정류접합부가 채널 입구에 전기결합될 수 있다.
이상 설명한 불균일 도핑 채널들은 JFET, SIT, JFET(Junction Field Effect Thyristor), JFET 전류제한기 등의 수직채널구조를 갖는 필드효과 반도체의 전류흐름을 제어하는데 사용될 수 있다.
이상 설명한 불균일도핑 채널들은 노멀리-오프 SiC VJFET의 전류흐름을 제어하는데 사용될 수 있다.
"VTH-컨트롤" 부분의 전류경로에서 계산된 평균 도핑농도는 1x1016~ 1x1017 ㎝-3이다. "VTH-컨트롤" 부분의 정류접합부 사이의 평균 간격은 원하는 임계전압에 따라 0.3~1.7㎛ 범위에서 선택한다. "VTH-컨트롤" 부분의 길이는 0.25~1㎛이다.
"필드-스톱" 부분의 전류경로에서 측정된 평균 도핑농도는 3x1016~ 3x1017 ㎝-3이다. "필드-스톱" 부분의 길이는 0.5~3㎛이다.
전류경로를 따라 측정한 "필드-스무스" 부분의 길이는 0.25~0.75㎛이다. "필드-스무스" 부분의 전류경로에서 계산된 평균 도핑농도는 1x1016~ 1x1017 ㎝-3이다.
어떤 경우에는, (채널에 인가되었을 때 펀치-스루 거동을 보이는 최소 전기장인) 펀치-스루 전기장이 2.4 MV/㎝ 이상인 채널도 있다. 예컨대, 이런 소자에 걸린 전기장이 2.4 MV/㎝ 이하이면 NPT 거동을 보일 수 있다.
불균일 도핑채널을 갖는 소자의 일례인 노멀리-오프 JFET는 광대역 반도체(예; EG>2eV인 반도체재료)로 만들어지고, 주입되거나 재성장된 p-n 접합부 사이에나 정류 쇼트키 접점들로 한정된 채널구조가 수직이다. 이런 불균일 도핑 채널은 채널구조가 수직인 다른 광대역 반도체소자들의 설계나 제조에 사용되기도 한데, 이런 소자의 예로는 JFET, SIT, JFET(Junction Field Effect Thyristor), JFET 전류제한기 등이 있다.
또, 이런 소자는 정류접합부에 의해 전류경로가 한정되고 채널구조가 수직인 모든 반도체소자를 포함한다. 이런 소자의 예로는 수직채널에 직렬연결된 측면채널에 전류가 흐르는 JFET(Junction Field Effect Transistor)와 JFET(Junction Field Effect Thyristor); p-n 접합부에 의해 한정된 수직 채널에 직렬연결된 MOS 채널에 전류가 흐르는 MOSFET; 및 p-n 접합부에 의해 한정된 채널에 전류가 흐르는 JBS(Junction Barrier Schottky) 다이오드가 있다.
또, 반도체소자의 재료로는 광대역 반도체재료인 SiC, 그중에서도 4H-SiC가 좋지만, 다른 종류의 SiC(6H-SiC, 3C-SiC 또는 15R-SiC)나 Ⅲ족 질화물 반도체인 질화갈륨 GaN과 같은 재료도 사용할 수 있다.
이상 설명한 불균일 도핑 채널구조는 주어진 임계전압에 대해 최소의 저항으로 NPT 거동을 보일 수 있다. 채널 영역의 불균일 도핑 농도는 에피택셜 성장법으로 이루어진다. 예를 들어, 기체흐름을 시간의 분석함수로 정의할 수 있는 에피택셜 리액터를 이용하지만(비특허문헌 [7] 참조), 한편으로는 멀티도즈(multi-dose) 이온주입법과 같은 다른 방법을 이용할 수도 있다.
현대적인 에피택셜 리액터를 이용해 불균일 도핑농도를 정의할 시간의 분석함수로서 기체유량을 정할 수 있지만(비특허문헌 [7] 참조), 이런 도핑 프로필은 예상치와는 다를 수 있다. 성장한 "필드-스톱"층과 "VTH-컨트롤"층에 필요한 도핑농도가 에피택셜 작용중에 시간이 갈수록 감소하므로, 소위 메모리효과에 의해 분석적으로 규정된 도핑농도 외에도 의도치 않은 도핑이 일어난다. "메모리 효과"는 에피택셜 셩장의 초기단계에서 에피택셜 리액터의 dksWHraus에 의해 흡수되는 도펀트 종 때문에 생긴다. 이 효과는 기체유량을 정의하는 분석함수에 수정 항들을 추가하면 보상된다.
이온주입을 이용해 불균일 도핑 프로필을 형성할 경우, 이런 프로필들은 주입에너지에 해당하는 피크 농도값들 사이의 "계곡"을 경험할 것이다. 피크값 사이의 이런 "계곡"의 영향을 최소화하기 위해, 주입스케쥴(즉, 에너지와 도즈)을 신중하게 설계할 수 있다.
0도 이온주입은 정류접합부를 형성하는데 사용될 수 있다. 0도 이온주입을 이용하면, 채널을 향해 옆으로 전파하는 주입손상량을 크게 줄일 수 있어, (VGS=2.5V에서 고차 포화전류밀도보다 크게) 전류포화의 영향을 크게 줄일 수 있다. 어떤 경우에는, 기판의 수직선에 대해 ±2도나 ±1도의 각도내에서 이온주입을 할 수도 있다.
도 4는 채널의 도핑농도가 5x1016㎝-3으로 균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 1500V 4H-SiC VJFET의 실제 및 시뮬레이션 I-V 특성들을 중첩한 그래프이다.
도 5A는 채널도핑농도가 균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 800V SiC VJFET의 시뮬레이션 I-V 특성들을 보여주는 그래프이고, 도 5B는 채널도핑농도가 균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 800V SiC VJFET의 총 저항의 성분들을 보여주는 원그래프이다.
도 6A는 채널도핑농도가 불균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 800V SiC VJFET의 시뮬레이션 I-V 특성들을 보여주는 그래프이고, 도 6B는 채널도핑농도가 불균일하고 정류접합부가 0도 이온주입법으로 형성된 1㎟ 노멀리-오프 800V SiC VJFET의 총 저항의 성분들을 보여주는 원그래프이다.
양쪽 소자의 드리프트 인자들은 식 (1)을 사용해 계산하되, E IDMAX 와 V b 는 각각 2.3 MV/㎝ 및 800V였다.
전압차단이득을 높게 유지하면서 채널저항은 낮추도록 소자의 형상을 설계하면서 채널 도핑을 높이면 노멀리-오프 JFET의 포화전류를 최대화할 수 있다. 채널도핑농도를 균일하게 할 수 있지만, 불균일하게 해도 전술한 바와 같은 추가적인 성능개선을 가져올 수 있다.
특히, 정류접합부 사이의 간격(wd)을 Nd -0.5에 비례하게 줄이면서 채널도핑농도가 균일한 소자의 도핑농도를 높이면 임계전압이 일정함을 발견했다. 따라서, 채널의 NPT 조건이 식 (6)에 따라 채널길이(L)가 줄어든 것에 대해 만족된다. 드레인 포화전류(I D )는 아래 식으로 표시된다:
Figure 112011009086380-pct00009
채널도핑농도가 5x1016㎝-3으로 균일하고 wd와 L이 적절한 소자의 포화전류는 개선됨을 보여준다.
채널도핑농도 5x1016~1x1018㎝-3, 정류접합부 간격 100nm ~0.5㎛, 채널길이 100nm ~2㎛인 수직 JFET에서 포화전류가 개선되고 도전율이 증가된다.
채널도핑이 균일한 1200V 소자의 특성은 아래 표와 같은데, 여기서 wd와 L은 도 7에서 설명한 것과 같다. 도 7에서, 번호 1, 2, 3은 채널영역, 정류접합부 및 드리프트 영역이고, 4, 5, 6은 게이트영역, 기판 및 소스층이다.
채널 도핑(㎝-3) wd(㎛) L(㎛)
5x1016 0.40 1.79
1x1017 0.28 0.93
1x1018 0.12 0.10
도 1과 6에 도시된 소자에서 기판(5)은 두께 100~500㎛와 도핑농도 1x1019~5x1019㎝-3이고 드리프트층(3)은 두께 5~15㎛이며 도핑농도 4x1015~2x1016㎝-3이며, 게이트영역(4)은 두께 0.1~1㎛이며 도핑농도 1x1018~1x1020㎝-3이고, 소스층(6)은 두께 0.1~1㎛이며 도핑농도 1x1019~1x1020㎝-3이다. 이런 두께와 도핑농도는 일례일 뿐이고, 두께와 도핑농도를 달리하면서 원하는 특성을 내는 소자를 공급할 수도 있다.
또, 이런 소자들이 기판이나 드리프트층과 같은 도전형의 반도체재료로 된 필드-스톱/버퍼 층을 포함할 수도 있다. 필드-스톱/버퍼 층이 있다면 그 두께는 0.1~1㎛이며 도핑농도는 5x1017~5x1018㎝-3일 것이다.
기판, 필드-스톱/버퍼 층, 드리프트층, 채널 및 소스층의 반도체재료는 n형이고 게이트는 p형일 수 있지만, 그 반대도 가능하다.
이상 설명한 소자들은 다수의 돌출부를 가질 수 있다. 이들 돌출부는 손가락처럼 기다랗고 간격을 두고 배치될 수 있다. 이 때, 돌출부 윗면의 소스층은 소스를 형성하고 게이트는 인접 돌출부 사이의 트렌치에 위치한다. 이런 소스와 게이트는 사각형 모양을 가질 수 있다. 소스들끼리는 단부에서 서로 연결될 수 있다.

Claims (19)

  1. 제1 도전형의 반도체재료로 이루어진 기판;
    제1 도전형의 반도체재료로 이루어지고, 기판층 위에 놓이며, 기판층과 마주보는 표면을 갖는 제1 층;
    제1 도전형의 반도체재료로 이루어지고, 제1 층의 표면에 놓이며, 윗면과 제1 및 제2 측벽을 갖는 돌출부;
    상기 돌출부의 제1 및 제2 측벽과 돌출부에 인접한 제1 층의 윗면에 있고, 제1 도전형과는 다른 제2 도전형의 반도체재료; 및
    제1 도전형의 반도체재료로 이루어지고, 돌출부의 윗면에 놓이는 제3 층;을 포함하고,
    상기 돌출부의 도핑농도가 5x1016~1x1018㎝-3이고, 돌출부의 윗면과 제1 층의 윗면 사이의 간격이 0.1~2㎛이며, 돌출부의 윗면에 평행한 방향을 따라 돌출부의 제1 측벽과 제2 측벽 사이의 최소 간격이 0.1~0.5㎛인 것을 특징으로 하는 반도체소자.
  2. 제1항에 있어서, 상기 제1 층이 두께 5~15㎛이고 도핑농도 4x1015~2x1016㎝-3인 것을 특징으로 하는 반도체소자.
  3. 제1항에 있어서, 상기 기판이 두께 100~500㎛이고 도핑농도 1x1019~5x1019㎝-3인 것을 특징으로 하는 반도체소자.
  4. 제1항에 있어서, 상기 제3 층이 두께 0.1~1.0㎛이고 도핑농도 1x1019~1x1020㎝-3인 것을 특징으로 하는 반도체소자.
  5. 제1항에 있어서, 상기 제2 도전형의 반도체재료의 도핑농도가 5x1018~1x1020㎝-3인 것을 특징으로 하는 반도체소자.
  6. 제1항에 있어서, 기판과 제1 층 사이에 제1 도전형의 반도체재료로 이루어진 제4 층을 배치하는 것을 특징으로 하는 반도체소자.
  7. 제6항에 있어서, 상기 제4 층이 두께 0.1~1.0㎛이고 도핑농도 5x1017~5x1018㎝-3인 것을 특징으로 하는 반도체소자.
  8. 제1항에 있어서, 상기 돌출부가 다수개로서 기다란 형태이고 손가락처럼 간격을 두고 배열된 것을 특징으로 하는 반도체소자.
  9. 제1항에 있어서, 제1 도전형의 반도체재료가 n형 반도체재료이고, 제2 도전형의 반도체재료가 p형 반도체재료인 것을 특징으로 하는 반도체소자.
  10. 제1항에 있어서, 상기 반도체재료가 광대역 반도체재료인 것을 특징으로 하는 반도체소자.
  11. 제1항에 있어서, 상기 반도체재료가 SiC인 것을 특징으로 하는 반도체소자.
  12. 제1항에 있어서, 상기 반도체소자가 JFET(Junction Field-Effect Transistor), SIT(Static Induction Transistor), JFET(Junction Field Effect Thyristor) 또는 JFET 전류제한기인 것을 특징으로 하는 반도체소자.
  13. 제1항에 있어서, 상기 반도체소자가 2.4 MV/㎝ 이하의 전기장에서 NPT(non-punch through) 거동을 보이는 것을 특징으로 하는 반도체소자.
  14. 제1항에 있어서,
    제2 도전형의 반도체재료로 이루어지고, 돌출부의 제1 측벽과 이런 제1 측벽에 인접한 제1 층의 윗면에 놓여있는 제1 게이트 접점;
    제2 도전형의 반도체재료로 이루어지고, 돌출부의 제2 측벽과 이런 제2 측벽에 인접한 제1 층의 윗면에 놓여있는 제2 게이트 접점;
    제3 층 위에 있는 소스 접점; 및
    제1 층의 반대쪽의 기판에 있는 드레인 접점;을 더 포함하는 것을 특징으로 하는 반도체소자.
  15. 제14항의 반도체소자를 포함하는 것을 특징으로 하는 회로.
  16. 제15항에 있어서, 제1 및 제2 게이트접점들이 서로 전기적으로 연결된 것을 특징으로 하는 회로.
  17. 제15항에 있어서, 제1 및 제2 게이트접점들이 전기적으로 연결되지 않은 것을 특징으로 하는 회로.
  18. 제14항에 따른 반도체소자를 2개 포함하고, 이들 반도체소자들 중의 한쪽 반도체소자의 소스 접점이 다른쪽 반도체소자의 게이트 접점에 전기적으로 연결된 것을 특징으로 하는 회로.
  19. 제15항에 있어서, 상기 회로가 집적회로인 것을 특징으로 하는 회로.
KR1020117003006A 2008-07-10 2009-07-09 도전율이 증가된 ｎｐｔ 반도체채널을 갖춘 반도체소자와 그 제조방법 KR101268171B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/170,599 2008-07-10
US12/170,599 US7994548B2 (en) 2008-05-08 2008-07-10 Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
PCT/US2009/050021 WO2010006107A2 (en) 2008-07-10 2009-07-09 Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making

Publications (2)

Publication Number Publication Date
KR20110029167A KR20110029167A (ko) 2011-03-22
KR101268171B1 true KR101268171B1 (ko) 2013-05-27

Family

ID=41507723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003006A KR101268171B1 (ko) 2008-07-10 2009-07-09 도전율이 증가된 ｎｐｔ 반도체채널을 갖춘 반도체소자와 그 제조방법

Country Status (10)

Country Link
US (1) US7994548B2 (ko)
EP (1) EP2319083A4 (ko)
JP (1) JP2011527836A (ko)
KR (1) KR101268171B1 (ko)
CN (1) CN102150275A (ko)
AU (1) AU2009268539A1 (ko)
CA (1) CA2729194A1 (ko)
NZ (1) NZ590751A (ko)
TW (1) TWI447911B (ko)
WO (1) WO2010006107A2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010054073A2 (en) 2008-11-05 2010-05-14 Semisouth Laboratories, Inc. Vertical junction field effect transistors having sloped sidewalls and methods of making
AU2010262789A1 (en) * 2009-06-19 2012-02-02 Power Integrations, Inc. Methods of making vertical junction field effect transistors and bipolar junction transistors without ion implantation and devices made therewith
US20110049532A1 (en) * 2009-08-28 2011-03-03 Microsemi Corporation Silicon carbide dual-mesa static induction transistor
EP2577735A4 (en) 2010-05-25 2014-07-02 Power Integrations Inc SELF-ALIGNED SEMICONDUCTOR SEMICONDUCTOR DEVICES WITH REDUCED GRID-SOURCE LEAKAGE UNDER REVERSE POLARIZATION, AND METHODS OF MANUFACTURE
US8519410B1 (en) 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
WO2014035794A1 (en) * 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9136397B2 (en) 2013-05-31 2015-09-15 Infineon Technologies Ag Field-effect semiconductor device
US9184281B2 (en) 2013-10-30 2015-11-10 Infineon Technologies Ag Method for manufacturing a vertical semiconductor device and vertical semiconductor device
JP6058170B2 (ja) * 2014-01-28 2017-01-11 三菱電機株式会社 炭化珪素半導体装置
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN105070767B (zh) * 2015-08-05 2018-04-20 西安电子科技大学 一种基于碳基复合电极的高温SiC JFET器件
CN106098767A (zh) * 2016-06-28 2016-11-09 长安大学 P沟肖特基栅碳化硅静电感应晶闸管及其制造方法
CN106158943A (zh) * 2016-06-28 2016-11-23 长安大学 N沟碳化硅静电感应晶闸管及其制造方法
CN106024864A (zh) * 2016-06-28 2016-10-12 长安大学 P沟碳化硅静电感应晶闸管及其制造方法
JP6787367B2 (ja) 2017-07-26 2020-11-18 株式会社デンソー 半導体装置
US11233157B2 (en) * 2018-09-28 2022-01-25 General Electric Company Systems and methods for unipolar charge balanced semiconductor power devices
JP6973422B2 (ja) 2019-01-21 2021-11-24 株式会社デンソー 半導体装置の製造方法
JP6950714B2 (ja) 2019-01-21 2021-10-13 株式会社デンソー 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012213A (ja) 2003-06-17 2005-01-13 Internatl Business Mach Corp <Ibm> 低漏洩ヘテロ接合垂直トランジスタおよびその高性能デバイス
WO2007015903A2 (en) 2005-07-27 2007-02-08 International Rectifier Corporation High voltage non punch through igbt for switch mode power supplies

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2984752A (en) * 1953-08-13 1961-05-16 Rca Corp Unipolar transistors
JPS5367371A (en) * 1976-11-29 1978-06-15 Sony Corp Semiconductor device
JPS53121581A (en) * 1977-03-31 1978-10-24 Seiko Instr & Electronics Ltd Logical element of electrostatic inductive transistor
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
US4403396A (en) * 1981-12-24 1983-09-13 Gte Laboratories Incorporated Semiconductor device design and process
US4587540A (en) * 1982-04-05 1986-05-06 International Business Machines Corporation Vertical MESFET with mesa step defining gate length
DE4423068C1 (de) * 1994-07-01 1995-08-17 Daimler Benz Ag Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
US5429956A (en) * 1994-09-30 1995-07-04 United Microelectronics Corporation Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
KR980006665A (ko) * 1996-06-29 1998-03-30 김주용 광 소자의 제조방법
US5945701A (en) * 1997-12-19 1999-08-31 Northrop Grumman Corporation Static induction transistor
CA2395608C (en) * 1999-12-24 2010-06-22 Sumitomo Electric Industries, Ltd. Junction field effect transistor and method of manufacturing the same
JP4045749B2 (ja) * 2001-03-26 2008-02-13 日産自動車株式会社 半導体装置および半導体装置を用いた回路
JP4288907B2 (ja) * 2001-08-29 2009-07-01 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
US20050067630A1 (en) * 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
US7187021B2 (en) * 2003-12-10 2007-03-06 General Electric Company Static induction transistor
JP5011681B2 (ja) * 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
JP4939797B2 (ja) * 2005-11-01 2012-05-30 ルネサスエレクトロニクス株式会社 スイッチング半導体装置
JP2007142015A (ja) * 2005-11-16 2007-06-07 Hitachi Ltd 半導体装置
US7763506B2 (en) * 2007-09-10 2010-07-27 Infineon Technologies Austria Ag Method for making an integrated circuit including vertical junction field effect transistors
US7560325B1 (en) * 2008-04-14 2009-07-14 Semisouth Laboratories, Inc. Methods of making lateral junction field effect transistors using selective epitaxial growth

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012213A (ja) 2003-06-17 2005-01-13 Internatl Business Mach Corp <Ibm> 低漏洩ヘテロ接合垂直トランジスタおよびその高性能デバイス
WO2007015903A2 (en) 2005-07-27 2007-02-08 International Rectifier Corporation High voltage non punch through igbt for switch mode power supplies

Also Published As

Publication number Publication date
TW201005944A (en) 2010-02-01
NZ590751A (en) 2013-11-29
KR20110029167A (ko) 2011-03-22
CA2729194A1 (en) 2010-01-14
CN102150275A (zh) 2011-08-10
AU2009268539A1 (en) 2010-01-14
US20090278137A1 (en) 2009-11-12
WO2010006107A3 (en) 2010-03-18
EP2319083A2 (en) 2011-05-11
TWI447911B (zh) 2014-08-01
US7994548B2 (en) 2011-08-09
JP2011527836A (ja) 2011-11-04
WO2010006107A2 (en) 2010-01-14
EP2319083A4 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
KR101268171B1 (ko) 도전율이 증가된 ｎｐｔ 반도체채널을 갖춘 반도체소자와 그 제조방법
TWI415258B (zh) 具有增強傳導之非貫穿半導體通道的半導體裝置及其製造方法
US7989882B2 (en) Transistor with A-face conductive channel and trench protecting well region
KR101722811B1 (ko) 낮은 소스 저항을 갖는 전계 효과 트랜지스터 장치
US7838377B2 (en) Power semiconductor devices with mesa structures and buffer layers including mesa steps
KR20100128303A (ko) 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법
US20180019335A1 (en) Graded and stepped epitaxy for constructing power circuits and devices
US7626232B2 (en) Voltage-controlled semiconductor device
JP4959872B2 (ja) バイポーラトランジスタ
US20120280252A1 (en) Field Effect Transistor Devices with Low Source Resistance
EP3465763A1 (en) Semiconductor device and method of making thereof
JP2023551901A (ja) ソフトな回復のボディ・ダイオードを有するパワー・トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee