JP6058170B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6058170B2
JP6058170B2 JP2015559867A JP2015559867A JP6058170B2 JP 6058170 B2 JP6058170 B2 JP 6058170B2 JP 2015559867 A JP2015559867 A JP 2015559867A JP 2015559867 A JP2015559867 A JP 2015559867A JP 6058170 B2 JP6058170 B2 JP 6058170B2
Authority
JP
Japan
Prior art keywords
layer
drift layer
breakdown voltage
doping concentration
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015559867A
Other languages
English (en)
Other versions
JPWO2015115202A1 (ja
Inventor
貴亮 富永
貴亮 富永
直之 川畑
直之 川畑
信之 冨田
信之 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6058170B2 publication Critical patent/JP6058170B2/ja
Publication of JPWO2015115202A1 publication Critical patent/JPWO2015115202A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material

Description

本技術は、炭化珪素半導体装置に関する。
炭化珪素などのワイドギャップ半導体材料は、シリコンと比較して絶縁破壊耐量が高いので、シリコン材料を用いる場合よりも基板の不純物濃度を高めて、基板の抵抗を低減することが可能である。この基板の低抵抗化によって、パワー素子のスイッチング動作における損失を低減することができる。また、ワイドギャップ半導体材料は、シリコンと比較して、熱伝導度が高く、さらに機械的強度にも優れている。よって、小型で、低損失かつ高効率であるパワー半導体装置を実現可能な材料として期待されている。
一般に炭化珪素を用いたパワー半導体装置（炭化珪素パワー半導体装置）は、電流密度を確保するため基板面に対して垂直方向の電流経路を有している。また、炭化珪素を用いたパワー半導体装置（炭化珪素パワー半導体装置）は、装置の耐圧を確保するため、炭化珪素基板上に当該基板よりもドーピング濃度が低いドリフト層を有している。
近年の炭化珪素パワー半導体装置の高耐圧化に伴いドリフト層が厚膜化し、その分ドリフト層における電流経路が伸びる。そのため、オン抵抗に占めるドリフト抵抗の割合が増しつつあり、これが装置の導通損失を増大させている。
また、ドリフト層の厚膜化により、ドリフト層と基板との格子定数の不整合に起因するドリフト層中の格子歪みが大きくなることで、ドリフト層内の結晶欠陥密度が増加しており、これが装置の高抵抗化及び歩留まり低下を招いている。そのため、ドリフト抵抗及び結晶欠陥密度を低減することが可能な装置構造の実現は、極めて重要な課題である。
一般的に、ドリフト層は膜厚方向に一定のドーピング濃度を有するが、例えば特許文献１では、成長方向に沿って連続的に不純物濃度が低下するドリフト層のドーピング濃度分布が示されており、これにより一定のドーピング濃度の場合に比べドリフト抵抗を低減できるとされている。
また、例えば特許文献２においては、ドリフト層のドーピング濃度は膜厚方向に一定であるが、段階的に不純物濃度を下げるバッファ層を基板とドリフト層との間に形成することで、結晶欠陥密度を低減できることが示されている。
特表２０１２−５３３１８４号公報 特開２０１３−１８６５９号公報
上述のような従来の半導体装置の場合、例えば特許文献１では、膜厚方向における不純物のドーピング濃度分布が無理関数の形で与えられている。
しかし、実際にドリフト層を形成する際に用いられる一般的な手法（ドープガスの流量変化）では２次以上の関数形でドーピング濃度分布を制御することが極めて困難である。よって、実現可能な手法によって、ドリフト層のドーピング濃度分布をオン抵抗低減、さらには高耐圧化のために理想的なドーピング濃度分布に近づけることができなかった。
本技術は、上記のような問題を解決するものであり、オン抵抗の低減及び高耐圧を実現することができる炭化珪素半導体装置に関するものである。
本技術の一態様に関する炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板上に形成され、ドーパントがドーピングされた第１導電型のドリフト層とを備え、前記ドリフト層は、前記ドリフト層の表面から膜厚方向に形成され、膜厚がｄ［μｍ］である耐圧保持層を有するとして、前記耐圧保持層の前記ドーパントのドーピング濃度は、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に低下し、定格耐圧をＶ［Ｖ］とした場合に、前記ドリフト層の表面における前記ドーピング濃度ＮＦ［ｃｍ−３］が
Figure 0006058170
 で表され、前記耐圧保持層の膜厚ｄ［μｍ］の範囲が、
Figure 0006058170
 で表され、前記耐圧保持層の前記ドリフト層表面から深さｄ［μｍ］の地点の前記ドーパントのドーピング濃度が４×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下の値として、前記膜厚方向をｘ軸方向とし、前記ドリフト層の表面をｘ＝０［μｍ］、前記ドリフト層表面から深さｄ［μｍ］の地点をｘ＝ｄ［μｍ］、前記ドリフト層表面から深さｄ［μｍ］の地点における前記ドーピング濃度をドーピング濃度ＮＩ［ｃｍ−３］とした場合、前記耐圧保持層の、前記膜厚方向におけるドーピング濃度ｆＬ（ｘｉ）［ｃｍ−３］が、
Figure 0006058170
 で表される理想的なドーピング濃度分布ｆ（ｘ）［ｃｍ−３］との関係において、
Figure 0006058170
 で表される。
本技術の別の態様に関する炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板上に形成され、ドーパントがドーピングされた第１導電型のドリフト層と、前記ドリフト層の表層において、互いに離間して複数形成された第２導電型のボディ領域とを備え、前記ドリフト層の表層における、複数の前記ボディ領域に挟まれた領域をＪＦＥＴ領域とし、前記ＪＦＥＴ領域と前記ボディ領域とは周期的に形成され、前記ドリフト層の表面が前記ボディ領域の下面であり、定格耐圧をＶ［Ｖ］とした場合に、前記ドリフト層の表面におけるドーピング濃度ＮＦ［ｃｍ−３］が、
Figure 0006058170
 で表され、前記ドリフト層は、前記ドリフト層の表面から膜厚方向に形成され、膜厚がｄ［μｍ］である耐圧保持層を有するとして、前記耐圧保持層の膜厚ｄ［μｍ］の範囲は、
Figure 0006058170
 で表され、前記耐圧保持層の前記ドリフト層表面から深さｄ［μｍ］の地点の前記ドーパントのドーピング濃度が３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下の値として、前記ドリフト層表面から深さｄ［μｍ］の地点から前記耐圧保持層の膜厚方向における中間点よりも前記ドリフト層の表面側に位置する変調点までは、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に低下し、前記変調点から前記ドリフト層の表面までは、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に増加し、前記膜厚方向をｘ軸方向とし、前記ドリフト層の表面をｘ＝０［μｍ］、前記ドリフト層表面から深さｄ［μｍ］の地点をｘ＝ｄ［μｍ］、前記ドリフト層の表面から前記変調点までの膜厚方向の距離をｄｍｉｎ［μｍ］、前記ボディ領域の配置ピッチをＬｆｐ［μｍ］、隣接する前記ボディ領域間に形成される前記ＪＦＥＴ領域の幅をＬｊ［μｍ］、濃度分布を規定する負の値λ［ｍ５Ｃ２／Ｖ２Ｆ２］とした場合、前記耐圧保持層の濃度分布ｇ（ｘ）［ｃｍ−３］は、０≦ｘ＜ｄｍｉｎの場合に、
Figure 0006058170
 ｄｍｉｎ≦ｘ＜ｄの場合に、
Figure 0006058170
 から計算される理想的なドーピング濃度分布ｈ（ＮＦ、Ｌｆｐ、Ｌｊ、ｘ）［ｃｍ−３］を用いて、
Figure 0006058170
 で表される。
本技術の別の態様に関する炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板上に形成され、ドーパントがドーピングされた第１導電型のドリフト層と、前記ドリフト層の表層において、互いに離間して複数形成された第２導電型のボディ領域とを備え、前記ドリフト層の表層における、複数の前記ボディ領域に挟まれた領域をＪＦＥＴ領域とし、前記ＪＦＥＴ領域は、膜厚方向であるｘ軸と垂直な平面方向の２方向であるｙ方向及びｚ方向に離散して形成され、前記ドリフト層の表面が前記ボディ領域の下面であり、定格耐圧をＶ［Ｖ］とした場合に、前記ドリフト層の表面におけるドーピング濃度ＮＦ［ｃｍ−３］が、
Figure 0006058170
 で表され、前記ドリフト層は、前記ドリフト層の表面から膜厚方向に形成され、膜厚がｄ［μｍ］である耐圧保持層を有するとして、前記耐圧保持層の膜厚ｄ［μｍ］の範囲は、
Figure 0006058170
 で表され、前記耐圧保持層の前記ドリフト層表面から深さｄ［μｍ］の地点の前記ドーパントのドーピング濃度が３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下の値として、前記ドリフト層表面から深さｄ［μｍ］の地点から前記耐圧保持層の膜厚方向における中間点よりも前記ドリフト層の表面側に位置する変調点までは、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に低下し、前記変調点から前記ドリフト層の表面までは、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に増加し、前記膜厚方向をｘ軸方向とし、前記ドリフト層の表面をｘ＝０［μｍ］、前記ドリフト層表面から深さｄ［μｍ］の地点をｘ＝ｄ［μｍ］、前記ドリフト層の表面から前記変調点までの膜厚方向の距離をｄｍｉｎ［μｍ］、前記ボディ領域の配置ピッチをＬｆｐ２［μｍ］、隣接する前記ボディ領域間に形成される前記ＪＦＥＴ領域の幅をＬｊ２［μｍ］、濃度分布を規定する負の値λ［ｍ５Ｃ２／Ｖ２Ｆ２］とした場合、前記耐圧保持層の濃度分布ｇ（ｘ）［ｃｍ−３］は、０≦ｘ＜ｄｍｉｎの場合に、
Figure 0006058170
 ｄｍｉｎ≦ｘ＜ｄの場合に、
Figure 0006058170
 から計算される理想的なドーピング濃度分布ｋ（ＮＦ、Ｌｆｐ２、Ｌｊ２、ｘ）［ｃｍ−３］を用いて、
Figure 0006058170
 で表される。
本発明の上記態様によれば、実現可能な手法によって、ドリフト層のドーピング濃度分布をオン抵抗低減、さらには高耐圧化のために理想的なドーピング濃度分布に近づけることができる。
本技術の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施形態に関する炭化珪素半導体装置の構成を示す断面図である。 実施形態に関するエピタキシャル基板の構造を示す断面図である。 同耐圧におけるエピタキシャル基板の結晶欠陥密度を比較した図である。 実施形態に関する炭化珪素半導体素子の構成を示す断面図である。 実施形態に関する耐圧保持層の濃度分布を示した図である。 実施形態に関する耐圧保持層の濃度分布を示した図である。 実施形態に関する耐圧保持層の濃度分布を示した図である。 ドリフト層にドーピング濃度バラツキが生じた場合の、耐圧の変化を示した図である。 ドリフト層中のドーピング濃度ＮＩとドリフト抵抗との関係を示した図である。 実施形態に関する耐圧とドリフト抵抗との関係を示した図である。 実施形態に関する逆方向電流とドリフト抵抗との関係を示した図である。 実施形態に関する温度とドリフト抵抗との関係を示した図である。 実施形態に関する、耐圧とドリフト層表面におけるドーピング濃度ＮＦとの関係、及び、耐圧と耐圧保持層厚みとの関係を示す図である。 実施形態に関する炭化珪素半導体素子の構成を示す断面図である。 実施形態に関する炭化珪素半導体素子の構成を示す断面図である。 実施形態に関する炭化珪素半導体素子の構成を示す断面図である。 実施形態に関する炭化珪素半導体素子の構成を示す断面図である。 実施形態に関する耐圧保持層の濃度分布を示した図である。 実施形態に関する素子抵抗と濃度分布を規定する負の値λとの関係を示した図である。 実施形態に関する、耐圧とドリフト層表面におけるドーピング濃度ＮＦとの関係、耐圧とｄ ｍｉｎ におけるドーピング濃度Ｎ ｍｉｎ との関係、及び、耐圧と耐圧保持層厚みとの関係を示す図である。 実施形態に関する耐圧とｄｍｉｎ／ｄとの関係を示した図である。 実施形態に関する耐圧と耐圧保持層の基板側端でのドーピング濃度の関係を示した図である。 実施形態に関する耐圧とドリフト抵抗との関係を示した図である。 実施形態に関する耐圧と素子抵抗との関係を示した図である。
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「側」、「底」、「表」又は「裏」などの特定の位置及び方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
以下の実施形態では、不純物の導電型に関して、ｎ型を「第１導電型」とし、ｐ型を「第２導電型」とする。
＜第１実施形態＞（ＳＢＤ 傾斜エピ）
＜構成＞
図１は、本発明の第１実施形態に関する炭化珪素半導体装置の構成を示す断面図である。また、図２は、本発明の第１実施形態に関するエピタキシャル基板の構造を示す断面図である。
図２に示されるように、エピタキシャル基板１００は、４Ｈ−ＳｉＣ（０００１）面からオフ角を有する第１導電型であるｎ型の、低抵抗である炭化珪素基板１と、炭化珪素基板１上にエピタキシャル成長によって形成された、ｎ型のドリフト層２とで構成されている。
炭化珪素基板１は、第１導電型であればよく、また、オフ角の有無は本発明の効果に影響を及ぼさない。
そして、エピタキシャル基板１００を用いて、図１に示される炭化珪素ショットキーバリアダイオード１０１（炭化珪素半導体装置）が形成される。
炭化珪素ショットキーバリアダイオード１０１においては、エピタキシャル基板１００においてエピタキシャル成長によって形成された層が、耐圧を保持するためのｎ型のドリフト層２となる。炭化珪素ショットキーバリアダイオード１０１の素子周辺部には、第２導電型であるｐ型領域３が終端構造として形成されている。このｐ型領域３は、エピタキシャル基板１００中のドリフト層２中にイオン注入及び活性化熱処理工程によって選択的に形成され、層厚が０．５μｍから２μｍ程度、ドーピング濃度が１０１７ｃｍ−３から１０１９ｃｍ−３程度で形成される。
また、アノード電極４は、ドリフト層２上及びｐ型領域３上に跨がって形成されている。さらに、カソード電極５は、低抵抗の炭化珪素基板１の裏面に形成されている。
アノード電極４は、ドリフト層２に対してはショットキー接触であり、ｐ型領域３に対してはショットキー接触又はオーミック接触のいずれであってもよい。アノード電極４が、ｐ型領域３に対してオーミック電極として機能するためには、接触抵抗値として１０−３Ωｃｍ２以下とすればよい。その場合、ｐ型領域３を介して電流が流れる際の接触部の影響によるオン電圧の上昇を小さく抑えることができる。さらに望ましくは、１０−４Ωｃｍ２以下の接触抵抗値とすれば、接触部の影響によるオン電圧の上昇はほぼ無視することができる。
炭化珪素基板１においては、素子抵抗の増大を招かないよう極力抵抗率は小さいことが望ましく、そのためにＶ族元素を高濃度でドーピングする。一方で、ドーピング濃度が高すぎると結晶欠陥が導入されやすくなるため、通常は１０１９ｃｍ−３前後のドーピング濃度になるようにドーピングを行う。本実施形態では、例えば窒素のような、高濃度にドーピングするにつれて炭化珪素結晶の格子定数が小さくなる元素を、炭化珪素基板１のドーパントとして用いる。
以下では、ドーパントのドーピング濃度が所定の値となる地点からドリフト層２の表面までの層を指して耐圧保持層と称する。
図５から図７は、耐圧保持層の濃度分布を示した図である。各図において、縦軸はドーピング濃度、横軸は深さをそれぞれ示している。
耐圧保持層は、炭化珪素基板１との界面から表面に至るまで連続的にドーピング濃度が低下しており、かつ、連続的にドーピング濃度が低下する線形濃度分布層を２層以上積層した多層構造である。
ここで、本実施形態において、ドリフト層２の表面は、アノード電極４との間に形成されるショットキー界面である。
各線形濃度分布層における膜厚方向の両端部（位置ｘｉ）におけるドーピング濃度ｆＬ（ｘｉ）が、ドリフト層の表面における不純物のドーピング濃度をドーピング濃度ＮＦ（＝ｆＬ（ｘ０）＝εＥＣ ２／３ｑＶＢ）、ドリフト層の基板界面における不純物のドーピング濃度をドーピング濃度ＮＩ（２×１０１７ｃｍ−３≦ＮＩ≦ＮＳ）、耐圧保持層の膜厚をｄ、所定の割合をＰとしたとき、
Figure 0006058170
 で表される理想的なドーピング濃度分布ｆ（ｘ）との関係が、
Figure 0006058170
 で表される。
ここで、ＥＣは炭化珪素の物性値から一意に決まる絶縁破壊電界である。ＶＢは設計耐圧であり、定格電圧の例えば１．２倍から１．５倍の値をとればよい。また、εは炭化珪素の誘電率であり、ｑは素電荷である。
また、ドーピング濃度ＮＩは炭化珪素基板のドーピング濃度ＮＳに等しいことが最も好適であるが、発明者の鋭意研究の成果により、２×１０１７ｃｍ−３程度以上であれば、所望のドリフト抵抗の低減及びドリフト層の結晶品質劣化の抑制の効果を得るのに十分であることを見出した。
図９は、各耐圧品において、上記式（１）で表される理想的なドーピング濃度分布におけるドーピング濃度ＮＩとドリフト抵抗との関係を表している。図９において、縦軸はドリフト抵抗［ａ．ｕ．］を、横軸はドーピング濃度［ｃｍ−３］をそれぞれ示している。上記式（１）において、ドーピング濃度ＮＩを任意の値に定めることにより、ドーピング濃度分布が計算され、よってドリフト抵抗が計算される。
図９に示されるように、２×１０１７ｃｍ−３程度以上のドーピング濃度であれば、すべての耐圧品において、ドリフト抵抗低減効果への影響は０．１％程度以下であり、電気特性上ほぼ問題とならないことが分かる。
また、所定の割合Ｐは、エピタキシャル成長におけるプロセス上の不純物濃度ばらつきが考慮される値である。所定の割合Ｐは、２０％（すなわち０．２）であればよく、より好適には１０％（すなわち０．１）であればよい。所定の割合Ｐの値が小さいほど、ドリフト抵抗の低減に理想的なドーピング濃度分布ｆ（ｘ）に実際のドーピング濃度分布が近づくので、よりドリフト抵抗の低減の効果が期待できる。また、ドリフト層の結晶欠陥密度の低減の効果もより顕著となる。
図１３は、本実施形態における、好適な、半導体装置の耐圧とドリフト層の表面におけるドーピング濃度ＮＦとの関係、及び、半導体装置の耐圧と耐圧保持層の厚さｄとの関係を示す図である。図１３において、左側の縦軸はドーピング濃度［ｃｍ−３］を、右側の縦軸は耐圧保持層の厚み［μｍ］を、横軸は（定格）耐圧［Ｖ］をそれぞれ示している。左側の縦軸は、ドーピング濃度を示す丸印の点に、右側の縦軸は、耐圧保持層の厚みを示す三角印の点にそれぞれ対応する。
図１３における丸印を結ぶ線を近似するとＮＦ＝４．５８×１０１９Ｖ−１．２３となる。このドーピング濃度ＮＦの範囲としては、例えばプラスマイナス２０％の範囲として、
Figure 0006058170
 が想定できる。
図１３における三角印を結ぶ線を近似するとｄ＝３．２２×１０−３Ｖ１．１２となる。この耐圧保持層の厚さｄの範囲としては、例えばプラスマイナス１０％の範囲として、
Figure 0006058170
 が想定できる。
ドリフト層の表面におけるドーピング濃度ＮＦは、６００Ｖ耐圧品を意図して作製する場合、１．５８×１０１６ｃｍ−３から１．９３×１０１６ｃｍ−３程度であればよく、より好適には、１．６６×１０１６ｃｍ−３から１．８４×１０１６ｃｍ−３程度であればよい。
耐圧保持層の厚さｄは、６００Ｖ耐圧品を意図して作製する場合、３．８７μｍから４．２７μｍ程度であればよく、より好適には、３．９７μｍから４．１７μｍ程度であればよい。
６００Ｖ耐圧品を意図して作製する場合、ドーピング濃度ＮＩは２×１０１７ｃｍ−３程度以上であることが好適である。
ドリフト層の表面におけるドーピング濃度ＮＦは、１２００Ｖ耐圧品を意図して作製する場合、６．４８×１０１６ｃｍ−３から７．９２×１０１６ｃｍ−３程度であればよく、より好適には、６．８４×１０１６ｃｍ−３から７．５６×１０１６ｃｍ−３程度であればよい。
耐圧保持層の厚さｄは、１２００Ｖ耐圧品を意図して作製する場合、８．５３μｍから９．４３μｍ程度であればよく、より好適には、８．７６μｍから９．２０μｍ程度であればよい。
１２００Ｖ耐圧品を意図して作製する場合、ドーピング濃度ＮＩは２×１０１７ｃｍ−３程度以上であることが好適であるが、１×１０１７ｃｍ−３程度以上であっても、その効果を生じる。
ドリフト層の表面におけるドーピング濃度ＮＦは、１７００Ｖ耐圧品を意図して作製する場合、４．１４×１０１５ｃｍ−３から５．０６×１０１５ｃｍ−３程度であればよく、より好適には、４．３７×１０１５ｃｍ−３から４．８３×１０１５ｃｍ−３程度であればよい。
耐圧保持層の厚さｄは、１７００Ｖ耐圧品を意図して作製する場合、１２．６５μｍから１３．９９μｍ程度であればよく、より好適には、１２．９９μｍから１３．６５μｍ程度であればよい。
１７００Ｖ耐圧品を意図して作製する場合、ドーピング濃度ＮＩは２×１０１７ｃｍ−３程度以上であることが好適であるが、５×１０１６ｃｍ−３程度以上であっても、その効果を生じる。
ドリフト層の表面におけるドーピング濃度ＮＦは、３３００Ｖ耐圧品を意図して作製する場合、１．８４×１０１５ｃｍ−３から２．２４×１０１５ｃｍ−３程度であればよく、より好適には、１．９４×１０１５ｃｍ−３から２．１４×１０１５ｃｍ−３程度であればよい。
耐圧保持層の厚さｄは、３３００Ｖ耐圧品を意図して作製する場合、２６．６２μｍから２９．４２μｍ程度であればよく、より好適には、２７．３２μｍから２８．７２μｍ程度であればよい。
３３００Ｖ耐圧品を意図して作製する場合、ドーピング濃度ＮＩは２×１０１７ｃｍ−３程度以上であることが好適であるが、２×１０１６ｃｍ−３程度以上であっても、その効果を生じる。
ドリフト層の表面におけるドーピング濃度ＮＦは、４５００Ｖ耐圧品を意図して作製する場合、１．２６×１０１５ｃｍ−３から１．５４×１０１５ｃｍ−３程度であればよく、より好適には、１．３３×１０１５ｃｍ−３から１．４７×１０１５ｃｍ−３程度であればよい。
耐圧保持層の厚さｄは、４５００Ｖ耐圧品を意図して作製する場合、３７．５０μｍから４１．４４μｍ程度であればよく、より好適には、３８．４８μｍから４０．４６μｍ程度であればよい。
４５００Ｖ耐圧品を意図して作製する場合、ドーピング濃度ＮＩは２×１０１７ｃｍ−３程度以上であることが好適であるが、１．５×１０１６ｃｍ−３程度以上であっても、その効果を生じる。
ドリフト層の表面におけるドーピング濃度ＮＦは、６５００Ｖ耐圧品を意図して作製する場合、８．１０×１０１４ｃｍ−３から９．９０×１０１４ｃｍ−３程度であればよく、より好適には、８．５５×１０１４ｃｍ−３から９．４５×１０１４ｃｍ−３程度であればよい。
耐圧保持層の厚さｄは、６５００Ｖ耐圧品を意図して作製する場合、５６．３１μｍから６２．２３μｍ程度であればよく、より好適には、５７．７９μｍから６０．７５μｍ程度であればよい。
６５００Ｖ耐圧品を意図して作製する場合、ドーピング濃度ＮＩは２×１０１７ｃｍ−３程度以上であることが好適であるが、１×１０１６ｃｍ−３程度以上であっても、その効果を生じる。
ドリフト層表面におけるドーピング濃度ＮＦは、１３０００Ｖ耐圧品を意図して作製する場合、３．５１×１０１４ｃｍ−３から４．２９×１０１４ｃｍ−３程度であればよく、より好適には、３．７１×１０１４ｃｍ−３から４．１０×１０１４ｃｍ−３程度であればよい。
耐圧保持層の厚さｄは、１３０００Ｖ耐圧品を意図して作製する場合、１２０．７３μｍから１３３．４３μｍ程度であればよく、より好適には、１２３．９０μｍから１３０．２６μｍ程度であればよい。
１３０００Ｖ耐圧品を意図して作製する場合、ドーピング濃度ＮＩは２×１０１７ｃｍ−３程度以上であることが好適であるが、４×１０１５ｃｍ−３程度以上であっても、その効果を生じる。
なお、耐圧保持層の不純物濃度は、連続的に低下していればよく、深さ方向における不純物濃度分布が折れ線状になっていてもよい。
図５は、ドリフト層２を２層の線形濃度分布層で構成した場合の、耐圧保持層のドーピング濃度分布を示す図である。図５において、縦軸はドーピング濃度Ｎｄ、横軸は深さｘをそれぞれ示している。下記のｆ（ｘ）に対応する点線グラフと、下記のｆＬ（ｘ）に対応する実線グラフとが、それぞれ示されている。
図５におけるドリフト層２は、エピタキシャル成長されたドリフト層２の表面側において形成された線形濃度分布層２ａと、ドリフト層２の基板側において形成された線形濃度分布層２ｂとからなる。炭化珪素基板１のドーピング濃度ＮＳは、例えば１０１７ｃｍ−３から１０２０ｃｍ−３程度であればよく、より好適には１０１８ｃｍ−３から１０１９ｃｍ−３程度であればよい。
簡単のため、線形濃度分布層２ａの厚みであるｘ１−ｘ０と、線形濃度分布層２ｂの厚みであるｘ２−ｘ１とは等しいとしてもよいが、異なるとしてもよい。
線形濃度分布層２ａの表面、線形濃度分布層２ａと線形濃度分布層２ｂとの境界、及び、線形濃度分布層２ｂの下面における各ドーピング濃度ｆＬ（ｘｉ）（ｉ＝０，１，２）は、所定の割合をＰとして、（式１）で表される理想的なドーピング濃度分布との関係が、
Figure 0006058170
 を満たし、Ｐが２０％（すなわち０．２）、より好適には１０％（すなわち０．１）になるようにそれぞれ設定すればよい。
図６は、耐圧保持層を３層の線形濃度分布層で構成した場合の、耐圧保持層のドーピング濃度分布を示す図である。図６において、縦軸はドーピング濃度Ｎｄ、横軸は深さｘをそれぞれ示している。下記のｆ（ｘ）に対応する点線グラフと、下記のｆＬ（ｘ）に対応する実線グラフとが、それぞれ示されている。
図６における耐圧保持層は、エピタキシャル成長されたドリフト層の表面側において形成された線形濃度分布層２ｃと、ドリフト層の基板側において形成された線形濃度分布層２ｅと、線形濃度分布層２ｃと線形濃度分布層２ｅとの間に挟まれて形成された線形濃度分布層２ｄとからなる。
図６に示されるように、線形濃度分布層の数が３層となった場合においても、線形濃度分布層２ｃの表面、線形濃度分布層２ｃと線形濃度分布層２ｄとの境界、線形濃度分布層２ｄと線形濃度分布層２ｅとの境界、及び、線形濃度分布層２ｅの下面における各ドーピング濃度ｆＬ（ｘｉ）（ｉ＝０，１，２，３）は、所定の割合をＰとして、（式１）で表される理想的なドーピング濃度分布との関係が、
Figure 0006058170
 を満たし、Ｐが２０％（すなわち０．２）、より好適には１０％（すなわち０．１）になるように設定すればよい。
図７は、耐圧保持層を４層の線形濃度分布層で構成した場合の、耐圧保持層のドーピング濃度分布を示す図である。図７において、縦軸はドーピング濃度Ｎｄ、横軸は深さｘをそれぞれ示している。下記のｆ（ｘ）に対応する点線グラフと、下記のｆＬ（ｘ）に対応する実線グラフとが、それぞれ示されている。
図７における耐圧保持層は、エピタキシャル成長されたドリフト層の基板側からドリフト層の表面側に向けて、線形濃度分布層２ｉ、線形濃度分布層２ｈ、線形濃度分布層２ｇ及び線形濃度分布層２ｆが順に積層されている。
図７に示されるように、線形濃度分布層の数が４層となった場合においても、線形濃度分布層２ｆの表面、線形濃度分布層２ｆと線形濃度分布層２ｇとの境界、線形濃度分布層２ｇと線形濃度分布層２ｈとの境界、線形濃度分布層２ｈと線形濃度分布層２ｉとの境界、及び、線形濃度分布層２ｉの下面における各ドーピング濃度ｆＬ（ｘｉ）（ｉ＝０，１，２，３，４）は、所定の割合をＰとして、（式１）で表される理想的なドーピング濃度分布との関係が、
Figure 0006058170
 を満たし、Ｐが２０％（すなわち０．２）、より好適には１０％（すなわち０．１）になるように設定すればよい。
本実施形態では、上記のとおり耐圧保持層がそれぞれ２層、３層及び４層の線形濃度分布層から構成されるものとして説明したが、上限を２０層として本実施形態で示した以上の数の線形濃度分布層で構成されていてもよい。線形濃度分布層の層数が多ければ多いほど、明らかにドリフト抵抗低減の理想的なドーピング濃度分布ｆ（ｘ）に実際の耐圧保持層のドーピング濃度分布ｆＬ（ｘ）が近づくので、よりドリフト抵抗低減の効果が期待でき、また、結晶欠陥密度低減の効果がより顕著となる。
また、発明者の鋭意研究の成果により、２０層の線形濃度分布層を形成すれば、ドリフト抵抗低減の効果及び結晶欠陥密度低減の効果は、理想的なドーピング濃度分布から計算される効果に十分近づくことが分かった。また、これ以上に層数を増やすことは、いたずらに工程数を増やし作製を困難にするものとなる。
上記の各線形濃度分布層において、エピタキシャル成長のプロセス安定性に起因するドーピング濃度のぶれは、半導体装置の特性に影響を及ぼすものではなく、許容される。
＜製造方法＞
次に、本実施形態のエピタキシャル基板１００の製造方法について説明する。
まず、（０００１）面からオフ角を有する、ｎ型で低抵抗の炭化珪素基板１を用意する。低抵抗の炭化珪素基板１にはドーパントとして窒素がドーピングされており、そのドーピング濃度ＮＳは１０１９ｃｍ−３前後の値のものとする。
次に、炭化珪素基板１に対して、アセトンなどを用いた有機洗浄を行う。つづいて、塩酸と過酸化水素水、又は、アンモニアと過酸化水素水などを用いて、炭化珪素基板１の洗浄を行う。
次に、炭化珪素基板１を、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置の基板ホルダ上に設置する。ＣＶＤ装置の反応炉を排気後に、反応炉の圧力が１ｋＰａから７０ｋＰａの範囲、例えば２５ｋＰａになるように水素ガスなどの還元性ガスを反応炉内に導入する。
つづいて、基板ホルダを高周波誘導加熱することにより、炭化珪素基板１を所定の処理温度、例えば１４５０℃まで加熱する。炭化珪素基板１の温度が安定した後に、原料ガスの供給を開始することによって、エピタキシャル成長を開始させる。
原料ガスは、Ｓｉ含有ガスとして例えばシランガスを、炭素含有ガスとして例えばプロパンガスをそれぞれ使用する。また、希釈ガスとしては水素ガスなどを使用する。
例えば、シランガスを９ｓｃｃｍ、プロパンガスを２．４ｓｃｃｍを同時に供給し始めるシーケンスでエピタキシャル成長を開始させる。この場合、炭素原子と珪素原子との供給比であるＣ／Ｓｉ比はおよそ０．８になる。
ドーパントとして添加する窒素原子は、窒素ガスとして供給する。エピタキシャル層にドーピングされる窒素原子濃度はエピタキシャル成長条件に依存するが、上記条件下で窒素ガスを３．５ｓｃｃｍ供給すると、エピタキシャル層のキャリア濃度（電子濃度）が１０１８ｃｍ−３になる窒素がドーピングされる。また、この条件では、エピタキシャル層の成長速度は、およそ６０ｎｍ／ｍｉｎとなる。
このような条件を適宜変更することにより、耐圧保持層の各線形濃度分布層の厚さ及びドーピング濃度分布を設定できる。
したがって、シランガス及びプロパンガスを一定量供給しつづけて、窒素ガスの供給量を暫時低減してドリフト層をエピタキシャル成長させる。
所定の厚さのドリフト層をエピタキシャル成長させた後に、シランガス、プロパンガス及び窒素ガスの供給を停止し、水素ガスなどの希釈ガスのみを供給した状態で、高周波誘導加熱の出力を低下させる。そして、基板ホルダ及び炭化珪素基板１の温度を下げ、基板ホルダの温度が７０℃以下となった段階で水素ガスの供給を停止する。そして、反応炉内部の残留水素ガスをアルゴンガスなどで置換した後、ＣＶＤ装置からエピタキシャル基板１００を取り出す。このようにして、本実施形態のエピタキシャル基板１００を製造することができる。
なお、窒素濃度を暫時低減させたドリフト層を成長させるために、窒素ガスの供給量を一定にしたまま、シランガス及びプロパンガスを暫時増加させても良い。このとき、シランガス又はプロパンガスのうち、成長速度を律速している側のガスの流量だけを増加させても良いし、両ガスの流量を同じ割合で増加させても良い。
また、成長速度の高速化を図るために、原料ガスとして、塩化水素ガス又は塩素ガスなどを併用しても良い。また、シリコン原子を含むガスとして、例えばジクロロシラン又はトリクロロシランなどを用いても良い。さらに、各原料ガスは希釈して使用されても良い。
さらに、Ｃ／Ｓｉ比が低い条件でエピタキシャル成長を行えば、いわゆるマイクロパイプなどの基板に含まれる欠陥を閉塞することができるという効果もある。
したがって、エピタキシャル成長の初期段階ではＣ／Ｓｉ比が小さく、ドリフト層の成長終了段階ではＣ／Ｓｉ比が大きくなるように、炭素原子供給ガスであるプロパン流量を変化させれば、エピタキシャル成長前に炭化珪素基板１に存在するマイクロパイプなどの欠陥密度を低減することができる。また、このようにすれば、炭素原子供給ガスの消費量を低減できるので、生産性も向上する。
さらに、ドリフト層成長時にＣ／Ｓｉ比を増加させるだけではなく、窒素ガスの供給量を合わせて増加させても良い。窒素ガスの供給量を合わせて変化させることより、より所定の割合Ｐを低減したドリフト層の形成が実現される。
また、第１導電型のドーパント原料としての窒素ガスと、第２導電型のドーパント原料としてのＴＭＡ（トリメチルアルミニウム）ガスとを同時に流して、その混合の割合によりドーピング濃度を制御してもよい。この方法によれば、第１導電型のドーパントと第２導電型のドーパントとが格子定数の増減に関して逆向きの作用をするため、エピタキシャル成長に伴って増大する結晶の格子定数歪みを抑制することができる、すなわち、結晶欠陥密度の低減に資する。
＜効果＞
このように、本実施形態によれば、炭化珪素半導体装置が、第１導電型の炭化珪素基板１と、炭化珪素基板１上に形成され、ドーパントがドーピングされた、膜厚がｄである第１導電型の耐圧保持層とを備える。
耐圧保持層は、ドーパントのドーピング濃度が所定の値（例えば４×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下の値）となる地点からドリフト層２の表面に至るまでの全域にわたって、ドーパントのドーピング濃度が膜厚方向に沿って連続的に低下している。耐圧保持層は、複数の線形濃度分布層が膜厚方向に重なって形成されている。各線形濃度分布層は、膜厚方向に沿って個別かつ線形的にドーピング濃度が低下している。
そして、膜厚方向をｘ軸方向、炭化珪素基板１との界面をｘ＝ｄ、ドリフト層２の表面をｘ＝０、ドリフト層２の表面におけるドーピング濃度をドーピング濃度ＮＦ、炭化珪素基板１との界面におけるドーピング濃度をドーピング濃度ＮＩ、０以上１以下である特定の割合をＰとした場合、各線形濃度分布層の、膜厚方向の端部におけるドーピング濃度ｆＬ（ｘｉ）が、
Figure 0006058170
 で表される理想的なドーピング濃度分布ｆ（ｘ）との関係において、
Figure 0006058170
 で表される。
このような構成によれば、実現可能な手法によって、耐圧保持層のドーピング濃度分布を、オン抵抗低減のために理想的なドーピング濃度分布に近づけることができるため、均一な濃度で耐圧保持層を形成した場合に比べて、オン抵抗を最大２５％程度低減することが可能である。
また、炭化珪素基板とドリフト層との間の格子定数差によって生じる結晶欠陥がドリフト層に導入されることを抑制できる。その結果、ドリフト層の結晶品質劣化を抑制できるため、厚膜のドリフト層を形成しても歩留まりの低下が起こりにくく、また、キャリアの移動度の低下が生じにくい。また、素子抵抗（ドリフト抵抗）の低いエピタキシャル基板１００及び半導体素子を得ることができる。
図３は、同耐圧におけるエピタキシャル基板の結晶欠陥密度を比較した図である。図３においては、上記のようにして形成されたエピタキシャル基板１００の結晶欠陥密度（図中でＢと記載）と、均一なドーピング濃度のエピタキシャル成長で形成されたエピタキシャル基板の結晶欠陥密度（図中でＡと記載）とを比較している。これらは、同じ耐圧を有するようにそれぞれ作製されている。図３において、縦軸は結晶欠陥密度（ａ．ｕ．）を示している。
均一なドーピング濃度で炭化珪素基板上にドリフト層をエピタキシャル成長させた場合、炭化珪素基板のドーピング濃度とドリフト層のドーピング濃度との差に由来する格子定数の違いがドリフト層に歪みを生じさせ、その歪みを解放するため結晶欠陥が形成される。
本実施形態におけるドリフト層２のように、連続的にドーピング濃度を低下させる構成とした場合、エピタキシャル成長させたドリフト層の格子定数が膜厚方向に沿って徐々に変化していくため、均一なドーピング濃度でエピタキシャル成長させた場合に比べてエピタキシャル結晶内部に歪みを生じにくく、結果として、結晶欠陥密度を低減することができる。
また、均一なドーピング濃度で形成されたドリフト層よりも膜厚自体を最大２５％程度薄くすることができるため、このこともエピタキシャル結晶内部の歪みを生じにくくさせ、結晶欠陥密度を低減させる。さらに、応用上重要なより高耐圧の炭化珪素半導体装置においても、炭化珪素基板とドリフト層との格子定数差に起因する歪みよって生じる結晶欠陥がドリフト層に導入されることを抑制できる。
また、発明者の鋭意研究により、本発明の別の効果として、本発明に関する構造が、均一なドーピング濃度の耐圧保持層を有する構造に比べて耐圧の濃度バラツキ耐性が高いことを発見した。
特許文献１に記載された半導体装置は、比較的低い耐圧の半導体装置であるため、耐圧の濃度バラツキ耐性がほとんど顕在化しなかったが、より高耐圧の半導体装置では、より高い濃度バラツキ耐性が必要となる。
図８は、エピタキシャル成長させた耐圧保持層にドーピング濃度バラツキが生じた場合の、耐圧の変化を示した図である。図８において、縦軸に耐圧の変化（ａ．ｕ．）、横軸に濃度バラツキがそれぞれ示されている。図８においては、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層の耐圧（図８において点線でＡ）と本発明における耐圧保持層の耐圧（図８において実線でＢ）との比較を行っている。
図８に示されるように、本発明における耐圧保持層の耐圧の方が、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層の耐圧よりも、濃度バラツキが生じた場合の耐圧の変化が小さいことが分かる。すなわち、図８によれば、本発明における耐圧保持層の方が、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層よりも、濃度設計に約２倍の裕度を持たせることができることが分かる。
図１０は、本実施形態における耐圧保持層構造で作成されたショットキーバリアダイオード（三角印）、及び、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造で作成されたショットキーバリアダイオード（丸印）の、ドリフト抵抗と耐圧との関係を示す実験結果の図である。図１０においては、縦軸はドリフト抵抗［ａ．ｕ．］を、横軸は耐圧［Ｖ］をそれぞれ示している。図１０において、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造は、均一なドーピング濃度という制約のもと、最も低抵抗化されうるドーピング濃度及びエピタキシャル層厚の組合せが選択されている。
図１０により、本実施形態における耐圧保持層構造では、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造に比べて、同耐圧下において約１０％程度ドリフト抵抗が低減されることが実証されている。
図１１は、本実施形態における耐圧保持層構造で作成されたショットキーバリアダイオード（三角印）、及び、均一なドーピング濃度のエピタキシャル成長で形成されたドリフト層構造で作成されたショットキーバリアダイオード（丸印）の、ドリフト抵抗と逆方向電流との関係を示す実験結果の図である。図１１においては、縦軸はドリフト抵抗［ａ．ｕ．］を、横軸は逆方向電流［Ａ／ｃｍ２］をそれぞれ示している。図１１において、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造は、均一なドーピング濃度という制約のもと、最も低抵抗化されうるドーピング濃度及びエピタキシャル層厚の組合せが選択されている。
図１１により、本実施形態における耐圧保持層構造では、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造に比べて、同逆方向電流下において約１０％程度ドリフト抵抗が低減されることが実証されている。加えて、この結果は、本実施形態における耐圧保持層構造が、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造と同ドリフト抵抗となるように設計された場合、逆方向電流が低減され、デバイスの信頼性向上に資することを示すものである。
図１２は、本実施形態における耐圧保持層構造で作成したショットキーバリアダイオード（三角印）、及び、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造で作成されたショットキーバリアダイオード（丸印）の、ドリフト抵抗の温度特性を示す実験結果の図である。図１２においては、縦軸はドリフト抵抗［ａ．ｕ．］を、横軸は温度［Ｋ］をそれぞれ示している。図１２において、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造は、均一なドーピング濃度という制約のもと、最も低抵抗化されうるドーピング濃度及びエピタキシャル層厚の組合せが選択されている。
図１２に示されるように、測定温度が上がるほど、本実施形態における耐圧保持層構造と、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造との間のドリフト抵抗差が大きくなっており、例えば、室温程度での測定に比べて、１００℃での測定においては、ドリフト抵抗の低減量が３倍程度となっており、本実施形態における耐圧保持層構造が、高温下での使用においてより効果的であることが示されている。
耐圧保持層の濃度分布は、本実施形態に限定されるものではない。すなわち、第１導電型の炭化珪素基板１と、炭化珪素基板１上に形成され、ドーパントがドーピングされた第１導電型のドリフト層２とを備える炭化珪素半導体装置であって、ドリフト層２は、ドーパントのドーピング濃度が４×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下の値となる地点からドリフト層２の表面に亘り、ドーパントのドーピング濃度がドリフト層２の表面へ向かう膜厚方向において連続的に低下しているものであれば、ドリフト抵抗の低抵抗化の目的が達せられる。
＜第２実施形態＞（ＭＯＳＦＥＴ 変調エピ）
＜構成＞
以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
図４は、本発明の第２実施形態に関する炭化珪素半導体素子の構成を示す断面図である。本実施形態においては、半導体素子の例としてＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を挙げる。
ここで、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に対して用いられていた用語であった。しかし、特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と記載する場合がある）においては、近年の集積化及び製造プロセスの改善などの観点からゲート絶縁膜及びゲート電極の材料の改善がなされている。
例えばＭＯＳトランジスタにおいては、主としてソース及びドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
したがって「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて用いられる用語ではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有するものとする。
図４に示されるように、半導体素子である炭化珪素ＭＯＳＦＥＴ１０２は、４Ｈ−ＳｉＣ（０００１）面からオフ角を有するｎ型の、低抵抗である炭化珪素基板１と、炭化珪素基板１上にエピタキシャル成長によって形成されたｎ型のドリフト層２とを有するエピタキシャル基板１００を備えている。
さらに、ｐ型の炭化珪素ボディ領域１４、及び、ｎ型の炭化珪素ソース領域１５が、ドリフト層２中にイオン注入及び活性化熱処理工程によって選択的に形成される。
炭化珪素ソース領域１５においては、ｐ型のコンタクト領域２４が形成されている。また、炭化珪素ソース領域１５及びコンタクト領域２４を覆って、ソース電極２０が形成されている。また、炭化珪素ソース領域１５、炭化珪素ボディ領域１４及びドリフト層２を覆って、ゲート絶縁膜１７、さらにはゲート電極１８が形成されている。
そして、ゲート絶縁膜１７、ゲート電極１８、及び、ソース電極２０とゲート絶縁膜１７とに覆われていない（露出した）炭化珪素ソース領域１５を覆って、層間絶縁膜１９が形成されている。
さらに、層間絶縁膜１９及びソース電極２０を覆って、配線２２が形成されている。一方で、炭化珪素基板１の裏面には、ドレイン電極２１が形成されている。
炭化珪素ボディ領域１４は、層厚が０．５μｍから２μｍ程度、ドーピング濃度が３×１０１７ｃｍ−３から２０×１０１７ｃｍ−３程度である。チャネルが形成されることになる、あるいは、チャネルと近接することになる炭化珪素ボディ領域１４の最表面においては、ドーピング濃度を下げた構成とすることもできる。炭化珪素ボディ領域１４の最表面のドーピング濃度を下げることで、不純物による散乱が低減され、チャネルにおけるキャリア移動度が増加するため、素子抵抗を下げることができる。炭化珪素ボディ領域１４のうちコンタクト領域２４の最表面領域では、５×１０１８ｃｍ−３から５０×１０１８ｃｍ−３程度と、他の部分より高濃度のドーピングとなるように別途選択的にイオン注入を行ってもよい。
炭化珪素ソース領域１５は、層厚が０．３μｍから１μｍ程度、ドーピング濃度が５×１０１８ｃｍ−３から５０×１０１８ｃｍ−３程度である。
この層構造の上にゲート絶縁膜１７、さらにはゲート電極１８を形成してゲート部を作製する。
図４に示された炭化珪素ＭＯＳＦＥＴ１０２にはチャネル層が設けられていないが、別途チャネル層を設けてもよい。チャネル層を設ける場合、その導電型はｎ型でもｐ型でもよい。また、イオン注入種の活性化熱処理によって生じた表面荒れを改善するには、例えばエピタキシャル成長による形成が望ましいが、活性化熱処理によって生じる表面荒れが少なければ選択的なイオン注入によってチャネル層を形成した構造としてもよい。イオン注入種の活性化熱処理は一括して行ってもよいし、それぞれの注入工程ごとに活性化熱処理を行ってもよい。
ゲート絶縁膜１７は、シリコン酸化膜若しくはシリコン窒化膜などを炭化珪素半導体の熱酸化又は窒化により形成することで実現される。又は、絶縁膜を堆積成膜することで実現される。あるいは、これらの併用であってもよい。ゲート絶縁膜１７は、炭化珪素ボディ領域のうちチャネルとなる領域３４と対向する部分において１０ｎｍから１００ｎｍ程度の厚さに形成される。
ゲート電極１８は、多結晶シリコン膜又は金属膜の成膜によって形成される。ゲート部以外の領域について、チャネル層（図示せず）、ゲート絶縁膜１７及びゲート電極１８を除去する。チャネル層については、ゲート絶縁膜１７の形成前にゲート部以外の領域を除去してもよい。
層間絶縁膜１９を形成したのち、ソース電極２０の接触部となる領域の層間絶縁膜を除去してから、ソース電極２０を形成する。さらに、ドレイン電極２１を炭化珪素基板１の裏面に、ソース電極２０及び層間絶縁膜１９上に配線２２を形成する。図示しないが、ゲート電極パッドが形成される素子外周部の一部領域においては、層間絶縁膜１９上の配線２２は除去された構成となる。
本実施形態における、ドーパントのドーピング濃度が所定の値（例えば３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下）となる地点からドリフト層２の表面に亘る層である耐圧保持層は、ドーパントのドーピング濃度が所定の値（例えば３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下）となる地点から耐圧保持層の膜厚方向における中間点よりドリフト層２の表面側の変調点までは、連続的にドーピング濃度が低下しており、また、変調点からドリフト層２の表面までは、連続的にドーピング濃度が増加している。当該耐圧保持層についても、複数の線形濃度分布層が膜厚方向に重なることによって形成することができる。
ここで、本実施形態において、ドリフト層２の表面は、炭化珪素ボディ領域１４の下面である。その深さからエピタキシャル層の表面までのエピタキシャル成長時のドーピング濃度は、例えば、３×１０１４ｃｍ−３から３×１０１８ｃｍ−３程度である。
図４に示された炭化珪素ＭＯＳＦＥＴにおいて、隣接する炭化珪素ボディ領域１４に挟まれたＪＦＥＴ領域３５が形成される。ＪＦＥＴ領域３５とボディ領域１４とは周期的に形成される。ＪＦＥＴ領域３５は、耐圧保持層の膜厚方向であるｘ軸と垂直な平面方向の２方向であるｙ方向及びｚ方向に離散して形成される。ＪＦＥＴ領域３５では、電流経路の狭窄により抵抗が増加することが考えられる。そこで、その場合には、炭化珪素ボディ領域１４の下面にあたる深さからエピタキシャル層の表面までのエピタキシャル成長時のドーピング濃度を、ドリフト層２の表面のドーピング濃度よりも高く形成することが好適である。あるいは、第１導電型の不純物イオンを注入することによりＪＦＥＴ領域のドーピング濃度を、ドリフト層２の表面のドーピング濃度よりも高く形成することが好適である。
いずれの場合も、少なくともＪＦＥＴ領域３５内のドーピング濃度を高くすればよいが、炭化珪素ボディ領域１４よりも深く形成されるとより好適であり、さらに、注入によりドーピング濃度を高くする場合、炭化珪素ボディ領域１４の下面の一部を包含するように電流制限領域３６が形成されるとより好適である。この場合、ＪＦＥＴ領域３５からドリフト層２に広がる、広がり抵抗を低減できる。
図１８は、本発明構造による耐圧保持層の濃度分布の例を示した図である。図において、縦軸はドーピング濃度Ｎｄ［ｃｍ−３］、横軸は深さｘ［μｍ］をそれぞれ示している。また、図において、理想的な濃度分布ｈ（ｘ）に対応する点線グラフと、ｇ（ｘ）に対応する実線グラフとが、それぞれ示されている。
耐圧保持層の濃度分布は、本実施形態に限定されるものではない。すなわち、第１導電型の炭化珪素基板１と、炭化珪素基板１上に形成され、ドーパントがドーピングされた、第１導電型のドリフト層２とを備え、ドリフト層２は、ドーパントのドーピング濃度が所定の値（例えば３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下）となる地点からドリフト層２の表面に亘る、膜厚がｄである耐圧保持層を有し、ドーパントのドーピング濃度は、耐圧保持層のドーパントのドーピング濃度が所定の値（例えば３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下）となる地点から耐圧保持層の膜厚方向における中間点よりもドリフト層２の表面側に位置する変調点までは、耐圧保持層のドリフト層２の表面へ向かう膜厚方向において連続的に低下し、変調点からドリフト層２の表面までは、耐圧保持層のドリフト層２の表面へ向かう膜厚方向において連続的に増加するものであれば、ドリフト抵抗の低抵抗化の目的が達せられる。
ドーピング濃度が所定の値となる地点のドーピング濃度は、３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下であることが好適である。また、変調点からドリフト層２の表面までの距離は、耐圧保持層の膜厚の１／３以下であることが好適である。
ドリフト層２は、変調点からドリフト層２の表面までの距離をｄｍｉｎとしたとき、膜厚ｄの地点から、ドリフト層２の表面からの膜厚がｄｍｉｎとなる地点（変調点）までドーパントのドーピング濃度が連続的に低下しており、ドリフト層２の表面からの膜厚がｄｍｉｎの地点（変調点）からドリフト層２の表面に至るまではドーパントのドーピング濃度が連続的に増加している。
例えば、ストライプ状のセル配置を有する場合、ドリフト層２は、ドリフト層２の表面をｘ＝０、ドリフト層２の表面におけるドーピング濃度をドーピング濃度ＮＦ、ドリフト層２の表層において互いに離間して形成された第２導電型の炭化珪素ボディ領域１４の配置ピッチをＬｆｐ、隣接する炭化珪素ボディ領域１４間に形成される第１導電型のＪＦＥＴ領域３５の幅をＬｊ、０以上１以下である特定の割合をＰとした場合、耐圧保持層の濃度分布ｇ（ｘ）が、０≦ｘ＜ｄｍｉｎの場合、
Figure 0006058170
 ｄｍｉｎ≦ｘ＜ｄの場合、
Figure 0006058170
 の関係式で表される理想的なドーピング濃度分布ｈ（ＮＦ、Ｌｆｐ、Ｌｊ、ｘ）との関係において、
Figure 0006058170
 で表される。ここでλは濃度分布を規定する負の値であり、−１×１０−３７ｍ５Ｃ２／Ｖ２Ｆ２以上−１×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２以下であることが好適である。
例えば、碁盤目状のセル配置を有する場合、ドリフト層２は、ドリフト層２の表面をｘ＝０、ドリフト層２の表面におけるドーピング濃度をドーピング濃度ＮＦ、ドリフト層２上部に重なって第２導電型の炭化珪素ボディ領域１４が離間して形成されており、炭化珪素ボディ領域１４の配置ピッチをＬｆｐ２、隣接する炭化珪素ボディ領域１４間に形成される第１導電型のＪＦＥＴ領域３５の幅をＬｊ２、０以上１以下である特定の割合をＰとした場合、耐圧保持層の濃度分布ｇ（ｘ）が、０≦ｘ＜ｄｍｉｎの場合、
Figure 0006058170
 ｄｍｉｎ≦ｘ＜ｄの場合、
Figure 0006058170
 の関係式で表される理想的なドーピング濃度分布ｋ（ＮＦ、Ｌｆｐ２、Ｌｊ２、ｘ）との関係において、
Figure 0006058170
 で表される。ここでλは濃度分布を規定する負の値であり、−１×１０−３７ｍ５Ｃ２／Ｖ２Ｆ２以上−１×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２以下であることが好適である。
また、所定の割合Ｐは、エピタキシャル成長におけるプロセス上の不純物濃度ばらつきが考慮される値である。所定の割合Ｐは、２０％（すなわち０．２）であればよく、より好適には１０％（すなわち０．１）であればよい。所定の割合Ｐの値が小さいほど、ドリフト抵抗の低減に理想的なドーピング濃度分布ｈ（ｘ）あるいはｋ（ｘ）に実際のドーピング濃度分布が近づくので、よりドリフト抵抗の低減の効果が期待できる。
図１９は、本実施形態における、好適な、一定の耐圧下における濃度分布を規定する負の値λと抵抗の関係の例を示す図である。図１９において、縦軸は半導体素子のドリフト抵抗［ａ．ｕ．］、横軸は濃度分布を規定する負の値λ［×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２］をそれぞれ示している。図１９から明らかなとおり、抵抗を最小とする好適な濃度分布を規定する負の値λが存在することが示されている。
図２０は、本実施形態における、好適な、半導体装置の耐圧とドリフト層２の表面におけるドーピング濃度ＮＦとの関係、半導体装置の耐圧とドリフト層２の表面から変調点までの膜厚であるｄｍｉｎにおけるドーピング濃度Ｎｍｉｎとの関係、及び、半導体装置の耐圧と耐圧保持層の厚さｄとの関係を示す図である。図２０において、左側の縦軸はドーピング濃度［ｃｍ−３］を、右側の縦軸は耐圧保持層の厚み［μｍ］を、横軸は耐圧［Ｖ］をそれぞれ示している。また、図２０において、左側の縦軸は、ドーピング濃度ＮＦを示す丸印の点とドーピング濃度Ｎｍｉｎを示す四角印の点に、右側の縦軸は、耐圧保持層の厚みを示す三角印の点にそれぞれ対応する。
図２０における丸印を結ぶ線を近似するとＮＦ＝８．５２×１０１９Ｖ−１．１９となる。このドーピング濃度ＮＦの範囲としては、例えばプラスマイナス２０％の範囲として、
Figure 0006058170
 が想定できる。
図２０における三角印を結ぶ線を近似するとｄ＝３．７８×１０−３Ｖ１．１０となる。この耐圧保持層の厚さｄの範囲としては、例えばプラスマイナス１０％の範囲として、
Figure 0006058170
 が想定できる。
図２１は、本実施形態における、半導体装置の耐圧と、好適な、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎと耐圧保持層の膜厚ｄとの比であるｄｍｉｎ／ｄとの関係を示す図である。図２１において、縦軸はドリフト層２の表面から変調点までの膜厚であるｄｍｉｎと耐圧保持層の膜厚ｄとの比であるｄｍｉｎ／ｄを、横軸は耐圧［Ｖ］をそれぞれ示している。
図２２は、本実施形態における、半導体装置の耐圧と、好適な耐圧保持層の基板側端での所定のドーピング濃度の関係を示す図である。図２２において、縦軸はドーピング濃度［ｃｍ−３］、横軸は耐圧［Ｖ］をそれぞれ示している。
例えば、Ｌｆｐ＝７．４μｍ、Ｌｊ＝１．４μｍとして、ストライプ状のセル配置を有する、１２００Ｖ耐圧品を意図して作製する場合、濃度分布を規定する負の値λは−１．０×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２から−２．０×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２程度の値をとればよい。
このうち、例えば、濃度分布を規定する負の値λを−１．５×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２程度とした場合、ドリフト層２の表面におけるドーピング濃度ＮＦは、１．７４×１０１６ｃｍ−３から２．１２×１０１６ｃｍ−３程度であればよく、より好適には、１．８３×１０１６ｃｍ−３から２．０３×１０１６ｃｍ−３程度であればよい。
この場合、耐圧保持層の厚さｄは、例えば、８．７５μｍから９．６７μｍ程度であればよく、より好適には、８．９８μｍから９．４４μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎは、例えば、２．８５μｍから３．１５μｍ程度であればよく、より好適には、２．９２５μｍから３．０７５μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎにおけるドーピング濃度Ｎｍｉｎは、９．１８×１０１５ｃｍ−３から１．１２×１０１６ｃｍ−３程度であればよく、より好適には、９．６９×１０１５ｃｍ−３から１．０７×１０１６ｃｍ−３程度であればよい。
例えば、Ｌｆｐ＝７．４μｍ、Ｌｊ＝１．４μｍとして、ストライプ状のセル配置を有する、１７００Ｖ耐圧品を意図して作製する場合、濃度分布を規定する負の値λは−１．８×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２から−３．２×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２程度の値をとればよい。
このうち、例えば、濃度分布を規定する負の値λを−２．５×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２程度とした場合、ドリフト層２の表面におけるドーピング濃度ＮＦは、１．１３×１０１６ｃｍ−３から１．３９×１０１６ｃｍ−３程度であればよく、より好適には、１．２０×１０１６ｃｍ−３から１．３２×１０１６ｃｍ−３程度であればよい。
この場合、耐圧保持層の厚さｄは、例えば、１２．５０μｍから１３．８２μｍ程度であればよく、より好適には、１２．８３μｍから１３．４９μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎは、例えば、２．８５μｍから３．１５μｍ程度であればよく、より好適には、２．９２５μｍから３．０７５μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎにおけるドーピング濃度Ｎｍｉｎは、５．６１×１０１５ｃｍ−３から６．８５×１０１５ｃｍ−３程度であればよく、より好適には、５．９２×１０１５ｃｍ−３から６．５４×１０１５ｃｍ−３程度であればよい。
例えば、Ｌｆｐ＝７．４μｍ、Ｌｊ＝１．４μｍとして、ストライプ状のセル配置を有する、３３００Ｖ耐圧品を意図して作製する場合、濃度分布を規定する負の値λは−４．６×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２から−７．３×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２程度の値をとればよい。
このうち、例えば、濃度分布を規定する負の値λを−６．０×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２程度とした場合、ドリフト層２の表面におけるドーピング濃度ＮＦは、５．１２×１０１５ｃｍ−３から６．２６×１０１５ｃｍ−３程度であればよく、より好適には、５．４１×１０１５ｃｍ−３から５．９７×１０１５ｃｍ−３程度であればよい。
この場合、耐圧保持層の厚さｄは、例えば、２５．６４μｍから２８．３４μｍ程度であればよく、より好適には、２６．３２μｍから２７．６６μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎは、例えば、２．８５μｍから３．１５μｍ程度であればよく、より好適には、２．９２５μｍから３．０７５μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎにおけるドーピング濃度Ｎｍｉｎは、２．３６×１０１５ｃｍ−３から２．８９×１０１５ｃｍ−３程度であればよく、より好適には、２．４９×１０１５ｃｍ−３から２．７６×１０１５ｃｍ−３程度であればよい。
例えば、Ｌｆｐ＝７．４μｍ、Ｌｊ＝１．４μｍとして、ストライプ状のセル配置を有する、４５００Ｖ耐圧品を意図して作製する場合、濃度分布を規定する負の値λは−７．１×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２から−１．０９×１０−３８ｍ５Ｃ２／Ｖ２Ｆ２程度の値をとればよい。
このうち、例えば、濃度分布を規定する負の値λを−９．０×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２程度とした場合、ドリフト層２の表面におけるドーピング濃度ＮＦは、３．５３×１０１５ｃｍ−３から４．３１×１０１５ｃｍ−３程度であればよく、より好適には、３．７２×１０１５ｃｍ−３から４．１２×１０１５ｃｍ−３程度であればよい。
この場合、耐圧保持層の厚さｄは、例えば、３６．００μｍから３９．８０μｍ程度であればよく、より好適には、３６．９５μｍから３８．８５μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎは、例えば、２．８５μｍから３．１５μｍ程度であればよく、より好適には、２．９２５μｍから３．０７５μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎにおけるドーピング濃度Ｎｍｉｎは、１．６０×１０１５ｃｍ−３から１．９５×１０１５ｃｍ−３程度であればよく、より好適には、１．６９×１０１５ｃｍ−３から１．８７×１０１５ｃｍ−３程度であればよい。
例えば、Ｌｆｐ＝７．４μｍ、Ｌｊ＝１．４μｍとして、ストライプ状のセル配置を有する、６５００Ｖ耐圧品を意図して作製する場合、濃度分布を規定する負の値λは−１．２３×１０−３８ｍ５Ｃ２／Ｖ２Ｆ２から−１．７７×１０−３８ｍ５Ｃ２／Ｖ２Ｆ２程度の値をとればよい。
このうち、例えば、濃度分布を規定する負の値λを−１．５×１０−３８ｍ５Ｃ２／Ｖ２Ｆ２程度とした場合、ドリフト層２の表面におけるドーピング濃度ＮＦは、２．２４×１０１５ｃｍ−３から２．７４×１０１５ｃｍ−３程度であればよく、より好適には、２．３７×１０１５ｃｍ−３から２．６１×１０１５ｃｍ−３程度であればよい。
この場合、耐圧保持層の厚さｄは、例えば、５３．６９μｍから５９．３５μｍ程度であればよく、より好適には、５５．１１μｍから５７．９３μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎは、例えば、２．８５μｍから３．１５μｍ程度であればよく、より好適には、２．９２５μｍから３．０７５μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎにおけるドーピング濃度Ｎｍｉｎは、９．９９×１０１４ｃｍ−３から１．２２×１０１５ｃｍ−３程度であればよく、より好適には、１．０５×１０１５ｃｍ−３から１．１７×１０１５ｃｍ−３程度であればよい。
例えば、Ｌｆｐ＝７．４μｍ、Ｌｊ＝１．４μｍとして、ストライプ状のセル配置を有する、１３０００Ｖ耐圧品を意図して作製する場合、濃度分布を規定する負の値λは−２．４６×１０−３８ｍ５Ｃ２／Ｖ２Ｆ２から−３．５４×１０−３８ｍ５Ｃ２／Ｖ２Ｆ２程度の値をとればよい。
このうち、例えば、濃度分布を規定する負の値λを−３．０×１０−３８ｍ５Ｃ２／Ｖ２Ｆ２程度とした場合、ドリフト層２の表面におけるドーピング濃度ＮＦは、１．０４×１０１５ｃｍ−３から１．２８×１０１５ｃｍ−３程度であればよく、より好適には、１．１０×１０１５ｃｍ−３から１．２２×１０１５ｃｍ−３程度であればよい。
この場合、耐圧保持層の厚さｄは、例えば、１１９．８９μｍから１３２．５１μｍ程度であればよく、より好適には、１２３．０４μｍから１２９．３６μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎは、例えば、２．８５μｍから３．１５μｍ程度であればよく、より好適には、２．９２５μｍから３．０７５μｍ程度であればよい。また、ドリフト層２の表面から変調点までの膜厚であるｄｍｉｎにおけるドーピング濃度Ｎｍｉｎは、４．６０×１０１４ｃｍ−３から５．６２×１０１４ｃｍ−３程度であればよく、より好適には、４．８５×１０１４ｃｍ−３から５．３７×１０１４ｃｍ−３程度であればよい。
エピタキシャル成長のプロセス安定性に起因するドーピング濃度のぶれは、半導体装置の特性に影響を及ぼすものではなく、許容される。
＜効果＞
このように、本実施形態によれば、炭化珪素半導体装置が、第１導電型の炭化珪素基板１と、炭化珪素基板１上に形成され、ドーパントがドーピングされた、膜厚がｄである第１導電型の耐圧保持層とを備える。
ドリフト層２の濃度は、膜厚ｄの地点からドリフト層２の表面から変調点までの膜厚であるｄｍｉｎとなる地点まで連続的に低下しており、ｄｍｉｎの地点（変調点）からドリフト層２の表面に至るまで連続的に増加している。
例えば、ストライプ状のセル配置を有する場合、ドリフト層２は、ドリフト層２の表面をｘ＝０、ドリフト層２の表面におけるドーピング濃度をドーピング濃度ＮＦ、耐圧保持層上部に重なって第２導電型の炭化珪素ボディ領域１４が離間して形成されており、炭化珪素ボディ領域１４の配置ピッチをＬｆｐ、隣接する炭化珪素ボディ領域１４間に形成される第１導電型のＪＦＥＴ領域３５の幅をＬｊ、０以上１以下である特定の割合をＰとした場合、耐圧保持層の濃度分布ｇ（ｘ）が、０≦ｘ＜ｄｍｉｎの場合、
Figure 0006058170
 ｄｍｉｎ≦ｘ＜ｄの場合、
Figure 0006058170
 の関係式で表される理想的なドーピング濃度分布ｈ（ＮＦ、Ｌｆｐ、Ｌｊ、ｘ）との関係において、
Figure 0006058170
 で表される。ここでλは濃度分布を規定する任意の値（定数）である。
例えば、碁盤目状のセル配置を有する場合、ドリフト層２は、ドリフト層２の表面をｘ＝０、ドリフト層２の表面におけるドーピング濃度をドーピング濃度ＮＦ、耐圧保持層上部に重なって第２導電型の炭化珪素ボディ領域１４が離間して形成されており、炭化珪素ボディ領域１４の配置ピッチをＬｆｐ２、隣接する炭化珪素ボディ領域１４間に形成される第１導電型のＪＦＥＴ領域３５の幅をＬｊ２、０以上１以下である特定の割合をＰとした場合、耐圧保持層の濃度分布ｇ（ｘ）が、０≦ｘ＜ｄｍｉｎの場合、
Figure 0006058170
 ｄｍｉｎ≦ｘ＜ｄの場合、
Figure 0006058170
 の関係式で表される理想的なドーピング濃度分布ｋ（ＮＦ、Ｌｆｐ２、Ｌｊ２、ｘ）との関係において、
Figure 0006058170
 で表される。ここでλは濃度分布を規定する任意の値（定数）である。
このような構成によれば、実現可能な手法によって、耐圧保持層のドーピング濃度分布を、オン抵抗低減のために理想的なドーピング濃度分布に近づけることができるため、均一な濃度で耐圧保持層を形成した場合に比べて、オン抵抗を最大２５％程度低減することが可能である。
図２３は、本実施形態における耐圧とドリフト抵抗との関係を示す図である。図２３における横軸は、耐圧［Ｖ］を示している。また、図２３における縦軸は、均一なドーピング濃度の耐圧保持層で形成されたＭＯＳＦＥＴのドリフト抵抗と本実施形態によるドーピング濃度分布の耐圧保持層で形成されたＭＯＳＦＥＴのドリフト抵抗との比（三角印）、及び、均一なドーピング濃度の耐圧保持層で形成されたＭＯＳＦＥＴのドリフト抵抗と第１実施形態によるドーピング濃度分布の耐圧保持層で形成されたＭＯＳＦＥＴのドリフト抵抗との比（丸印）をそれぞれ示している。
図２３から明らかなとおり、本実施形態のように、電流経路の狭窄部を有するデバイスにおいては、第１実施形態に記載された方法では十分な抵抗低減効果が見込まれないことが分かる。
例えば、１２００Ｖ耐圧品を意図して作製された場合においては、均一なドーピング濃度の耐圧保持層で形成されたＭＯＳＦＥＴのドリフト抵抗に対して、本実施形態によるドーピング濃度分布の耐圧保持層で形成されたＭＯＳＦＥＴのドリフト抵抗は２０％程度抵抗が低減しているのに対し、第１実施形態によるドーピング濃度分布の耐圧保持層で形成されたＭＯＳＦＥＴのドリフト抵抗は１３％程度抵抗が増加している。
図２３においては、本実施形態における効果を明確にするため、ＪＦＥＴ領域３５への第１導電型不純物のドーピングによる抵抗低減効果を除外している。
図２４は、本実施形態における耐圧保持層構造で作成されたＭＯＳＦＥＴ（三角印）、及び、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造で作成されたＭＯＳＦＥＴ（曲線）の、素子抵抗と耐圧との関係を示す実験結果の図である。図２４においては、縦軸は素子抵抗［ｍΩｃｍ２］を、横軸は耐圧［Ｖ］をそれぞれ示している。また、図２４においては、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造について、膜厚ｄが９μｍである場合が実線で、膜厚ｄが１０μｍである場合が点線で、膜厚ｄが１１μｍである場合が二点鎖線で、膜厚ｄが１２μｍである場合が一点鎖線でそれぞれ示されている。図２４において、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造は、均一なドーピング濃度という制約のもと、最も低抵抗化されうるドーピング濃度及びエピタキシャル層厚の組合せが選択されている。
図２４により、本実施形態における耐圧保持層構造では、均一なドーピング濃度のエピタキシャル成長で形成された耐圧保持層構造に比べて、同耐圧下においてドリフト抵抗が低減されることが実証されている。
耐圧保持層の濃度分布は、本実施形態に限定されるものではない。すなわち、第１導電型の炭化珪素基板１と、炭化珪素基板１上に形成され、ドーパントがドーピングされた第１導電型のドリフト層２とを備える。さらに、ドリフト層２の表層において、互いに離間して複数形成された第２導電型の炭化珪素ボディ領域１４が備えられてもよい。この場合、ドリフト層２の表層における、複数のボディ領域に挟まれた領域をＪＦＥＴ領域３５とし、ＪＦＥＴ領域３５と炭化珪素ボディ領域１４とは周期的に形成される。そして、ドリフト層２は、ドーパントのドーピング濃度が所定の値（例えば３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下）となる地点からドリフト層２の表面に亘る、膜厚がｄである耐圧保持層を有し、耐圧保持層のドーパントのドーピング濃度は、耐圧保持層のドーパントのドーピング濃度が所定の値（例えば３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下）となる地点から耐圧保持層の膜厚方向における中間点よりもドリフト層２の表面側に位置する変調点までは、耐圧保持層のドリフト層２の表面へ向かう膜厚方向において連続的に低下し、変調点からドリフト層２の表面までは、耐圧保持層のドリフト層２の表面へ向かう膜厚方向において連続的に増加するものであれば、ドリフト抵抗の低抵抗化の目的が達せられる。
ドーピング濃度が所定の値となる地点の所定のドーピング濃度は、３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下であることが好適であり、変調点からドリフト層２の表面までの距離は、耐圧保持層の膜厚の１／３以下であることが好適である。
＜第３実施形態＞（ＭＯＳＦＥＴ 傾斜エピ）
＜構成＞
本実施形態は第１実施形態の変形例である。以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
図４は、本発明の第３実施形態に関する炭化珪素半導体素子の構成を示す断面図である。本実施形態においては、半導体素子の例としてＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を挙げる。
耐圧保持層は、第１実施形態に示されるものと同様の構成である。耐圧保持層は、ドーピング濃度が４×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下の値となる地点からドリフト層２の表面に亘り、ドーパントのドーピング濃度がドリフト層２の表面へ向かう膜厚方向において連続的に低下している。
ここで、本実施形態において、ドリフト層２の表面は、炭化珪素ボディ領域１４の下面である。その深さからエピタキシャル層の表面までのエピタキシャル成長時のドーピング濃度は、例えば、３×１０１４ｃｍ−３から３×１０１８ｃｍ−３程度である。
図４に示された炭化珪素ＭＯＳＦＥＴにおいて、隣接する炭化珪素ボディ領域１４に挟まれたＪＦＥＴ領域３５が形成される。ＪＦＥＴ領域３５では、電流経路の狭窄により抵抗が増加することが考えられる。そこで、その場合には、炭化珪素ボディ領域１４の下面にあたる深さからエピタキシャル層の表面までのエピタキシャル成長時のドーピング濃度を、ドリフト層２の表面のドーピング濃度よりも高く形成することが好適である。あるいは、第１導電型の不純物イオンを注入することによりＪＦＥＴ領域３５のドーピング濃度を、ドリフト層２の表面のドーピング濃度よりも高く形成することが好適である。
いずれの場合も、少なくともＪＦＥＴ領域３５内のドーピング濃度を高くすればよいが、炭化珪素ボディ領域１４よりも深く形成されるとより好適であり、さらに、注入によりドーピング濃度を高くする場合、炭化珪素ボディ領域１４の下面の一部を包含するように電流制限領域３６が形成されるとより好適である。この場合、ＪＦＥＴ領域３５からドリフト層２に広がる、広がり抵抗を低減できる。
＜効果＞
このような構成であることにより、実現可能な手法によって、耐圧保持層のドーピング濃度分布を、オン抵抗低減のために理想的なドーピング濃度分布に近づけることができるため、ドリフト抵抗を最大２５％程度低減することができる。また、炭化珪素基板１とドリフト層２との間の格子定数差によって生じる結晶欠陥の導入を抑制することができる。よって、キャリアの移動度の低下が生じることがなく、素子抵抗の上昇を抑えることができる。
＜第４実施形態＞（ｐｎダイオード 傾斜エピ）
＜構成＞
本実施形態は第１実施形態の変形例である。以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
図１４は、本実施形態に関する炭化珪素半導体素子の構成を示す断面図である。本実施形態においては、半導体素子の例としてｐｎダイオードを挙げる。
ｐｎダイオードにおいては、本来、電子とホールとが同時に流れることによる電導度変調効果による抵抗低減が見込まれうるが、炭化珪素半導体に固有の、少数キャリア寿命が短いという問題があるため、実際にはほぼ多数キャリアのみの電導により半導体素子の抵抗が決定される。すなわち、他に示す実施形態同様、本実施形態においても、本実施形態における耐圧保持層構造によるドリフト抵抗低減効果を見積もることができる。
図１４に示されるように、半導体素子である炭化珪素ｐｎダイオード１０３は、４Ｈ−ＳｉＣ（０００１）面からオフ角を有するｎ型の、低抵抗である炭化珪素基板１と、炭化珪素基板１上にエピタキシャル成長によって形成された、ｎ型のドリフト層２とを有するエピタキシャル基板１００を備えている。なお、耐圧保持層の構成については、第１実施形態と同様である。
さらに、第２導電型であるｐ型の炭化珪素アノード領域４１が、ドリフト層２上にエピタキシャル成長又はイオン注入によって形成される。
炭化珪素ｐｎダイオード１０３の素子周辺部には、ｐ型領域３が終端構造として形成される。このｐ型領域３は、エピタキシャル基板１００中のドリフト層２中にイオン注入及び活性化熱処理工程によって選択的に形成され、層厚が０．５μｍから２μｍ程度、ドーピング濃度が１０１７ｃｍ−３から１０１９ｃｍ−３程度で形成される。
また、アノード電極４は、ｐ型の炭化珪素アノード領域４１上に形成される。さらに、カソード電極５は、低抵抗の炭化珪素基板１の裏面に形成される。ｐ型の炭化珪素アノード領域４１は、アノード電極４に対してオーミック接触である。
本実施形態において、ドリフト層２の表面は、ｐ型の炭化珪素アノード領域４１の下面である。その深さからエピタキシャル層の表面までのエピタキシャル成長時のドーピング濃度は、例えば、３×１０１４ｃｍ−３から３×１０１８ｃｍ−３程度である。
＜効果＞
このような構成であることにより、実現可能な手法によって、耐圧保持層のドーピング濃度分布を、オン抵抗低減のために理想的なドーピング濃度分布に近づけることができるため、ドリフト抵抗を最大２５％程度低減することができる。また、炭化珪素基板１とドリフト層２との間の格子定数差によって生じる結晶欠陥の導入を抑制することができる。よって、キャリアの移動度の低下が生じることがなく、素子抵抗の上昇を抑えることができる。
＜第５実施形態＞（ＪＢＳ 傾斜エピ＋変調エピ）
＜構成＞
本実施形態は第１実施形態又は第２実施形態の変形例である。以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
図１５は、本実施形態に関する炭化珪素半導体素子の構成を示す断面図である。本実施形態においては、半導体素子の例としてＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ−Ｄｉｏｄｅ）を挙げる。
図１５に示されるように、半導体素子である炭化珪素ＪＢＳ１０４は、４Ｈ−ＳｉＣ（０００１）面からオフ角を有するｎ型の、低抵抗である炭化珪素基板１と、炭化珪素基板１上にエピタキシャル成長によって形成された、ｎ型のドリフト層２とを有するエピタキシャル基板１００を備えている。なお、耐圧保持層の構成については、第１実施形態又は第２実施形態と同様である。
さらに、第２導電型であるｐ型の電界緩和領域４２が、ドリフト層２上にイオン注入によって形成される。
炭化珪素ＪＢＳ１０４の素子周辺部には、ｐ型領域３が終端構造として形成される。このｐ型領域３は、エピタキシャル基板１００中のドリフト層２中にイオン注入及び活性化熱処理工程によって選択的に形成され、層厚が０．５μｍから２μｍ程度、ドーピング濃度が１０１７ｃｍ−３から１０１９ｃｍ−３程度で形成される。
また、アノード電極４は、ドリフト層２上及びｐ型領域３上に跨がって形成される。さらに、カソード電極５は、低抵抗の炭化珪素基板１の裏面に形成される。
ｐ型の電界緩和領域４２は、アノード電極４に対して、ショットキー接触又はオーミック接触のいずれであってもよい。ｐ型の電界緩和領域４２が、アノード電極４に対してオーミック接触の場合、電子とホールとが同時に流れることによる電導度変調効果による抵抗低減が見込まれうるが、炭化珪素半導体に固有の、少数キャリア寿命が短いという問題があるため、実際にはほぼ多数キャリアのみの電導により半導体素子の抵抗が決定される。すなわち、他に示す実施形態同様、本実施形態においても、本実施形態における耐圧保持層構造によるドリフト抵抗低減効果を見積もることができる。
ここで、本実施形態において、ドリフト層２の表面は、ｐ型の電界緩和領域４２の下面である。その深さからエピタキシャル層の表面までのエピタキシャル成長時のドーピング濃度は、例えば、３×１０１４ｃｍ−３から３×１０１８ｃｍ−３程度である。
図１５に示される炭化珪素ＪＢＳにおいて、隣接するｐ型の電界緩和領域４２に挟まれたＪＦＥＴ領域３５が形成される。ＪＦＥＴ領域３５では、電流経路の狭窄により抵抗が増加することが考えられる。そこで、その場合には、ｐ型の電界緩和領域４２の下面にあたる深さからエピタキシャル層の表面までのエピタキシャル成長時のドーピング濃度を、ドリフト層２の表面のドーピング濃度よりも高く形成することが好適である。あるいは、第１導電型の不純物イオンを注入することによりＪＦＥＴ領域のドーピング濃度を、ドリフト層２の表面のドーピング濃度よりも高く形成することが好適である。
いずれの場合も、少なくともＪＦＥＴ領域３５内のドーピング濃度を高くすればよいが、ｐ型の電界緩和領域４２よりも深く形成されるとより好適であり、さらに、注入によりドーピング濃度を高くする場合、第２実施形態と同様に、ｐ型の電界緩和領域４２の下面の一部を包含するように電流制限領域３６が形成されるとより好適である。この場合、ＪＦＥＴ領域３５からドリフト層２に広がる、広がり抵抗を低減できる。
＜効果＞
このような構成であることにより、実現可能な手法によって、耐圧保持層のドーピング濃度分布を、オン抵抗低減のために理想的なドーピング濃度分布に近づけることができるため、ドリフト抵抗を最大２５％程度低減することができる。また、炭化珪素基板１とドリフト層２との間の格子定数差によって生じる結晶欠陥の導入を抑制することができる。よって、キャリアの移動度の低下が生じることがなく、素子抵抗の上昇を抑えることができる。
＜第６実施形態＞（バッファ層 傾斜エピ＋変調エピ）
＜構成＞
本実施形態は第２実施形態又は第３実施形態の変形例である。以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
図１６は、本実施形態に関する炭化珪素半導体素子の構成を示す断面図である。本実施形態においては、半導体素子の例としてＭＯＳＦＥＴを挙げるが、それ以外の炭化珪素半導体装置においても、同様の効果を得られる。
第２実施形態又は第３実施形態に記載の炭化珪素ＭＯＳＦＥＴの構成に、さらに、炭化珪素基板１とドリフト層２との間に結晶欠陥抑制層６を備える。結晶欠陥抑制層６は、例えば、結晶欠陥抑制層６の厚さが６０ｎｍの場合、結晶欠陥抑制層６のドリフト層２側の層６ａの厚さが２０ｎｍ、結晶欠陥抑制層６の炭化珪素基板１側の層６ｂの厚さが４０ｎｍであれば、層６ａのドーピング濃度は、２．６×１０１８ｃｍ−３以上４．０×１０１８ｃｍ−３以下、層６ｂのドーピング濃度は、５．４×１０１８ｃｍ−３以上８．０×１０１８ｃｍ−３以下であれば良いが、この限りではない。ドリフト層２を図３に示される構造とすることにより、結晶欠陥低減の効果が得られるため、本実施形態の構成により、さらなる結晶欠陥低減効果が期待される。
＜効果＞
このような構成であることにより、実現可能な手法によって、耐圧保持層のドーピング濃度分布を、オン抵抗低減のために理想的なドーピング濃度分布に近づけることができるため、ドリフト抵抗を最大２５％程度低減することができる。また、炭化珪素基板１とドリフト層２との間の格子定数差によって生じる結晶欠陥の導入を抑制することができる。よって、キャリアの移動度の低下が生じることがなく、素子抵抗の上昇を抑えることができる。
＜第７実施形態＞（傾斜エピ＋変調エピ）
＜構成＞
本実施形態は第２実施形態又は第３実施形態の変形例である。以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
図１７は、本実施形態に関する炭化珪素半導体素子の構成を示す断面図である。本実施形態においては、半導体素子の例としてＭＯＳＦＥＴを挙げるが、それ以外の炭化珪素半導体装置においても、同様の効果を得られる。
第２実施形態又は第３実施形態に記載の炭化珪素ＭＯＳＦＥＴの構成に、さらに、ドリフト層２中における挿入層７を備える。挿入層７は、例えば、ドリフト層２中において厚さが２０ｎｍ、ドーピング濃度が２×１０１８ｃｍ−３程度としてもよいが、電気特性の悪化を引き起こさない範囲において、この限りではない。ドリフト層２を図３に示される構造とすることにより、結晶欠陥低減の効果が得られるため、本実施形態の構成により、さらなる結晶欠陥低減効果が期待される。
＜効果＞
このような構成であることにより、実現可能な手法によって、耐圧保持層のドーピング濃度分布を、オン抵抗低減のために理想的なドーピング濃度分布に近づけることができるため、ドリフト抵抗を最大２５％程度低減することができる。また、炭化珪素基板１とドリフト層２との間の格子定数差によって生じる結晶欠陥の導入を抑制することができる。よって、キャリアの移動度の低下が生じることがなく、素子抵抗の上昇を抑えることができる。
上記の各実施形態では、炭化珪素基板１の面方位を（０００１）面からオフ角を有した面としているが、オフ角を有さない（０００１）面、（０００−１）面、（１１−２０）面又は（０３−３８）面など、いずれの結晶面方位においても、図１に示された構成のドリフト層２は、結晶欠陥のドリフト層への導入を抑制することができるとともに、ドリフト抵抗の上昇を抑えることができる。
上記の各実施形態では、炭化珪素基板１のポリタイプを４Ｈとしたが、６Ｈ又は３Ｃなどのいずれのポリタイプの、いかなる結晶面方位においても、図１に示された構成のドリフト層は、結晶欠陥のドリフト層への導入を抑制することができるとともに、ドリフト抵抗の上昇を抑えることができる。
また、上記の各実施形態では、第１導電型ドーパントとして窒素が例として示されているが、窒素以外であってもドーピングにより格子定数に変化を及ぼすドーパントであれば、ドリフト層への結晶欠陥の導入を抑制することができるとともに、ドリフト抵抗の上昇を抑えることができる。
また、上記の各実施形態では、第２導電型ドーパントとしてアルミニウムが例として示されているが、アルミニウム以外であっても、ドーピングにより生ずる格子定数の変化が第１導電型ドーパントのそれと逆向きであれば、ドリフト層への結晶欠陥の導入を抑制することができるとともに、ドリフト抵抗の上昇を抑えることができる。
上記の各実施形態の炭化珪素半導体装置の構成は、ショットキーバリアダイオード、ＭＯＳＦＥＴ、ｐｎダイオード及びＪＢＳに限定されるものではなく、ドリフト層の厚み方向に電流経路を有するすべて炭化珪素半導体装置において、同様の効果を得ることが可能である。
上記の各実施形態では、不純物の導電型に関して、ｎ型を「第１導電型」とし、ｐ型を「第２導電型」とした場合について説明したが、ｐ型を「第１導電型」とし、ｎ型を「第２導電型」としてもよい。
上記実施形態では、各構成要素の材質、材料又は実施の条件などについても記載しているが、これらはすべての局面において例示であって記載したものに限られるものではない。よって、例示されていない無数の変形例（任意の構成要素の変形又は省略、さらには、異なる実施形態間の自由な組合せを含む）が、本発明の範囲内において想定され得る。
１ 炭化珪素基板、２，４０ ドリフト層、２ａ〜ｉ 線形濃度分布層、３ ｐ型領域、４ アノード電極、５ カソード電極、６ 結晶欠陥抑制層、６ａ，６ｂ 層、７ 挿入層、１４ 炭化珪素ボディ領域、１５ 炭化珪素ソース領域、１７ ゲート絶縁膜、１８ ゲート電極、１９ 層間絶縁膜、２０ ソース電極、２１ ドレイン電極、２２ 配線、２４ コンタクト領域、３４ 領域、３５ ＪＦＥＴ領域、３６ 電流制限領域、４１ 炭化珪素アノード領域、４２ 電界緩和領域、１００ エピタキシャル基板、１０１ 炭化珪素ショットキーバリアダイオード、１０２ 炭化珪素ＭＯＳＦＥＴ、１０３ 炭化珪素ｐｎダイオード、１０４ 炭化珪素ＪＢＳ。

Claims (9)

  1. 第１導電型の炭化珪素基板と、
    前記炭化珪素基板上に形成され、ドーパントがドーピングされた第１導電型のドリフト層と、
    前記ドリフト層の表層において、互いに離間して複数形成された第２導電型のボディ領域とを備え、
    前記ドリフト層の表層における、複数の前記ボディ領域に挟まれた領域をＪＦＥＴ領域とし、
    前記ＪＦＥＴ領域と前記ボディ領域とは周期的に形成され、
    前記ドリフト層の表面が前記ボディ領域の下面であり、
    定格耐圧をＶ［Ｖ］とした場合に、前記ドリフト層の表面におけるドーピング濃度ＮＦ［ｃｍ−３］が、
    Figure 0006058170
     で表され、
    前記ドリフト層は、前記ドリフト層の表面から膜厚方向に形成され、膜厚がｄ［μｍ］である耐圧保持層を有するとして、
    前記耐圧保持層の膜厚ｄ［μｍ］の範囲は、
    Figure 0006058170
     で表され、
    前記耐圧保持層の前記ドリフト層表面から深さｄ［μｍ］の地点の前記ドーパントのドーピング濃度が３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下の値として、
    前記ドリフト層表面から深さｄ［μｍ］の地点から前記耐圧保持層の膜厚方向における中間点よりも前記ドリフト層の表面側に位置する変調点までは、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に低下し、
    前記変調点から前記ドリフト層の表面までは、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に増加し、
    前記膜厚方向をｘ軸方向とし、前記ドリフト層の表面をｘ＝０［μｍ］、前記ドリフト層表面から深さｄ［μｍ］の地点をｘ＝ｄ［μｍ］、前記ドリフト層の表面から前記変調点までの膜厚方向の距離をｄｍｉｎ［μｍ］、前記ボディ領域の配置ピッチをＬｆｐ［μｍ］、隣接する前記ボディ領域間に形成される前記ＪＦＥＴ領域の幅をＬｊ［μｍ］、濃度分布を規定する負の値λ［ｍ５Ｃ２／Ｖ２Ｆ２］とした場合、
    前記耐圧保持層の濃度分布ｇ（ｘ）［ｃｍ−３］は、０≦ｘ＜ｄｍｉｎの場合に、
    Figure 0006058170
     ｄｍｉｎ≦ｘ＜ｄの場合に、
    Figure 0006058170
     から計算される理想的なドーピング濃度分布ｈ（ＮＦ、Ｌｆｐ、Ｌｊ、ｘ）［ｃｍ−３］を用いて、
    Figure 0006058170
     で表される、
    炭化珪素半導体装置。
  2. 第１導電型の炭化珪素基板と、
    前記炭化珪素基板上に形成され、ドーパントがドーピングされた第１導電型のドリフト層と、
    前記ドリフト層の表層において、互いに離間して複数形成された第２導電型のボディ領域とを備え、
    前記ドリフト層の表層における、複数の前記ボディ領域に挟まれた領域をＪＦＥＴ領域とし、
    前記ＪＦＥＴ領域は、膜厚方向であるｘ軸と垂直な平面方向の２方向であるｙ方向及びｚ方向に離散して形成され、
    前記ドリフト層の表面が前記ボディ領域の下面であり、
    定格耐圧をＶ［Ｖ］とした場合に、前記ドリフト層の表面におけるドーピング濃度ＮＦ［ｃｍ−３］が、
    Figure 0006058170
     で表され、
    前記ドリフト層は、前記ドリフト層の表面から膜厚方向に形成され、膜厚がｄ［μｍ］である耐圧保持層を有するとして、
    前記耐圧保持層の膜厚ｄ［μｍ］の範囲は、
    Figure 0006058170
     で表され、
    前記耐圧保持層の前記ドリフト層表面から深さｄ［μｍ］の地点の前記ドーパントのドーピング濃度が３×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下の値として、
    前記ドリフト層表面から深さｄ［μｍ］の地点から前記耐圧保持層の膜厚方向における中間点よりも前記ドリフト層の表面側に位置する変調点までは、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に低下し、
    前記変調点から前記ドリフト層の表面までは、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に増加し、
    前記膜厚方向をｘ軸方向とし、前記ドリフト層の表面をｘ＝０［μｍ］、前記ドリフト層表面から深さｄ［μｍ］の地点をｘ＝ｄ［μｍ］、前記ドリフト層の表面から前記変調点までの膜厚方向の距離をｄｍｉｎ［μｍ］、前記ボディ領域の配置ピッチをＬｆｐ２［μｍ］、隣接する前記ボディ領域間に形成される前記ＪＦＥＴ領域の幅をＬｊ２［μｍ］、濃度分布を規定する負の値λ［ｍ５Ｃ２／Ｖ２Ｆ２］とした場合、
    前記耐圧保持層の濃度分布ｇ（ｘ）［ｃｍ−３］は、０≦ｘ＜ｄｍｉｎの場合に、
    Figure 0006058170
     ｄｍｉｎ≦ｘ＜ｄの場合に、
    Figure 0006058170
     から計算される理想的なドーピング濃度分布ｋ（ＮＦ、Ｌｆｐ２、Ｌｊ２、ｘ）［ｃｍ−３］を用いて、
    Figure 0006058170
     で表される、
    炭化珪素半導体装置。
  3. 前記濃度分布を規定する負の値λは、−１×１０−３７ｍ５Ｃ２／Ｖ２Ｆ２以上−１×１０−３９ｍ５Ｃ２／Ｖ２Ｆ２以下である、
    請求項１又は請求項２に記載の炭化珪素半導体装置。
  4. 前記変調点から前記ドリフト層の表面までの距離は、前記耐圧保持層の膜厚の１／３以下である、
    請求項１又は請求項２に記載の炭化珪素半導体装置。
  5. 第１導電型の炭化珪素基板と、
    前記炭化珪素基板上に形成され、ドーパントがドーピングされた第１導電型のドリフト層とを備え、
    前記ドリフト層は、前記ドリフト層の表面から膜厚方向に形成され、膜厚がｄ［μｍ］である耐圧保持層を有するとして、
    前記耐圧保持層の前記ドーパントのドーピング濃度は、前記耐圧保持層の前記ドリフト層の表面へ向かう膜厚方向において連続的に低下し、
    定格耐圧をＶ［Ｖ］とした場合に、前記ドリフト層の表面における前記ドーピング濃度ＮＦ［ｃｍ−３］が
    Figure 0006058170
     で表され、
    前記耐圧保持層の膜厚ｄ［μｍ］の範囲が、
    Figure 0006058170
     で表され、
    前記耐圧保持層の前記ドリフト層表面から深さｄ［μｍ］の地点の前記ドーパントのドーピング濃度が４×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下の値として、
    前記膜厚方向をｘ軸方向とし、前記ドリフト層の表面をｘ＝０［μｍ］、前記ドリフト層表面から深さｄ［μｍ］の地点をｘ＝ｄ［μｍ］、前記ドリフト層表面から深さｄ［μｍ］の地点における前記ドーピング濃度をドーピング濃度ＮＩ［ｃｍ−３］とした場合、
    前記耐圧保持層の、前記膜厚方向におけるドーピング濃度ｆＬ（ｘｉ）［ｃｍ−３］が、
    Figure 0006058170
     で表される理想的なドーピング濃度分布ｆ（ｘ）［ｃｍ−３］との関係において、
    Figure 0006058170
     で表される、
    炭化珪素半導体装置。
  6. 前記炭化珪素半導体装置がダイオードである、
    請求項５に記載の炭化珪素半導体装置。
  7. 前記ドリフト層の上面に第２導電型の前記ボディ領域を備え、
    前記ドリフト層の表面が前記ボディ領域の下面であり、
    隣接する前記ボディ領域に挟まれた第１導電型のＪＦＥＴ領域を備える、
    請求項１に記載の炭化珪素半導体装置。
  8. 前記耐圧保持層は、複数の線形濃度分布層が前記膜厚方向に重なって形成されている、
    請求項１から請求項７のうちのいずれか１項に記載の炭化珪素半導体装置。
  9. 前記ドーパントが、窒素である、
    請求項１から請求項８のうちのいずれか１項に記載の炭化珪素半導体装置。
JP2015559867A 2014-01-28 2015-01-16 炭化珪素半導体装置 Active JP6058170B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014012880 2014-01-28
JP2014012880 2014-01-28
JP2014158615 2014-08-04
JP2014158615 2014-08-04
PCT/JP2015/051015 WO2015115202A1 (ja) 2014-01-28 2015-01-16 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6058170B2 true JP6058170B2 (ja) 2017-01-11
JPWO2015115202A1 JPWO2015115202A1 (ja) 2017-03-23

Family

ID=53756779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015559867A Active JP6058170B2 (ja) 2014-01-28 2015-01-16 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US9722017B2 (ja)
JP (1) JP6058170B2 (ja)
WO (1) WO2015115202A1 (ja)

Families Citing this family (254)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
WO2017104751A1 (ja) * 2015-12-18 2017-06-22 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
JP6658137B2 (ja) * 2016-03-14 2020-03-04 富士電機株式会社 半導体装置及びその製造方法
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
WO2018096684A1 (ja) * 2016-11-28 2018-05-31 三菱電機株式会社 半導体ウエハ、半導体チップ、および半導体装置の製造方法
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) * 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11295949B2 (en) * 2019-04-01 2022-04-05 Vishay SIliconix, LLC Virtual wafer techniques for fabricating semiconductor devices
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017696A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP2008507139A (ja) * 2004-07-15 2008-03-06 フェアチャイルド・セミコンダクター・コーポレーション 静電容量及びスイッチング損失が低減したショットキーダイオード構造及びその製造方法
JP2013018659A (ja) * 2011-07-07 2013-01-31 Mitsubishi Electric Corp エピタキシャルウエハ及び半導体素子

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5399883A (en) * 1994-05-04 1995-03-21 North Carolina State University At Raleigh High voltage silicon carbide MESFETs and methods of fabricating same
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US7498633B2 (en) * 2005-01-21 2009-03-03 Purdue Research Foundation High-voltage power semiconductor device
DE112007000697B4 (de) * 2006-03-22 2013-11-07 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
US20080142811A1 (en) * 2006-12-13 2008-06-19 General Electric Company MOSFET devices and methods of fabrication
US7994548B2 (en) * 2008-05-08 2011-08-09 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US7977713B2 (en) * 2008-05-08 2011-07-12 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
DE102009033302B4 (de) 2009-07-15 2012-01-26 Infineon Technologies Ag Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
CN102714143B (zh) * 2010-01-08 2016-01-20 三菱电机株式会社 外延片以及半导体元件
US8674439B2 (en) * 2010-08-02 2014-03-18 Microsemi Corporation Low loss SiC MOSFET
US8901639B2 (en) * 2012-07-26 2014-12-02 Cree, Inc. Monolithic bidirectional silicon carbide switching devices
US9318624B2 (en) * 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
JP2014131008A (ja) * 2012-11-29 2014-07-10 Fuji Electric Co Ltd ワイドバンドギャップ半導体装置
US9490328B2 (en) * 2013-06-26 2016-11-08 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method of the same
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
US9478606B2 (en) * 2014-02-13 2016-10-25 Microsemi Corporation SiC transient voltage suppressor
US9515199B2 (en) * 2015-01-02 2016-12-06 Cree, Inc. Power semiconductor devices having superjunction structures with implanted sidewalls
US9570438B1 (en) * 2015-08-04 2017-02-14 Infineon Technologies Austria Ag Avalanche-rugged quasi-vertical HEMT
US9812548B2 (en) * 2015-09-08 2017-11-07 Maxpower Semiconductor, Inc. Power device having a polysilicon-filled trench with a tapered oxide thickness

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017696A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP2008507139A (ja) * 2004-07-15 2008-03-06 フェアチャイルド・セミコンダクター・コーポレーション 静電容量及びスイッチング損失が低減したショットキーダイオード構造及びその製造方法
JP2013018659A (ja) * 2011-07-07 2013-01-31 Mitsubishi Electric Corp エピタキシャルウエハ及び半導体素子

Also Published As

Publication number Publication date
WO2015115202A1 (ja) 2015-08-06
US9722017B2 (en) 2017-08-01
JPWO2015115202A1 (ja) 2017-03-23
US20160336392A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
JP6058170B2 (ja) 炭化珪素半導体装置
JP6478884B2 (ja) 半導体装置
JP6706767B2 (ja) 半導体装置
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
JP6271356B2 (ja) 半導体装置の製造方法
KR20120023710A (ko) 반도체 장치
US9269781B2 (en) Semiconductor device and method for manufacturing the same
JP6239250B2 (ja) 半導体装置およびその製造方法
JP5649152B1 (ja) 半導体装置及びその製造方法
US9318324B2 (en) Manufacturing method of SiC epitaxial substrate, manufacturing method of semiconductor device, and semiconductor device
US9741798B2 (en) Semiconductor device
EP2908347A1 (en) Semiconductor device and method of manufacturing the same
US10424640B2 (en) Semiconductor device and method of manufacturing the same
JP6035763B2 (ja) ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法
JP6108330B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2011140429A (ja) エピタキシャルウエハ及び半導体素子
JP2012253115A (ja) エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法
JP6567601B2 (ja) 半導体装置
JP6265928B2 (ja) 電力用半導体装置
JP2019189496A (ja) 炭化珪素エピタキシャルウェハ及び炭化珪素半導体装置
CN115863174A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161206

R150 Certificate of patent or registration of utility model

Ref document number: 6058170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250