JP6239250B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6239250B2
JP6239250B2 JP2013059831A JP2013059831A JP6239250B2 JP 6239250 B2 JP6239250 B2 JP 6239250B2 JP 2013059831 A JP2013059831 A JP 2013059831A JP 2013059831 A JP2013059831 A JP 2013059831A JP 6239250 B2 JP6239250 B2 JP 6239250B2
Authority
JP
Japan
Prior art keywords
concentration
type
electrode
sic substrate
type sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013059831A
Other languages
English (en)
Other versions
JP2014187114A (ja
Inventor
千春 太田
千春 太田
清水　達雄
達雄 清水
西尾　譲司
譲司 西尾
四戸　孝
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013059831A priority Critical patent/JP6239250B2/ja
Priority to CN201410076369.0A priority patent/CN104064586B/zh
Priority to US14/205,964 priority patent/US9171908B2/en
Publication of JP2014187114A publication Critical patent/JP2014187114A/ja
Priority to US14/855,669 priority patent/US9412823B2/en
Application granted granted Critical
Publication of JP6239250B2 publication Critical patent/JP6239250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
次世代のパワー半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、および熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
一方、不純物の固溶限が低いことや、不純物の形成するバンドギャップ中の準位が深いことに起因して、ＳｉＣの低抵抗化を実現することが困難である。したがって、ＳｉＣを用いたデバイスのオン抵抗を低減することが困難であった。
特開２０１２−３１０１４号公報 特開２００９−１６７０４７号公報 特開２００８−４７２６号公報
本発明が解決しようとする課題は、オン抵抗を低くすることのできる半導体装置およびその製造方法を提供することにある。
実施形態の半導体装置は、第１と第２の面を有し、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さく、組み合わせを構成する元素Ｄの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板と、第１の面上に設けられたＳｉＣ層と、第１の面側に設けられた第１の電極と、第２の面上に設けられた第２の電極と、を備える。
第１の実施形態の半導体装置を示す模式断面図である。 共ドープの作用を説明する図である。 共ドープの作用を説明する図である。 共ドープの作用を説明する図である。 共ドープの作用を説明する図である。 共ドープの作用を説明する図である。 ｎ型ＳｉＣの場合のＡｌとＮの濃度とシート抵抗の関係を示す図である。 ｐ型ＳｉＣの場合のＮとＡｌの濃度とシート抵抗の関係を示す図である。 第２の実施形態の半導体装置を示す模式断面図である。 第３の実施形態の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置を示す模式断面図である。 第５の実施形態の半導体装置を示す模式断面図である。 第６の実施形態の半導体装置を示す模式断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、第１と第２の面を有し、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さく、組み合わせを構成する元素Ｄの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板と、第１の面上に設けられたＳｉＣ層と、第１の面側に設けられた第１の電極と、第２の面上に設けられた第２の電極と、を備える。
例えば、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）の第１の組み合わせの場合、元素Ａが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）から選ばれる１種の元素であってもかまわない。また、Ａｌ（元素Ａ１）とＧａ（元素Ａ２）等の２種の元素、あるいは、Ａｌ（元素Ａ１）、Ｇａ（元素Ａ２）、Ｉｎ（元素Ａ３）の３種の元素で構成されていてもかまわない。複数の元素の場合、２種または３種の元素をあわせて組み合わせを構成する元素Ａと考え、上記元素Ａの濃度の元素Ｄの濃度に対する比、元素Ｄの濃度の条件が充足されれば良い。
また、第１の組み合わせと第２の組み合わせの両者が共存することも可能である。しかし、上記元素Ａの濃度の元素Ｄの濃度に対する比、元素Ｄの濃度の条件は、すくなくとも、第１の組み合わせ、第２の組み合わせのいずれか一方を構成する元素で充足されなければならない。いいかえれば、第１の組み合わせと第２の組み合わせは、個別に元素比、元素濃度を満たさなければならない。これは、第１の組み合わせの不純物と第２の組み合わせの不純物の間では、後に詳述する３量体が形成されないためである。
例えば、Ａｌが１×１０１８ｃｍ−３、Ｇａが１×１０１８ｃｍ−３、Ｎが４×１０１８ｃｍ−３の場合、（Ａｌ＋Ｇａ）／Ｎ＝０．５で、Ｎが４×１０１８ｃｍ−３であるので元素比、濃度ともに実施形態の範囲内である。
また、例えば、Ｂが１×１０１８ｃｍ−３、Ｐが１×１０１８ｃｍ−３、Ｎが１×１０１８ｃｍ−３の場合、第２の組み合わせであるＢとＰのみに着目する。すると、Ｂ／Ｐ＝１．０となり元素比を充足せず、実施形態の範囲外である。
また、例えば、Ａｌが２．５×１０１７ｃｍ−３、Ｂが２．５×１０１７ｃｍ−３、Ｎが５×１０１７ｃｍ−３、Ｐが５×１０１７ｃｍ−３の場合、第１の組み合わせで見ると、Ａｌ／Ｎ＝０．５で比の条件は満たすが、Ｎの濃度が１×１０１８ｃｍ−３未満である。また、第２の組み合わせで見ると、Ｂ／Ｐ＝０．５で比の条件は満たすが、Ｐの濃度が１×１０１８ｃｍ−３未満である。したがって、第１および第２の組み合わせがいずれも個別に元素比、元素濃度を充足しないので、実施形態の範囲外である。
なお、本実施形態は、ｐ型不純物やｎ型不純物として上記例示した以外の元素が含有されることを排除するものではない。以下、元素ＡがＡｌ、元素ＤがＮである場合を例に説明する。
図１は、本実施形態の半導体装置を示す模式断面図である。本実施形態の半導体装置はＰｉＮダイオードである。
このＰｉＮダイオード１００は、第１と第２の面を有するｎ型ＳｉＣ基板（炭化珪素基板）１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
ｎ型ＳｉＣ基板１２は、例えば、４Ｈ−ＳｉＣの基板である。そして、ｐ型不純物であるＡｌ（アルミニウム）とｎ型不純物であるＮ（窒素）を含有している。
ｎ型ＳｉＣ基板１２中のＡｌの濃度のＮの濃度に対する比（Ａｌ濃度／Ｎ濃度）は、０．４０より大きく０．９５より小さい。そして、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。ｎ型ＳｉＣ基板１２の膜厚は、例えば、３００μｍ〜７００μｍである。
このＳｉＣ基板１２の第１の面上には、ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４のｎ型不純物の不純物濃度はｎ型ＳｉＣ基板１２よりも低く、例えば、５×１０１５〜２×１０１６ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。ｎ−ＳｉＣ層１４の膜厚は、例えば、５〜５０μｍ程度である。
ｎ−ＳｉＣ層１４上には、ｐ型のＳｉＣ層（ｐ＋型ＳｉＣ層）１６が形成されている。ｐ＋型ＳｉＣ層１６のｐ型不純物の不純物濃度は、例えば、５×１０１８〜５×１０２１ｃｍ−３程度である。ｐ型不純物は、例えば、Ａｌである。ｐ＋型ＳｉＣ層１６の膜厚は、例えば、１〜５μｍ程度である。
ｐ＋型ＳｉＣ層１６上に、ｐ＋型ＳｉＣ層１６と電気的に接続される導電性の第１の電極（アノード電極）４４を備えている。第１の電極４４は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第１の電極４４はｐ＋型ＳｉＣ層１６にオーミック接触している。
また、ｎ型ＳｉＣ基板１２の第２の面上には、導電性の第２の電極（カソード電極）４６が形成されている。第２の電極４６は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第２の電極４６はｎ型ＳｉＣ基板１２にオーミック接触している。
以下、本実施形態の作用および効果について詳述する。
発明者らによる検討の結果、ＳｉＣに対し、ｐ型不純物（ｐ型ドーパント）のＡｌと、ｎ型不純物（ｎ型ドーパント）のＮとを共ドープすることにより、ＡｌとＮのペアリングをおこさせることができることがわかった。このペアリング状態では、キャリアが補償され、キャリアがゼロの状態になる。
図２および図３は、共ドープの作用を説明する図である。図２がｎ型ＳｉＣの場合、図３がｐ型ＳｉＣの場合である。発明者らが行なった第一原理計算によれば、ＳｉＣ中で、ＡｌはＳｉ（シリコン）サイトに、ＮはＣ（炭素）サイトに、ＡｌとＮが隣接するように入ることで、より系として安定化することが明らかになった。
すなわち、図２および図３に示すように、ＡｌとＮとが未結合でばらばらになっている状態に比べ、ＡｌとＮが結合し、Ａｌ−Ｎペア構造を形成することで、エネルギー的に２．９ｅＶ安定になる。Ａｌ量とＮ量とが一致した場合には、両者の全てがペア構造になった状態が最も安定である。
ここで、第一原理計算は、超ソフト擬ポテンシャルを用いた計算である。超ソフト擬ポテンシャルは、バンダービルトらによって開発された、擬ポテンシャルの一種である。例えば、格子定数は、１％以下の誤差で実験値を実現できる高い精度を備える。不純物（ドーパント）を導入して、構造緩和を行い、安定状態の全エネルギーを計算する。系の全エネルギーを、変化の前後で比較することで、いずれの構造が安定状態か、否かを判定する。安定状態では、バンドギャップ中で不純物の準位が、どのエネルギー位置にあるかを示すことが出来る。
図２に示すように、ＮがＡｌよりも多く存在する場合、すなわち、ｎ型ＳｉＣの場合、余分にあるＮが、Ａｌ−Ｎペア構造の近傍のＣサイトに入り、Ｎ−Ａｌ−Ｎの３量体となることで更に系が安定化することが明らかになった。第一原理計算からは、３量体となることで、ペア構造とＮとが別々に存在する場合に比べ、系が０．３ｅＶ安定になる。
同様に、図３に示すように、ＡｌがＮよりも多く存在する場合、すなわちｐ型ＳｉＣの場合、余分にあるＡｌが、Ａｌ−Ｎペア構造の近傍のＳｉサイトに入り、Ａｌ−Ｎ−Ａｌの３量体となることで更に安定化することが明らかになった。第一原理計算からは、３量体となることで、Ａｌ−Ｎペア構造とＡｌとが別々に存在する場合に比べ、系が０．４ｅＶ安定になる。
次に、ＡｌとＮ以外のドーパントの組み合せについて、考察する。Ｂ（ボロン）とＮ（窒素）の場合について計算を行った場合を例に、計算結果を説明する。
ＢはＳｉサイトに、ＮはＣサイトに入る。第一原理計算によると、Ｂ−Ｎ−Ｂ、あるいは、Ｎ−Ｂ−Ｎという３量体構造は形成できないことがわかった。つまり、Ｂ−Ｎのペア構造は形成されるが、近傍にＢやＮが来ると系のエネルギーが高くなる。したがって、余分なＢやＮは、ペア構造から離れた位置に独立に存在する方が、系がエネルギー的に安定であった。
第一原理計算によると、余分なＢが３量体を形成すると、Ｂ−ＮペアとＢが独立に存在する場合に比べて、系のエネルギーが０．５ｅＶ高かった。また、余分なＮが３量体を形成すると、Ｂ−ＮペアとＮが独立に存在する場合に比べて、系のエネルギーが０．３ｅＶ高かった。このため、いずれの場合も、３量体が出来ると系がエネルギー的に不安定になる。
図４は、共ドープの作用を説明する図である。図４では、各元素の共有結合半径を示す。図の右手上方に向かうほど共有結合半径が小さくなり、左手下方に向かうほど共有結合半径が大きくなる。
ＢとＮの場合に、３量体が出来ると不安定になることは、共有結合半径の大きさにより理解できる。Ｂの共有結合半径はＳｉの共有結合半径より小さく、かつ、Ｎの共有結合半径はＣの共有結合半径より小さい。このため、ＢがＳｉサイトに、ＮがＣサイトに入ると、歪が溜まり３量体が形成できない。
ドーパントとなるｐ型不純物とｎ型不純物の組み合わせとして、「共有結合半径がＳｉより大きな元素（Ａｌ、Ｇａ、Ｉｎ）」と「共有結合半径がＣより小さい元素（Ｎ）」の組み合わせ、あるいは、その逆の、「共有結合半径がＣより大きな元素（Ｂ）」と「共有結合半径がＳｉより小さい元素（Ｐ）」の組み合わせの場合以外は、３量体が形成出来ないことが判明した。
Ｂ、Ｐの共有結合半径はＳｉの共有結合半径とＣの共有結合半径の中間にあることから、Ｂ、およびＰは、Ｓｉサイト、Ｃサイトのどちらにも入りえる。しかし、他の不純物（Ａｌ、Ｇａ、Ｉｎ、Ｎ、Ａｓ）は、基本的に片方のサイトに偏る。Ａｌ、Ｇａ、Ｉｎ、ＡｓはＳｉサイトに入り、ＮはＣサイトに入ると考えて良い。
さらに、両不純物が共にＳｉサイト、あるいは共にＣサイトに入る場合は、考える必要がない。それは、ｐ型不純物とｎ型不純物が最近接に来ないと歪が緩和し難いためである。よって、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせ（元素Ａと元素Ｄ）が、（ＡｌとＮ）、（ＧａとＮ）、（ＩｎとＮ）、（ＢとＰ）という４つの組み合わせ以外では、３量体を形成することは困難である。
このペア構造、あるいは３量体構造は、原子間に相互作用が無ければ形成できない。第一原理計算による４Ｈ−ＳｉＣ構造中の不純物準位（ドーパント準位）は、ｃ軸方向にユニットセルが１０個程度あると、相互作用が見えなくなり、不純物準位が平らな状態となる。すなわち、分散が十分に抑制され、１０ｍｅＶオーダー程度になる。
つまり、不純物間の距離が１０ｎｍ以上では相互作用が殆どないと考えられる。よって、不純物同士の相互作用があるためには、不純物濃度が１×１０１８ｃｍ−３以上であることが望ましい。
この値は、ＳｉＣ材料が既に形成されている場合に、イオン注入などによって局所的な不純物の分布を形成する場合に望まれる不純物濃度の下限となる。
なお、半導体ＳｉＣに、共ドープによる効果が発現されるためには、ｎ型不純物濃度とｐ型不純物濃度の比率を特定の範囲の比率にする必要がある。後に記述する製造方法において、イオン打ち込みによって導入するｎ型、ｐ型のそれぞれの不純物の比率を上記特定の範囲の比率になるように、初めから導入することが重要である。相互作用が届く範囲が１０ｎｍ未満と小さいが、その範囲にあれば、互いの引力により３量体が形成可能となる。しかも、引力が働くので、不純物の活性化アニールの温度が、共ドープしない場合の１７００℃―１９００℃から、１５００℃−１８００℃に低温化できると考えられる。
ただし、この３量体形成に望ましい不純物濃度は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによる気相からの結晶成長などでは、低減させることが可能である。これは、原料を表面にてフローさせることが出来るため、不純物同士の相互作用が低濃度でも生じやすくなるためである。
気相成長では、三量体を形成可能な不純物濃度の領域が、１×１０１５ｃｍ−３以上１×１０２２ｃｍ−３以下と、イオン注入に比較して拡大する。気相成長ではＳｉＣの不純物濃度を、例えば、１×１０１６ｃｍ−３程度と薄くすることも、例えば、１×１０２１ｃｍ−３程度と濃くすることも可能である。特に、濃度の薄い領域は、イオン注入による形成が困難である。したがって、特に濃度の薄い領域では、気相成長による不純物領域の形成が有効である。さらに、気相成長では、共ドープされた、例えば、５ｎｍ程度の極薄膜を形成することも可能である。
また、気相成長では不純物の濃度の濃い領域で、結晶中の欠陥が生じにくいという利点もある。すなわち、イオン注入では、導入する不純物量が大きくなるにつれ結晶中の欠陥量が増大し、熱処理等による回復も困難となる。気相成長では成長中に３量体が形成され、不純物導入による欠陥も生じにくい。この観点から、例えば、不純物濃度が１×１０１９ｃｍ−３以上、さらには１×１０２０ｃｍ−３以上の領域で、気相成長による不純物領域の形成が有効である。
このように、気相成長では、イオン注入では得られない効果がある。もっとも、イオン注入では、局所的に共ドープされた不純物領域を形成することが可能である。また、低コストで共ドープされた不純物領域を形成することが可能である。よって、必要性に応じて、気相成長とイオン注入とを使い分ければ良い。
気相からの結晶成長時において、３量体形成を形成する場合、ｐ型およびｎ型の不純物濃度は１×１０１５ｃｍ−３以上であることが望ましい。さらに、３量体形成を容易にする観点からは、不純物濃度は１×１０１６ｃｍ−３以上あることがより望ましい。
次に不純物濃度の上限であるが、３量体を形成した場合には、３量体を形成しない場合の固溶限を超えることも可能である。３量体を作ると、結晶中の歪が緩和され不純物が固溶されやすくなるためである。
３量体を形成しない場合の不純物の固溶限は、Ｎの場合は１０１９ｃｍ−３オーダー、Ａｌの場合でも１０２１ｃｍ−３オーダーである。他の不純物は、およそ１０２１ｃｍ−３オーダー程度である。
不純物が一種類の場合、不純物の大きさが小さい側、あるいは大きい側に偏る。このため、歪が蓄積されて、不純物が格子点に入り難くなり、活性化できないためである。特にイオン注入では欠陥を多く形成するので、余計に固溶限が低くなる。
しかし、３量体を形成すれば、Ａｌ、Ｎのどちらも１０２２ｃｍ−３オーダー程度まで、導入が可能となる。（ＡｌとＮ）、（ＧａとＮ）、（ＩｎとＮ）、（ＢとＰ）という４つの組み合わせにおいて、３量体を形成することで、歪を緩和することが出来るため、固溶限の拡大が可能となる。その結果、１０２２ｃｍ−３オーダーまで不純物の固溶限の拡張が可能である。
不純物がＢ、Ａｌ、Ｇａ、Ｉｎ、Ｐである場合は、１×１０２０ｃｍ−３以上、特に、６×１０２０ｃｍ−３以上では、歪が多く、欠陥が多量に入っている状態となる。その結果、シート抵抗または比抵抗は非常に大きな値となる。
しかし、ｐ型不純物とｎ型不純物との共ドープによれば、このような不純物濃度の高い領域でも、欠陥が抑制できる。
不純物がＮである場合は、さらに固溶限が一桁小さく２×１０１９ｃｍ−３程度である。第一原理計算によれば、不活性な格子間Ｎの欠陥が発生するためと考えられる。
Ｎ濃度の上限が、１０１９ｃｍ−３オーダーだったものが、３量体を形成することにより、１０２２ｃｍ−３オーダーに大幅に拡大する。従来、高濃度にドープされたｎ型領域を形成する場合、窒素を使うことが出来ず、例えばＰを１０２０ｃｍ−３程度、イオン注入することにより形成している。しかし、本実施形態を用いれば、例えば、Ｎを２×１０２０ｃｍ−３、Ａｌを１×１０２０ｃｍ−３導入するというように、窒素を用いて高濃度にドープされたｎ型領域を形成できる。つまり、従来は窒素を使うこと自体が困難だったが、それが可能になる。
以上、ｐ型不純物とｎ型不純物を両方とも導入し、かつ、共有結合半径の組み合わせを適切に選ぶことにより、上記の３量体を形成することが可能となる。そして、構造が安定化して、歪を低減することが出来る。
その結果、（１）各不純物が格子点に入りやすくなる。（２）プロセスの低温化が可能となる。少なくとも１００℃程度の低温化は期待できる。（３）活性化可能な不純物量（上限の拡大）が増加する。（４）３量体、あるいはペア構造のような安定構造が出来る。この構造でエントロピーを稼ぎ、結晶欠陥量が低減する。（５）３量体が安定なので、ｐ型不純物とｎ型不純物を結ぶボンドの周りに回転することが難しくなり、構造が固定化する。したがって、通電破壊耐性が大幅にアップする。例えば、ｐｎジャンクションのｐ型不純物領域、ｎ型不純物領域の少なくとも一部に３量体構造を導入すれば、通電破壊が抑制され、高抵抗化が避けられる。その結果、電流を一定量だけ流すときに必要な印加電圧（Ｖｆ）が増加してしまう劣化現象（Ｖｆ劣化）を抑制可能となる。
以上、ｐ型不純物のＡｌとｎ型不純物のＮを共ドープすることにより、ＡｌとＮのペアリングをおこさせることが出来ることを示した。さらに、この際、アクセプタ準位およびドナー準位を、ともに浅く出来ることが、第一原理計算により明らかになっている。
図５、図６は、共ドープの作用の説明図である。図５はｎ型ＳｉＣの場合、図６はｐ型ＳｉＣの場合である。白丸は準位が電子で埋まっていない空の準位、黒丸は準位が電子で埋まっている状態を示す。
ドナー準位が浅くなる理由は、図５に示すように、アクセプタであるＡｌの伝導帯の内側にある空の準位と、Ｎのドナー準位とが相互作用したことにより、ドナー準位が引き上げられたためである。同様に、アクセプタ準位が浅くなる理由は、図６に示すように、ドナーであるＮの価電子帯の内側にある電子が埋った準位と、Ａｌのアクセプタ準位とが相互作用したことにより、アクセプタ準位が引き下げられたためである。
一般に、ｎ型不純物のＮやＰ（リン）は４２ｍｅＶ〜９５ｍｅＶの深いドナー準位を形成する。ｐ型不純物のＢ、Ａｌ、Ｇａ、Ｉｎは１６０ｍｅＶ〜３００ｍｅＶの非常に深いアクセプタ準位を形成する。それに対し、３量体を形成すると、ｎ型不純物では３５ｍｅＶ以下のドナー準位を形成し、ｐ型不純物では、１００ｍｅＶ以下のアクセプタ準位を形成することが可能となる。
３量体が完全に形成された最良の状態では、ｎ型のＮやＰでは、およそ２０ｍｅＶ程度となり、ｐ型のＢ、Ａｌ、Ｇａ、Ｉｎでは４０ｍｅＶ程度となる。このように浅い準位を形成するので、活性化した不純物の多くがキャリア（自由電子、自由正孔）となる。したがって、バルク抵抗が共ドープを行わない場合に比べ、桁違いに低抵抗化する。
ｎ型ＳｉＣの場合、キャリア発生に寄与するドナー準位が４０ｍｅＶ以下となることで、共ドープしない場合と比較して、抵抗が低減する。また、３５ｍｅＶ以下となることで抵抗が約一桁、２０ｍｅＶ以下とすることにより抵抗が約二桁低減する。但し、歪緩和効果、ドープ上限拡大効果なども含む。
ｐ型ＳｉＣの場合、キャリア発生に寄与するアクセプタ準位が１５０ｍｅＶ以下となることで、共ドープしない場合と比較して、抵抗が低減する。また、１００ｍｅＶ以下となることで抵抗が約一桁、４０ｍｅＶ以下とすることにより抵抗が約二桁低減する。但し、歪緩和効果、ドープ上限拡大効果なども含む。
Ａｌ濃度とＮ濃度とが一致した場合（Ｎ：Ａｌ＝１：１）には、浅い準位はあっても、キャリアが無いため、絶縁体になってしまう。Ａｌ濃度とＮ濃度の差分だけキャリアが存在することになる。低抵抗の半導体になるには、濃度差が必要となる。
Ｎ濃度がＡｌ濃度よりも多い場合（Ｎ濃度＞Ａｌ濃度）、相互作用によりＡｌ−Ｎペアが出来た余りのＮもまた、Ａｌ−Ｎペアの近傍のＣを置換することで安定化する。このため、浅いドナー準位が形成される。また、歪も緩和するので、３量体を形成しない場合よりもＮの濃度を増やすことが出来る。
図７は、ｎ型ＳｉＣの場合のＡｌとＮの濃度とシート抵抗の関係を示す図である。Ｎ濃度は、２×１０２０ｃｍ−３としている。単体でＮを導入した場合は、１×１０１９ｃｍ−３以上いれても、シート抵抗は低減できない。その値がおよそ３００Ω／□である。
Ｎ濃度：Ａｌ濃度が１：１から２：１になるまでは、歪が入らずに３量体ができ、浅いドナー準位に入っているキャリア電子数が増加する。したがって、シート抵抗が急激に低下する。
そして、２：１に達したとき、最大量のキャリアが使えるので、最もシート抵抗が低い状態となる。シート抵抗は、図７に示すように、１．５Ω／□程度まで低減できる。ｎ型ＳｉＣへのコンタクト抵抗も、Ｎ濃度：Ａｌ濃度＝２：１になるようにし、Ｎ濃度とＡｌ濃度の差分を１０２０ｃｍ−３から１０２２ｃｍ−３と増やすことで、１０−５Ωｃｍ３程度から、１０−７Ωｃｍ３程度まで低減可能である。
さらに、２：１よりＮ濃度の割合が上がると、Ｎ濃度：Ａｌ濃度＝２：１より過剰なＮにより、元の深いドナー準位が形成されることになる。そして、このドナー準位がキャリア電子を受け取ることになり、３量体によって形成された浅いドナー準位が空となってしまう。Ｎ濃度：Ａｌ濃度＝２：１よりずれた分のＮは、単体で導入された場合に近いので、歪の緩和が困難である。したがって、図７に示すように、シート抵抗が急激に増加していくことになる。
図７では、ｎ型不純物のＮ（窒素）を、Ａｌを共ドープしない場合に固溶限近傍まで入れた場合のシート抵抗（この場合は約３００Ω／□）を比較対象とし、Ｎ濃度：Ａｌ濃度＝２：１からずらした場合にどのようにシート抵抗の値が変化するかを示している。
３量体構造が出来たＡｌ濃度／Ｎ濃度＝０．５を中心に考えることにする。Ａｌ濃度／Ｎ濃度を０．４７以上、０．６０（８×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、つまり、ｎ型不純物に対し、ｐ型不純物を４７％〜６０％入れた場合、Ａｌを共ドープしない場合のシート抵抗に比較して２桁落ちのシート抵抗となり、非常に有効である。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４７程度で、８×１０１９ｃｍ−３相当のキャリアとなる。
そこから幅を両側に広げて、Ａｌ濃度／Ｎ濃度を０．４５以上、０．７５（５×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、すなわち、ＡｌをＮに対し４５％〜７５％入れた場合、２桁落ちからその３倍程度の大きさとなる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４５程度で、５×１０１９ｃｍ−３相当のキャリアとなる。さらに幅を両側に広げて、Ａｌ濃度／Ｎ濃度を０．４０より大きく０．９５（１×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）より小さくした場合、すなわち、ＡｌをＮに対し４０％〜９５％入れた場合、１桁落ちのシート抵抗となる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４０程度で、１×１０１９ｃｍ−３相当のキャリアとなる。
ＡｌをＮに対し５０％以上入れた側の方が特性がよいのは、歪が十分に緩和するためである。１つのＡｌに対し２つのＮがクラスター化して３量体が形成された状態が５０％の状態である。５０％未満の場合、３量体が出来た状態に加え、更に余分なＮが存在することになる。つまり、３量体になれないＮがあるので、その分だけ歪が溜まることになる。３量体になれないＮは、単体で入ったのも同然であり、直ぐに歪の限界に達してしまう。こうして、Ａｌの量が５０％を割った場合は、歪が急激に発生して、格子欠陥が増加することになる。このため、歪が緩和できる５０％以上の場合に比較して、５０％未満の方が、シート抵抗が急激に悪化する。
なお、Ａｌ濃度／Ｎ濃度＝０．９９５で、キャリア数が共ドープしない場合とほぼ同等になる。２×１０２０ｃｍ−３の０．５％分の１×１０１８ｃｍ−３以上のキャリアが１００％自由キャリアとなるので、従来の窒素ドープのシート抵抗が実現可能となる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。また、Ａｌ濃度／Ｎ濃度＝０．３３、すなわち、Ｎ濃度：Ａｌ濃度＝３：１の場合、キャリア電子がすべて、３量体によって形成される浅いドナー準位ではなく、余剰のＮで形成される深いドナー準位に受け取られことになる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。したがって、共ドープの抵抗低減効果が得られるのは、Ａｌ濃度／Ｎ濃度を０．３３より大きく０．９９５より小さくした場合、すなわち、ＡｌをＮに対し３３％〜９９．５％入れた場合となる。誤差も考えると、３３％より大きく、１００％未満と考えればよい。
Ａｌ濃度がＮ濃度よりも多い場合（Ａｌ濃度＞Ｎ濃度）、相互作用によりＡｌ−Ｎペアが出来た余りのＡｌもまた、Ａｌ−Ｎペアの近傍のＳｉを置換することで安定化する。このため、浅いアクセプタ準位が形成される。また、歪も緩和するので、３量体を形成しない場合よりもＡｌの濃度を増やすことが出来る。この場合も、Ｎ濃度＞Ａｌ濃度の場合と同様に考えればよい。
図８は、ｐ型ＳｉＣの場合のＮとＡｌの濃度とシート抵抗の関係を示す図である。Ａｌ濃度は、２×１０２０ｃｍ−３としている。
Ａｌ濃度：Ｎ濃度が１：１から２：１になるまでは、歪が入らずに３量体ができ、浅いアクセプタ準位に入っているキャリア正孔数が増加する。したがって、シート抵抗が低下する。
そして、２：１に達したとき、最大量のキャリアが使えるので、最もシート抵抗が低い状態となる。シート抵抗としては、図８に示すように、４０Ω／□程度まで低減できる。ｐ型ＳｉＣへのコンタクト抵抗も、Ａｌ濃度：Ｎ濃度＝２：１になるようにし、Ａｌ濃度とＮ濃度の差分を１０２０ｃｍ−３から１０２２ｃｍ−３と増やすことで１０−５Ωｃｍ３程度から、１０−７Ωｃｍ３程度まで低減可能である。
さらに、２：１よりＡｌ濃度の割合が上がると、Ａｌ濃度：Ｎ濃度＝２：１より過剰なＡｌにより、元の深いアクセプタ準位が形成されることになる。そして、このアクセプタ準位がキャリア正孔を受け取ることになり、３量体によって形成された浅いアクセプタ準位が電子で埋まってしまう。Ａｌ濃度：Ｎ濃度＝２：１よりずれた分のＡｌは、単体で導入された場合に近いので、歪の緩和が困難である。したがって、図８に示すように、シート抵抗が急激に増加していくことになる。
図８では、ｐ型不純物のＡｌ（アルミニウム）を、Ｎを共ドープしない場合に固溶限近傍まで入れた場合のシート抵抗（この場合は約１０ＫΩ／□）を比較対象とし、Ａｌ濃度：Ｎ濃度＝２：１からずらした場合にどのようにシート抵抗の値が変化するかを示している。
３量体構造が出来たＮ濃度／Ａｌ濃度＝０．５を中心に考えることにする。Ｎ濃度／Ａｌ濃度を０．４７以上、０．６０（８×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、つまり、ｐ型不純物に対し、ｎ型不純物を４７％〜６０％入れた場合、Ｎを共ドープしない場合のシート抵抗に比較して２桁落ちのシート抵抗となり、非常に有効である。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４７程度で、８×１０１９ｃｍ−３相当のキャリアとなる。
そこから幅を両側に広げて、Ｎ濃度／Ａｌ濃度を０．４５以上、０．７５（５×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、すなわち、ＮをＡｌに対し４５％〜７５％入れた場合、２桁落ちからその３倍程度の大きさとなる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４５程度で、５×１０１９ｃｍ−３相当のキャリアとなる。さらに幅を広げて、Ｎ濃度／Ａｌ濃度を０．４０より大きく０．９５（１×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）より小さくした場合、すなわち、ＮをＡｌに対し４０％〜９５％入れた場合、１桁落ちのシート抵抗となる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４０程度で、１×１０１９ｃｍ−３相当のキャリアとなる。
ＮをＡｌに対して５０％以上入れた側の方が特性がよいのは、歪が緩和するためである。それに対し、Ｎが５０％未満の場合、１つのＮに対し２つのＡｌがクラスター化して３量体が形成された状態が５０％の状態であり、そこに更にＡｌが存在することになる。つまり、３量体になれないＡｌがあるので、その分だけ歪が溜まることになる。こうして、５０％を割った場合は、歪が急激に発生して、格子欠陥が増加することになる。このため、歪が緩和できる５０％以上の場合に比較して、５０％未満の場合の方が、シート抵抗が急激に悪化する。
なお、Ｎ濃度／Ａｌ濃度＝０．９９５で、キャリア数が共ドープしない場合とほぼ同等になる。２×１０２０ｃｍ−３の０．５％分の１×１０１８ｃｍ−３以上のキャリアが１００％自由キャリアとなるので、従来のＡｌドープのシート抵抗が実現可能となる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。また、Ｎ濃度／Ａｌ濃度＝０．３３、すなわちＡｌ濃度：Ｎ濃度＝３：１の場合、キャリア正孔がすべて、３量体によって形成される浅いアクセプタ準位ではなく、余剰のＡｌで形成される深いアクセプタ準位に受け取られことになる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。したがって、共ドープにより抵抗が低減するのは、Ｎ濃度／Ａｌ濃度を０．３３より大きく０．９９５より小さくした場合、すなわち、ＮをＡｌに対し３３％〜９９．５％入れた場合となる。誤差も考えると、３３％より大きく、１００％未満と考えればよい。
共ドープしない場合には、１×１０１８ｃｍ−３以下の低濃度の不純物を使った低抵抗ＳｉＣ半導体材料は存在し難い。しかし、共ドープによれば、３量体を形成することで、浅い準位が形成され、キャリア数が増加する。したがって、少量の不純物でも低抵抗化が可能である。
以上のように、ｐ型不純物とｎ型不純物を適切な割合で共ドープすることにより、少なくとも２つの顕著な効果が得られることになる。
第一に、歪が緩和して、歪の少ないＳｉＣを形成可能である。共ドープしない場合に比べて、歪が少なくなり、欠陥が少なく、多くの不純物を導入することが可能になる。すなわち、不純物の固溶限を高くすることができる。したがって、シート抵抗が低減し、比抵抗が低減し、コンタクト抵抗が低減する。イオン注入法であれ、エピタキシャル成長法であれ、欠陥が少なくなるので、不純物の高ドーズ化が可能となる。
第二に、浅い準位を形成することが可能となる。共ドープしない場合と比較して、少ない不純物を用いるだけで、低抵抗な材料を作成することが可能になる。あるいは、同じ不純物量の場合に、桁違いに小さいシート抵抗が得られることになる。エピタキシャル成長にて形成可能な低ドーズの領域を考えた時、共ドープを用いない場合、高抵抗になってしまう。しかし、共ドープを使えば、低抵抗なＳｉＣを形成することが可能となる。これにより、より低オン抵抗のＳｉＣ半導体装置を製造することも可能となる。
本実施形態のＰｉＮダイオード１００では、ｎ型ＳｉＣ基板１２に、ｐ型不純物であるＡｌと、ｎ型不純物であるＮが所望の割合で共ドープされている。これにより、ｎ型ＳｉＣ基板１２の比抵抗が、共ドープされない場合に比較して低減される。また、第２の電極４６とｎ型ＳｉＣ基板１２間のコンタクト抵抗も、共ドープされない場合に比較して低減される。したがって、オン抵抗が小さくなり、順方向電流の大きなＰｉＮダイオード１００が実現される。
さらに、共ドープにより３量体が形成され、ｎ型ＳｉＣ基板１２中の歪が、高不純物濃度の場合でも緩和される。例えば、１×１０１９ｃｍ−３以上、あるいは、１×１０２０ｃｍ−３以上の高不純物濃度でも、ｎ型ＳｉＣ基板１２中の結晶欠陥発生が抑制される。ｎ型ＳｉＣ基板１２中の結晶欠陥が少ないため、結晶欠陥起因の特性劣化が生じにくい。
よって、例えば、逆バイアス時のリーク電流が低減されたＰｉＮダイオード１００が実現される。あるいは、通電破壊耐性に優れ、Ｖｆ劣化の少ない高耐圧のＰｉＮダイオード１００が実現される。
ｎ型ＳｉＣ基板１２に含有されるｎ型不純物であるＮの濃度は、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。この範囲を下回ると、ｎ型ＳｉＣ基板１２の比抵抗および第２の電極４６とｎ型ＳｉＣ基板１２間のコンタクト抵抗が上昇し、オン抵抗が大きくなりすぎる恐れがあるからである。また、この範囲を超えてｎ型不純物を固溶させることは困難だからである。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｎ型ＳｉＣ基板１２の比抵抗と、第２の電極４６とｎ型ＳｉＣ基板１２間のコンタクト抵抗とを十分低減させる観点から、ｎ型ＳｉＣ基板１２に含有されるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
そして、ｎ型ＳｉＣ基板１２の比抵抗と、第２の電極４６とｎ型ＳｉＣ基板１２間のコンタクト抵抗とを十分低減させる観点から、ｎ型ＳｉＣ基板１２のＡｌ濃度のＮの濃度に対する比（Ａｌ濃度／Ｎ濃度）は、０．４０より大きく０．９５より小さい。また、Ａｌ濃度のＮの濃度に対する比が、０．４５以上０．７５以下であることが望ましい。さらに、０．４７以上０．６０以下であることがより望ましい。
Ａｌ濃度のＮの濃度に対する比は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍｉｃｒｏｐｒｏｂｅ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、Ａｌ、Ｎそれぞれの濃度を求めることで算出可能である。
ｎ型ＳｉＣ基板１２の比抵抗と、第２の電極４６とｎ型ＳｉＣ基板１２間のコンタクト抵抗とを十分低減させる観点から、Ｎのキャリア発生に寄与するドナー準位が４０ｍｅＶ以下であることが望ましい。また、３５ｍｅＶ以下であることがより望ましく、２０ｍｅＶ以下であることが一層望ましい。
Ｎのドナー準位は、例えば、ｎ型ＳｉＣ基板１２のシート抵抗または比抵抗、あるいは第２の電極４６とｎ型ＳｉＣ基板１２間のコンタクト抵抗の活性化エネルギーを測定することで求めることが可能である。
ｎ型ＳｉＣ基板１２の比抵抗と、第２の電極４６とｎ型ＳｉＣ基板１２間のコンタクト抵抗とを十分低減し、低いオン抵抗を実現させる観点から、ｐ型不純物とｎ型不純物の大部分が３量体を形成することが望ましい。したがって、Ａｌの９０％以上がＮの最近接の格子位置にあることが望ましい。Ａｌの９０％以上がＮの最近接の格子位置にあれば、ＡｌとＮの大部分（９０％以上）が３量体を形成しているとみなすことができる。
Ａｌのうち、Ｎの最近接の格子位置にある元素の割合は、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で、ＡｌとＮとの結合状態を分析することにより求めることが可能である。
次に、本実施形態の半導体装置の製造方法の一例について、図１を参照しつつ説明する。
本実施形態の半導体装置の製造方法は、第１と第２の面を有し、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さく、組み合わせを構成する元素Ｄの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板を準備する。そして、第１の面上にＳｉＣ層を形成し、第１の面側に第１の電極を形成し、第２の面上に第２の電極を形成する。
以下、元素ＡがＡｌ、元素ＤがＮである場合を例に説明する。
まず、第１と第２の面を有し、Ａｌ（アルミニウム）とＮ（窒素）を含有し、Ａｌの濃度のＮの濃度に対する比が０．４０より大きく０．９５より小さく、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板１２を準備する。ｎ型ＳｉＣ基板１２は、例えば、高温ＣＶＤ（ＨＴＣＶＤ）法により製造された基板である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
次に、ｎ型ＳｉＣ基板１２の第１の面上にｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４を形成する。ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４の形成は、例えば、ＣＶＤ法を用いたエピタキシャル成長による。
次に、ｎ−ＳｉＣ層１４上に、ｐ型のＳｉＣ層（ｐ＋型ＳｉＣ層）１６を形成する。ｐ型のＳｉＣ層（ｐ＋型ＳｉＣ層）１６形成は、例えば、ＣＶＤ法を用いたエピタキシャル成長による。
次に、ｐ＋型ＳｉＣ層１６上に第１の電極（アノード電極）４４を形成する。第１の電極４４の形成は、例えば、金属膜をスパッタすることにより行う。
次に、ｎ型ＳｉＣ基板１２の第２の面上に第２の電極（カソード電極）４６を形成する。第２の電極４６の形成は、例えば、金属膜をスパッタすることにより行う。
その後、例えば、第１の電極４４と第２の電極４６のコンタクト抵抗を低減するために、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、８００℃〜１０００℃で行われる。
以上の製造方法で、図１に示すＰｉＮダイオード１００が形成される。
本実施形態の製造方法によれば、ＡｌとＮの共ドープがされていることにより結晶欠陥の少ないｎ型ＳｉＣ基板１２上にデバイスが形成される。したがって、デバイス領域への結晶欠陥の伝搬も抑制され、高性能なＰｉＮダイオード１００が製造できる。
また、ＡｌとＮの共ドープにより低抵抗化されたｎ型ＳｉＣ基板１２にデバイスが形成される。したがって、オン抵抗の小さい高性能なＰｉＮダイオード１００が製造できる。
また、ＡｌとＮの共ドープにより低抵抗化されたｎ型ＳｉＣ基板１２にデバイスが形成される。したがって、膜厚の厚い基板であっても共ドープを行わない場合に比較して抵抗が低い。一般に、オン抵抗を低減するために、ウェハ膜厚を薄くする対策をとることが考えられる。もっとも、その場合ウェハ膜厚が薄くなることにより、ウェハハンドリングを犠牲にすることになる。本実施形態によれば、ウェハハンドリングを犠牲にすることなく、ＰｉＮダイオード１００が製造できる。
（第２の実施形態）
本実施形態の半導体装置は、ショットキーバリアダイオード（ＳＢＤ）である。なお、ｐ型不純物とｎ型不純物との共ドープによる作用等は、第１の実施形態と同様であるので、以下、記述を省略する。
図９は、本実施形態の半導体装置を示す模式断面図である。
ショットキーバリアダイオード２００は、第１と第２の面を有するｎ型ＳｉＣ基板（炭化珪素基板）１２を備えている。
このｎ型ＳｉＣ基板１２は、例えば、４Ｈ−ＳｉＣの基板である。そして、ｐ型不純物であるＡｌ（アルミニウム）とｎ型不純物であるＮ（窒素）を含有している。
ｎ型ＳｉＣ基板１２中のＡｌの濃度のＮの濃度に対する比（Ａｌ濃度／Ｎ濃度）は、０．４０より大きく０．９５より小さい。そして、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。ｎ型ＳｉＣ基板１２の膜厚は、例えば、３００μｍ〜７００μｍである。
このＳｉＣ基板１２の第１の面上には、ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５〜２×１０１６ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。ｎ−ＳｉＣ層１４の膜厚は、例えば、５〜５０μｍ程度である。
ｎ−ＳｉＣ層１４上には、ｎ−ＳｉＣ層１４と電気的に接続される導電性の第１の電極（アノード電極）４４を備えている。第１の電極４４は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第１の電極４４はｎ−ＳｉＣ層１４にショットキー接触している。
また、ｎ型ＳｉＣ基板１２の第２の面上には、導電性の第２の電極（カソード電極）４６が形成されている。第２の電極４６は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第２の電極４６はｎ型ＳｉＣ基板１２にオーミック接触している。
次に、本実施形態の半導体装置の製造方法の一例について、図９を参照しつつ説明する。
まず、第１と第２の面を有し、Ａｌ（アルミニウム）とＮ（窒素）を含有し、Ａｌの濃度のＮの濃度に対する比が０．４０より大きく０．９５より小さく、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板１２を準備する。ｎ型ＳｉＣ基板１２は、例えば、高温ＣＶＤ（ＨＴＣＶＤ）法により製造された基板である。
次に、ｎ型ＳｉＣ基板１２の第１の面上にｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４を形成する。ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４の形成は、例えば、ＣＶＤ法を用いたエピタキシャル成長による。
次に、ｎ−ＳｉＣ層１４上に第１の電極（アノード電極）４４を形成する。第１の電極４４の形成は、例えば、金属膜をスパッタすることにより行う。
次に、ｎ型ＳｉＣ基板１２の第２の面上に第２の電極（カソード電極）４６を形成する。第２の電極４６の形成は、例えば、金属膜をスパッタすることにより行う。
その後、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、８００℃〜１０００℃で行われる。
以上の製造方法で、図９に示すショットキーバリアダイオード２００が形成される。
本実施形態おいても、第１の実施形態同様、ｎ型ＳｉＣ基板１２に、ｐ型不純物であるＡｌと、ｎ型不純物であるＮが所望の割合で共ドープされている。したがって、第１の実施形態同様の作用、効果により、高性能なショットキーバリアダイオード２００が実現可能となる。
なお、望ましいｎ型ＳｉＣ基板１２の不純物濃度の範囲、濃度比の範囲、ドナー準位の範囲、Ａｌの格子位置等についても第１の実施形態と同様である。
（第３の実施形態）
本実施形態の半導体装置は、ＰｉＮ／ショットキー混合ダイオード（ＭＰＳ：Ｍｅｒｇｅｄ Ｐｉｎ Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）である。なお、ｐ型不純物とｎ型不純物との共ドープによる作用等は、第１の実施形態と同様であるので、以下、記述を省略する。
図１０は、本実施形態の半導体装置を示す模式断面図である。
ＭＰＳ３００は、第１と第２の面を有するｎ型ＳｉＣ基板（炭化珪素基板）１２を備えている。
このｎ型ＳｉＣ基板１２は、例えば、４Ｈ−ＳｉＣの基板である。そして、ｐ型不純物であるＡｌ（アルミニウム）とｎ型不純物であるＮ（窒素）を含有している。
ｎ型ＳｉＣ基板１２中のＡｌの濃度のＮの濃度に対する比（Ａｌ濃度／Ｎ濃度）は、０．４０より大きく０．９５より小さい。そして、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。ｎ型ＳｉＣ基板１２の膜厚は、例えば、３００μｍ〜７００μｍである。
このＳｉＣ基板１２の第１の面上には、ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５〜２×１０１６ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。ｎ−ＳｉＣ層１４の膜厚は、例えば、５〜５０μｍ程度である。
そして、ｎ−ＳｉＣ層１４の表面に、複数のｐ型のＳｉＣ領域（ｐ＋型ＳｉＣ領域）４０が形成されている。ｐ＋型ＳｉＣ領域４０は、ＭＰＳ３００のオフ時にｎ−ＳｉＣ層１４に空乏層を形成することで、リーク電流を抑制する機能を備える。ｐ＋型ＳｉＣ領域４０の不純物濃度は、例えば、５×１０１８〜５×１０２１ｃｍ−３程度である。ｐ型不純物は、例えば、Ａｌである。ｐ＋型ＳｉＣ領域４０の深さは、例えば、０．５〜１μｍ程度である。
ｎ−ＳｉＣ層１４上およびｐ＋型ＳｉＣ領域４０上には、ｎ−ＳｉＣ層１４およびｐ＋型ＳｉＣ領域４０と電気的に接続される導電性の第１の電極（アノード電極）４４を備えている。第１の電極４４は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第１の電極４４はｎ−ＳｉＣ層１４にショットキー接触している。また、第１の電極４４はｐ＋型ＳｉＣ領域４０にオーミック接触している。
また、ｎ型ＳｉＣ基板１２の第２の面上には、導電性の第２の電極（カソード電極）４６が形成されている。第２の電極４６は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第２の電極４６はｎ型ＳｉＣ基板１２にオーミック接触している。
次に、本実施形態の半導体装置の製造方法の一例について、図１０を参照しつつ説明する。
まず、第１と第２の面を有し、Ａｌ（アルミニウム）とＮ（窒素）を含有し、Ａｌの濃度のＮの濃度に対する比が０．４０より大きく０．９５より小さく、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板１２を準備する。ｎ型ＳｉＣ基板１２は、例えば、高温ＣＶＤ（ＨＴＣＶＤ）法により製造された基板である。
次に、ｎ型ＳｉＣ基板１２の第１の面上にｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４を形成する。ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４の形成は、例えば、ＣＶＤ法を用いたエピタキシャル成長による。
次に、ｎ−ＳｉＣ層１４表面に、ｐ＋型ＳｉＣ領域４０を形成する。ｐ＋型ＳｉＣ領域４０は、例えば、Ａｌのイオン注入により形成される。
次に、ｎ−ＳｉＣ層１４、ｐ＋型ＳｉＣ領域４０上に第１の電極（アノード電極）４４を形成する。第１の電極４４の形成は、例えば、金属膜をスパッタすることにより行う。
次に、ｎ型ＳｉＣ基板１２の第２の面上に第２の電極（カソード電極）４６を形成する。第２の電極４６の形成は、例えば、金属膜をスパッタすることにより行う。
その後、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、８００℃〜１０００℃で行われる。
以上の製造方法で、図１０に示すＭＰＳ３００が形成される。
本実施形態おいても、第１の実施形態同様、ｎ型ＳｉＣ基板１２に、ｐ型不純物であるＡｌと、ｎ型不純物であるＮが所望の割合で共ドープされている。したがって、第１の実施形態同様の作用、効果により、高性能なＭＰＳ３００が実現可能となる。
なお、望ましいｎ型ＳｉＣ基板１２の不純物濃度の範囲、濃度比の範囲、ドナー準位の範囲、Ａｌの格子位置等についても第１の実施形態と同様である。
（第４の実施形態）
本実施形態の半導体装置は、縦型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。なお、ｐ型不純物とｎ型不純物との共ドープによる作用等は、第１の実施形態と同様であるので、以下、記述を省略する。
図１１は、本実施形態の半導体装置を示す模式断面図である。このＭＯＳＦＥＴ４００は、例えば、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
このＭＯＳＦＥＴ４００は、第１と第２の面を有するｎ型ＳｉＣ基板（炭化珪素基板）１２を備えている。図１１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このｎ型ＳｉＣ基板１２は、例えば、４Ｈ−ＳｉＣの基板である。そして、ｐ型不純物であるＡｌ（アルミニウム）とｎ型不純物であるＮ（窒素）を含有している。
ｎ型ＳｉＣ基板１２中のＡｌの濃度のＮの濃度に対する比（Ａｌ濃度／Ｎ濃度）は、０．４０より大きく０．９５より小さい。そして、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。ｎ型ＳｉＣ基板１２の膜厚は、例えば、３００μｍ〜７００μｍである。
このＳｉＣ基板１２の第１の面上には、ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５〜２×１０１６ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。ｎ−ＳｉＣ層１２の膜厚は、例えば、５〜５０μｍ程度である。
ｎ−ＳｉＣ層１４の一部表面には、ｐ型のＳｉＣ領域（ｐウェル領域）１６が形成されている。ｐウェル領域１６のｐ型不純物の不純物濃度は、例えば、５×１０１５〜１×１０１７ｃｍ−３程度である。ｐ型不純物は、例えばＡｌである。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ４００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、ｎ＋型のＳｉＣ領域（ソース領域）１８が形成されている。ソース領域１８のｎ型不純物濃度は、例えば、５×１０１９〜１×１０２１ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、ｐ＋型のＳｉＣ領域（ｐウェルコンタクト領域）２０が形成されている。ｐウェルコンタクト領域２０のｐ型不純物の不純物濃度は、例えば、５×１０１９〜１×１０２１ｃｍ−３程度である。ｐ型不純物は、例えばＡｌである。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ｎ−ＳｉＣ層１４およびｐウェル領域１６の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えばＳｉＯ２膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。
ゲート電極下のソース領域１８とｎ−ＳｉＣ層１４とに挟まれるｐウェル領域１６がＭＯＳＦＥＴ４００のチャネル領域として機能する。
そして、ソース領域１８およびｐウェルコンタクト領域２０と電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４を備えている。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第１の電極２４はソース領域１８、ｐウェルコンタクト領域２０にオーミック接触している。
また、ｎ型ＳｉＣ基板１２の第２の面上には、導電性の第２の電極（ドレイン電極）３６が形成されている。第２の電極（ドレイン電極）３６は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第２の電極３６はｎ型ＳｉＣ基板１２にオーミック接触している。
次に、本実施形態の半導体装置の製造方法の一例について、図１１を参照しつつ説明する。
まず、第１と第２の面を有し、Ａｌ（アルミニウム）とＮ（窒素）を含有し、Ａｌの濃度のＮの濃度に対する比が０．４０より大きく０．９５より小さく、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板１２を準備する。ｎ型ＳｉＣ基板１２は、例えば、高温ＣＶＤ（ＨＴＣＶＤ）法により製造された基板である。
次に、ｎ型ＳｉＣ基板１２の第１の面上にｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４を形成する。ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４の形成は、例えば、ＣＶＤ法によるエピタキシャル成長による。
次に、ｎ−ＳｉＣ層１４の表面に、ｐ型のＳｉＣ領域（ｐウェル領域）１６を形成する。ｐウェル領域１６は、例えば、Ａｌのイオン注入により形成される。
次に、ｐウェル領域１６の一部表面に、ソース領域１８を形成する。ｎ＋型のソース領域１８は、例えば、Ｎのイオン注入により形成される。
次に、ｐウェル領域１６の一部表面のソース領域１８の側方に、ｐ＋型のｐウェルコンタクト領域２０を形成する。ｐウェルコンタクト領域２０は、例えば、Ａｌのイオン注入により形成される。
次に、ｎ−ＳｉＣ層１４およびｐウェル領域１６の表面に連続的に、ゲート絶縁膜２８を形成する。ゲート絶縁膜２８は、例えば、ＣＶＤ法により形成される。
次に、ゲート絶縁膜２８上に公知のプロセスを用いて、ゲート電極３０および層間絶縁膜３２を形成する。
次に、ソース領域１８、ｐウェルコンタクト領域２０上に第１の電極（ソース・ｐウェル共通電極）２４を形成する。第１の電極２４の形成は、例えば、金属膜をスパッタすることにより行う。
次に、ｎ型ＳｉＣ基板１２の第２の面上に第２の電極（ドレイン電極）３６を形成する。第２の電極３６の形成は、例えば、金属膜をスパッタすることにより行う。
その後、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、８００℃〜１０００℃で行われる。
以上の製造方法で、図１１に示すＭＯＳＦＥＴ４００が形成される。
本実施形態おいても、第１の実施形態同様、ｎ型ＳｉＣ基板１２に、ｐ型不純物であるＡｌと、ｎ型不純物であるＮが所望の割合で共ドープされている。したがって、第１の実施形態同様の作用、効果により、高性能なＭＯＳＦＥＴ４００が実現可能となる。
なお、望ましいｎ型ＳｉＣ基板１２の不純物濃度の範囲、濃度比の範囲、ドナー準位の範囲、Ａｌの格子位置等についても第１の実施形態と同様である。
（第５の実施形態）
本実施形態の半導体装置は、第１と第２の面を有し、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さく、組み合わせを構成する元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｐ型ＳｉＣ基板と、第１の面上に設けられたＳｉＣ層と、第１の面側に設けられた第１の電極と、第２の面上に設けられた第２の電極と、を備える。
例えば、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）の第１の組み合わせの場合、元素Ａが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）から選ばれる１種の元素であってもかまわない。また、Ａｌ（元素Ａ１）とＧａ（元素Ａ２）等の２種の元素、あるいは、Ａｌ（元素Ａ１）、Ｇａ（元素Ａ２）、Ｉｎ（元素Ａ３）の３種の元素で構成されていてもかまわない。複数の元素の場合、２種または３種の元素をあわせて組み合わせを構成する元素Ａと考え、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件が充足されれば良い。
また、第１の組み合わせと第２の組み合わせの両者が共存することも可能である。しかし、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件は、すくなくとも、第１の組み合わせ、第２の組み合わせのいずれか一方を構成する元素で充足されなければならない。いいかえれば、第１の組み合わせと第２の組み合わせは、個別に元素比、元素濃度を満たさなければならない。これは、第１の組み合わせの不純物と第２の組み合わせの不純物の間では、後に詳述する３量体が形成されないためである。
例えば、Ａｌが１×１０１８ｃｍ−３、Ｇａが１×１０１８ｃｍ−３、Ｎが１×１０１８ｃｍ−３の場合、Ｎ／（Ａｌ＋Ｇａ）＝０．５で、Ａｌ＋Ｇａが２×１０１８ｃｍ−３であるので元素比、濃度ともに実施形態の範囲内である。
また、例えば、Ｂが４×１０１８ｃｍ−３、Ｐが１×１０１８ｃｍ−３、Ｎが１×１０１８ｃｍ−３の場合、第２の組み合わせであるＢとＰのみに着目する。すると、Ｐ／Ｂ＝０．２５となり元素比を充足せず、実施形態の範囲外である。
また、例えば、Ａｌが５×１０１７ｃｍ−３、Ｂが５×１０１７ｃｍ−３、Ｎが２．５×１０１７ｃｍ−３、Ｐが２．５×１０１７ｃｍ−３の場合、第１の組み合わせで見ると、Ｎ／Ａｌ＝０．５で比の条件は満たすが、Ａｌの濃度が１×１０１８ｃｍ−３未満である。第２の組み合わせで見ると、Ｐ／Ｂ＝０．５で比の条件は満たすが、Ｂの濃度が１×１０１８ｃｍ−３未満である。したがって、第１および第２の組み合わせがいずれも個別に元素比、元素濃度を充足しないので、実施形態の範囲外である。
なお、本実施形態は、ｐ型不純物やｎ型不純物として上記例示した以外の元素が含有されることを排除するものではない。以下、元素ＡがＡｌ（アルミニウム）、元素ＤがＮ（窒素）である場合を例に説明する。
本実施形態の半導体装置は、縦型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。なお、ｐ型不純物とｎ型不純物との共ドープによる作用等は、第１の実施形態と同様であるので、以下、記述を省略する。
図１２は、本実施形態の半導体装置を示す模式断面図である。
このＩＧＢＴ５００は、第１と第２の面を有するｐ型ＳｉＣ基板（炭化珪素基板）１０を備えている。図１２においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このｐ型ＳｉＣ基板５２は、例えば、４Ｈ−ＳｉＣの基板である。そして、ｐ型不純物であるＡｌ（アルミニウム）とｎ型不純物であるＮ（窒素）を含有している。
ｐ型ＳｉＣ基板５２中のＮの濃度のＡｌの濃度に対する比（Ｎ濃度／Ａｌ濃度）は、０．３３より大きく１．０より小さい。そして、Ａｌの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。Ａｌの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。ｐ型ＳｉＣ基板５２の膜厚は、例えば、３００μｍ〜７００μｍである。
このｐ型ＳｉＣ基板５２の第１の面上には、ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４のｎ型不純物の不純物濃度はｐ型ＳｉＣ基板５２のｐ型不純物濃度より低く、例えば、５×１０１５〜２×１０１６ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。ｎ−ＳｉＣ層１２の膜厚は、例えば、５〜５０μｍ程度である。
ｎ−ＳｉＣ層１４の一部表面には、ｐ型のＳｉＣ領域（第１のエミッタ領域）１６が形成されている。第１のエミッタ領域１６のｐ型不純物の不純物濃度は、例えば、５×１０１５〜１×１０１７ｃｍ−３程度である。ｐ型不純物は、例えばＡｌである。第１のエミッタ領域１６の深さは、例えば０．６μｍ程度である。第１のエミッタ領域１６は、ＩＧＢＴ５００のチャネル領域として機能する。
第１のエミッタ領域１６の一部表面には、ｎ＋型のＳｉＣ領域（第２のエミッタ領域）１８が形成されている。第２のエミッタ領域１８のｎ型不純物濃度は、例えば、５×１０１９〜１×１０２１ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。第２のエミッタ領域１８の深さは、第１のエミッタ領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、第１のエミッタ領域１６の一部表面であって、第２のエミッタ領域１８の側方に、ｐ＋型のＳｉＣ領域（エミッタコンタクト領域）２０が形成されている。エミッタコンタクト領域２０のｐ型不純物の不純物濃度は、例えば、５×１０１９〜１×１０２１ｃｍ−３程度である。ｐ型不純物は、例えばＡｌである。エミッタコンタクト領域２０の深さは、第１のエミッタ領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ｎ−ＳｉＣ層１４および第１のエミッタ領域１６の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えばＳｉＯ２膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。
ゲート電極下の第２のエミッタ領域１８とｎ−ＳｉＣ層１４とに挟まれる第１のエミッタ領域１６がＩＧＢＴ５００のチャネル領域として機能する。
そして、第２のエミッタ領域１８と、エミッタコンタクト領域２０とに電気的に接続される導電性の第１の電極（エミッタ電極）２４を備えている。第１の電極（エミッタ電極）２４は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第１の電極２４は第２のエミッタ領域１８と、エミッタコンタクト領域２０にオーミック接触している。
また、ｐ型ＳｉＣ基板５２の第２の面上には、導電性の第２の電極（コレクタ電極）３６が形成されている。第２の電極（コレクタ電極）３６は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第２の電極３６はｐ型ＳｉＣ基板５２にオーミック接触している。
本実施形態のＩＧＢＴ５００では、ｐ型ＳｉＣ基板５２に、ｐ型不純物であるＡｌと、ｎ型不純物であるＮが所望の割合で共ドープされている。これにより、ｐ型ＳｉＣ基板５２の比抵抗が、共ドープされない場合に比較して低減される。また、第２の電極３６とｐ型ＳｉＣ基板５２間のコンタクト抵抗も、共ドープされない場合に比較して低減される。したがって、オン抵抗が小さくなり、オン電流の大きなＩＧＢＴ５００が実現される。
さらに、共ドープにより３量体が形成され、ｐ型ＳｉＣ基板５２中の歪が、高不純物濃度の場合でも緩和される。例えば、１×１０１９ｃｍ−３以上、あるいは、１×１０２０ｃｍ−３以上の高不純物濃度でも、ｐ型ＳｉＣ基板５２中の結晶欠陥発生が抑制される。ｐ型ＳｉＣ基板５２中の結晶欠陥が少ないため、結晶欠陥起因の特性劣化が生じにくい。
よって、例えば、オフ時のリーク電流が低減されたＩＧＢＴ５００が実現される。あるいは、通電破壊耐性に優れ、高耐圧のＩＧＢＴ５００が実現される。
ｐ型ＳｉＣ基板５２に含有されるｎ型不純物であるＡｌの濃度は、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。この範囲を下回ると、ｐ型ＳｉＣ基板５２の比抵抗および第２の電極３６とｐ型ＳｉＣ基板５２間のコンタクト抵抗が上昇し、オン抵抗が大きくなりすぎる恐れがあるからである。また、この範囲を超えてｐ型不純物を固溶させることは困難だからである。
ｐ型ＳｉＣ基板５２の比抵抗と、第２の電極３６とｐ型ＳｉＣ基板５２間のコンタクト抵抗とを十分低減させる観点から、ｐ型ＳｉＣ基板５２に含有されるｐ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
ｐ型ＳｉＣ基板５２の比抵抗と、第２の電極３６とｐ型ＳｉＣ基板５２間のコンタクト抵抗とを十分低減させる観点から、ｐ型ＳｉＣ基板５２のＮ濃度のＡｌの濃度に対する比（Ｎ濃度／Ａｌ濃度）は、０．３３より大きく１．０より小さい。また、Ｎ濃度のＡｌの濃度に対する比が、０．４０より大きく０．９５より小さいことが望ましい。そして、０．４５以上０．７５以下であるがより望ましい。さらに、０．４７以上０．６０以下であることが一層望ましい。
Ｎ濃度のＡｌの濃度に対する比に対する比は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍｉｃｒｏｐｒｏｂｅ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、Ｎ、Ａｌそれぞれの濃度を求めることで算出可能である。
ｐ型ＳｉＣ基板５２の比抵抗と、第２の電極３６とｐ型ＳｉＣ基板５２間のコンタクト抵抗とを十分低減させる観点から、Ａｌのキャリア発生に寄与するドナー準位が１５０ｍｅＶ以下であることが望ましい。また、１００ｍｅＶ以下であることがより望ましく、４０ｍｅＶ以下であることが一層望ましい。
Ａｌのアクセプタ準位は、例えば、ｐ型ＳｉＣ基板５２のシート抵抗または比抵抗、あるいは第２の電極３６とｐ型ＳｉＣ基板５２間のコンタクト抵抗の活性化エネルギーを測定することで求めることが可能である。
ｐ型ＳｉＣ基板５２の比抵抗と、第２の電極３６とｐ型ＳｉＣ基板５２間のコンタクト抵抗とを十分低減し、低いオン抵抗を実現させる観点から、ｐ型不純物とｎ型不純物の大部分が３量体を形成することが望ましい。したがって、Ｎの９０％以上がＡｌの最近接の格子位置にあることが望ましい。Ｎの９０％以上がＡｌの最近接の格子位置にあれば、ＮとＡｌの大部分（９０％以上）が３量体を形成しているとみなすことができる。
Ｎのうち、Ａｌの最近接の格子位置にある元素の割合は、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で、ＮとＡｌとの結合状態を分析することにより求めることが可能である。
次に、本実施形態の半導体装置の製造方法の一例について、図１２を参照しつつ説明する。
本実施形態の半導体装置の製造方法は、第１と第２の面を有し、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さく、組み合わせを構成する元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｐ型ＳｉＣ基板を準備する。そして、第１の面上にＳｉＣ層を形成し、第１の面側に第１の電極を形成し、第２の面上に第２の電極を形成する。
以下、元素ＡがＡｌ、元素ＤがＮである場合を例に説明する。
まず、第１と第２の面を有し、Ｎ（窒素）とＡｌ（アルミニウム）を含有し、Ｎの濃度のＡｌの濃度に対する比が０．３３より大きく１．０より小さく、Ａｌの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｐ型ＳｉＣ基板５２を準備する。ｐ型ＳｉＣ基板５２は、例えば、高温ＣＶＤ（ＨＴＣＶＤ）法により製造された基板である。
次に、ｐ型ＳｉＣ基板５２の第１の面上にｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４を形成する。ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４の形成は、例えば、ＣＶＤ法によるエピタキシャル成長による。
次に、ｎ−ＳｉＣ層１４の表面に、ｐ型のＳｉＣ領域（第１のエミッタ領域）１６を形成する。第１のエミッタ領域１６は、例えば、Ａｌのイオン注入により形成される。
次に、第１のエミッタ領域１６の一部表面に、第２のエミッタ領域１８を形成する。ｎ＋型の第２のエミッタ領域１８は、例えば、Ｎのイオン注入により形成される。
次に、第１のエミッタ領域１６の一部表面の第２のエミッタ領域１８の側方に、ｐ＋型のエミッタコンタクト領域２０を形成する。エミッタコンタクト領域２０は、例えば、Ａｌのイオン注入により形成される。
次に、ｎ−ＳｉＣ層１４および第１のエミッタ領域１６の表面に連続的に、ゲート絶縁膜２８を形成する。ゲート絶縁膜２８は、例えば、ＣＶＤ法により形成される。
次に、ゲート絶縁膜２８上に公知のプロセスを用いて、ゲート電極３０および層間絶縁膜３２を形成する。
次に、第２のエミッタ領域１８、エミッタコンタクト領域２０上に第１の電極（エミッタ電極）２４を形成する。第１の電極２４の形成は、例えば、金属膜をスパッタすることにより行う。
次に、ｐ型ＳｉＣ基板５２の第２の面上に第２の電極（コレクタ電極）３６を形成する。第２の電極３６の形成は、例えば、金属膜をスパッタすることにより行う。
その後、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、８００℃〜１０００℃で行われる。
以上の製造方法で、図１２に示すＩＧＢＴ５００が形成される。
本実施形態の製造方法によれば、ＡｌとＮの共ドープにより結晶欠陥の少ないｐ型ＳｉＣ基板５２上にデバイスが形成される。したがって、素子領域への結晶欠陥の伝搬も抑制され、高性能なＩＧＢＴ５００が製造できる。
また、ＡｌとＮの共ドープにより低抵抗化されたｐ型ＳｉＣ基板５２にデバイスが形成される。したがって、オン抵抗の小さい高性能なＩＧＢＴ５００が製造できる。
また、ＡｌとＮの共ドープにより低抵抗化されたｐ型ＳｉＣ基板５２にデバイスが形成される。したがって、膜厚の厚い基板であっても共ドープを行わない場合に比較して抵抗が低い。一般に、オン抵抗を低減するために、ウェハ膜厚を薄くする対策をとることが考えらえる。もっとも、その場合ウェハ膜厚が薄くなることによりウェハハンドリングを犠牲にすることになる。本実施形態によれば、ウェハハンドリングを犠牲にすることなく、ＩＧＢＴ５００が製造できる。
（第６の実施形態）
本実施形態の半導体装置は、縦型のＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。なお、ｐ型不純物とｎ型不純物との共ドープによる作用等は、第１の実施形態と同様であるので、以下、記述を省略する。
図１３は、本実施形態の半導体装置を示す模式断面図である。
このＪＦＥＴ６００は、第１と第２の面を有するｎ型ＳｉＣ基板（炭化珪素基板）１２を備えている。図１３においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このｎ型ＳｉＣ基板１２は、例えば、４Ｈ−ＳｉＣの基板である。そして、ｐ型不純物であるＡｌ（アルミニウム）とｎ型不純物であるＮ（窒素）を含有している。
ｎ型ＳｉＣ基板１２中のＡｌの濃度のＮの濃度に対する比（Ａｌ濃度／Ｎ濃度）は、０．４０より大きく０．９５より小さい。そして、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。ｎ型ＳｉＣ基板１２の膜厚は、例えば、３００μｍ〜７００μｍである。
このＳｉＣ基板１２の第１の面上には、ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５〜２×１０１６ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。ｎ−ＳｉＣ層１２の膜厚は、例えば、５〜５０μｍ程度である。
ｎ−ＳｉＣ層１４の一部表面には、ｐ型のＳｉＣ領域（ゲート領域）１６が形成されている。ゲート領域１６のｐ型不純物の不純物濃度は、例えば、５×１０１５〜１×１０１７ｃｍ−３程度である。ｐ型不純物は、例えばＡｌである。ゲート領域１６の深さは、例えば０．６μｍ程度である。ゲート領域１６は、印加電圧が変化することによりｎ−ＳｉＣ層１４に伸びる空乏層を制御し、ＪＦＥＴ６００の電流を制御する領域として機能する。
ｎ−ＳｉＣ層１４の表面には、ゲート領域１６に挟まれてｎ＋型のＳｉＣ領域（ソース領域）１８が形成されている。ソース領域１８のｎ型不純物濃度は、例えば、５×１０１９〜１×１０２１ｃｍ−３程度である。ｎ型不純物は、例えば、Ｎである。ソース領域１８の深さは、ゲート領域１６の深さよりも浅く、例えば０．３μｍ程度である。
そして、ソース領域１８と電気的に接続される導電性の第１の電極（ソース電極）２４を備えている。第１の電極（ソース電極）２４は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第１の電極２４はソース領域１８にオーミック接触している。
また、ｎ型ＳｉＣ基板１２の第２の面上には、導電性の第２の電極（ドレイン電極）３６が形成されている。第２の電極（ドレイン電極）３６は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第２の電極３６はｎ型ＳｉＣ基板１２にオーミック接触している。
そして、ゲート領域１６と電気的に接続される導電性の第３の電極（ゲート電極）６６を備えている。第３の電極（ゲート電極）６６は、例えば、Ｔｉ（チタン）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）等の金属または金属化合物で形成される。第３の電極６４はゲート領域６４にオーミック接触している。
次に、本実施形態の半導体装置の製造方法の一例について、図１３を参照しつつ説明する。
まず、第１と第２の面を有し、Ａｌ（アルミニウム）とＮ（窒素）を含有し、Ａｌの濃度のＮの濃度に対する比が０．４０より大きく０．９５より小さく、Ｎの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板１２を準備する。ｎ型ＳｉＣ基板１２は、例えば、高温ＣＶＤ（ＨＴＣＶＤ）法により製造された基板である。
次に、ｎ型ＳｉＣ基板１２の第１の面上にｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４を形成する。ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４の形成は、例えば、ＣＶＤ法によるエピタキシャル成長による。
次に、ｎ−ＳｉＣ層１４の表面に、ｐ型のＳｉＣ領域（ゲート領域）１６を形成する。ゲート領域１６は、例えば、Ａｌのイオン注入により形成される。
次に、ｎ−ＳｉＣ層１４の一部表面に、ソース領域１８を形成する。ｎ＋型のソース領域１８は、例えば、Ｎのイオン注入により形成される。
次に、ソース領域１８上に第１の電極（ソース電極）２４を形成する。第１の電極２４の形成は、例えば、金属膜をスパッタすることにより行う。
次に、ｎ型ＳｉＣ基板１２の第２の面上に第２の電極（ドレイン電極）３６を形成する。第２の電極３６の形成は、例えば、金属膜をスパッタすることにより行う。
さらに、ゲート領域１６上に第３の電極（ゲート電極）６６を形成する。第３の電極６４の形成は、例えば、金属膜をスパッタすることにより行う。
その後、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、８００℃〜１０００℃で行われる。
以上の製造方法で、図１３に示すＪＦＥＴ６００が形成される。
本実施形態おいても、第１の実施形態同様、ｎ型ＳｉＣ基板１２に、ｐ型不純物であるＡｌと、ｎ型不純物であるＮが所望の割合で共ドープされている。したがって、第１の実施形態同様の作用、効果により、高性能なＪＦＥＴ６００が実現可能となる。
なお、望ましいｎ型ＳｉＣ基板１２の不純物濃度の範囲、濃度比の範囲、ドナー準位の範囲、Ａｌの格子位置等についても第１の実施形態と同様である。
以上、実施形態では、ＳｉＣ（炭化珪素）の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣに適用することも可能である。
また、実施形態では、ｐ型不純物とｎ型不純物の組み合わせとして、Ａｌ（アルミニウム）とＮ（窒素）の組み合わせの場合を例に説明したが、この組み合わせに限らず、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の組み合わせであれば、同様の効果を得ることが可能である。
また、実施形態において、ｎ型不純物は、例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
また、第１ないし第６の実施形態において、ＳｉＣ基板、ＳｉＣ層、ＳｉＣ領域等の導電型を逆にした構造の半導体装置も、本発明の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ ｎ型ＳｉＣ基板
１４ ＳｉＣ層
２４ 第１の電極（ソース電極）
３６ 第２の電極（ドレイン電極）
４４ 第１の電極（アノード電極）
４６ 第２の電極（カソード電極）
５２ ｐ型ＳｉＣ基板
１００ ＰｉＮダイオード
２００ ショットキーバリアダイオード
３００ ＰｉＮ／ショットキー混合ダイオード
４００ ＭＯＳＦＥＴ
５００ ＩＧＢＴ
６００ ＪＦＥＴ

Claims (8)

  1. 第１と第２の面を有し、ｐ型不純物とｎ型不純物を含有し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、前記組み合わせを構成する前記元素Ａの濃度の前記元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さく、前記組み合わせを構成する前記元素Ｄの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板と、
    前記第１の面上に設けられたＳｉＣ層と、
    前記第１の面側に設けられた第１の電極と、
    前記第２の面上に設けられた第２の電極と、を備える半導体装置。
  2. 前記元素Ａの濃度の前記元素Ｄの濃度に対する比が、０．４５以上０．７５以下である請求項１記載の半導体装置。
  3. 前記元素Ｄの濃度が１×１０１９ｃｍ−３以上である請求項１または請求項２記載の半導体装置。
  4. 前記元素Ｄと前記元素Ａの３量体のドナー準位が４０ｍｅＶ以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記元素Ａの９０％以上が前記元素Ｄの最近接の格子位置にある請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 第１と第２の面を有し、ｐ型不純物とｎ型不純物を含有し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、前記組み合わせを構成する前記元素Ａの濃度の前記元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さく、前記組み合わせを構成する前記元素Ｄの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｎ型ＳｉＣ基板を準備し、
    前記第１の面上にＳｉＣ層を形成し、
    前記第１の面側に第１の電極を形成し、
    前記第２の面上に第２の電極を形成する半導体装置の製造方法。
  7. 前記元素Ａの濃度の前記元素Ｄの濃度に対する比が、０．４５以上０．７５以下である請求項６記載の半導体装置の製造方法。
  8. 前記元素Ｄの濃度が１×１０１９ｃｍ−３以上である請求項６または請求項７記載の半導体装置の製造方法。

JP2013059831A 2013-03-22 2013-03-22 半導体装置およびその製造方法 Active JP6239250B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013059831A JP6239250B2 (ja) 2013-03-22 2013-03-22 半導体装置およびその製造方法
CN201410076369.0A CN104064586B (zh) 2013-03-22 2014-03-04 半导体装置及其制造方法
US14/205,964 US9171908B2 (en) 2013-03-22 2014-03-12 SiC semiconductor device and method of manufacturing the same
US14/855,669 US9412823B2 (en) 2013-03-22 2015-09-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059831A JP6239250B2 (ja) 2013-03-22 2013-03-22 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017164181A Division JP6400809B2 (ja) 2017-08-29 2017-08-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2014187114A JP2014187114A (ja) 2014-10-02
JP6239250B2 true JP6239250B2 (ja) 2017-11-29

Family

ID=51552220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059831A Active JP6239250B2 (ja) 2013-03-22 2013-03-22 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US9171908B2 (ja)
JP (1) JP6239250B2 (ja)
CN (1) CN104064586B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711660B2 (en) * 2014-03-13 2017-07-18 Infineon Technologies Ag JFET and method of manufacturing thereof
JP6478884B2 (ja) * 2015-09-11 2019-03-06 株式会社東芝 半導体装置
JP6624868B2 (ja) * 2015-09-29 2019-12-25 昭和電工株式会社 ｐ型低抵抗率炭化珪素単結晶基板
DE112016002106T5 (de) * 2015-12-18 2018-03-08 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP2018101721A (ja) * 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
CN107957299B (zh) * 2017-11-27 2019-12-27 电子科技大学 一种碳化硅线性温度传感器及其测温方法和制造方法
JP7155759B2 (ja) * 2018-08-27 2022-10-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN113169123A (zh) * 2019-05-16 2021-07-23 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7376880B2 (ja) * 2020-07-29 2023-11-09 富士電機株式会社 炭化珪素半導体装置
JP7183358B1 (ja) * 2021-08-04 2022-12-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004205B2 (ja) 2000-03-23 2007-11-07 独立行政法人科学技術振興機構 低抵抗ｐ型ＳｒＴｉＯ３の製造方法
ATE341836T1 (de) * 2000-05-31 2006-10-15 Matsushita Electric Ind Co Ltd Misfet
CN100544026C (zh) * 2002-12-20 2009-09-23 克里公司 碳化硅功率mos场效应晶体管及制造方法
US6986112B2 (en) * 2003-07-28 2006-01-10 Lsi Logic Corporation Method of mapping logic failures in an integrated circuit die
JP2007320790A (ja) * 2006-05-30 2007-12-13 Nippon Steel Corp 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット及び炭化珪素単結晶基板
JP2008004726A (ja) 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2009130266A (ja) 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP4469396B2 (ja) 2008-01-15 2010-05-26 新日本製鐵株式会社 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
DE102008063129B4 (de) * 2008-12-24 2013-05-16 Sicrystal Ag Herstellungsverfahren für einen codotierten SiC-Volumeneinkristall und hochohmiges SiC-Substrat
JP2011093771A (ja) 2009-11-02 2011-05-12 Bridgestone Corp 炭化ケイ素単結晶、炭化ケイ素単結晶基板、および炭化ケイ素単結晶の製造方法
JP5212343B2 (ja) 2009-12-08 2013-06-19 新日鐵住金株式会社 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP5839315B2 (ja) 2010-07-30 2016-01-06 株式会社デンソー 炭化珪素単結晶およびその製造方法
JP5284389B2 (ja) * 2011-03-07 2013-09-11 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2014187114A (ja) 2014-10-02
US9412823B2 (en) 2016-08-09
US20160005820A1 (en) 2016-01-07
US9171908B2 (en) 2015-10-27
CN104064586B (zh) 2018-03-09
CN104064586A (zh) 2014-09-24
US20140284623A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
JP6239250B2 (ja) 半導体装置およびその製造方法
JP6219045B2 (ja) 半導体装置およびその製造方法
JP6230323B2 (ja) 半導体装置
JP6219044B2 (ja) 半導体装置およびその製造方法
JP6271356B2 (ja) 半導体装置の製造方法
JP6419414B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
JP6168806B2 (ja) 半導体装置
JP2015061001A (ja) 半導体装置の製造方法
JP6289952B2 (ja) ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP2014045167A (ja) 半導体装置及びその製造方法
JP2018026562A (ja) 半導体装置および半導体装置の製造方法
JP2018022852A (ja) 半導体装置およびその製造方法
JP6189131B2 (ja) 半導体装置およびその製造方法
JP2019068011A (ja) 半導体装置
WO2022025010A1 (ja) 炭化珪素半導体装置
JP2017055001A (ja) 半導体装置
JP6400809B2 (ja) 半導体装置
JP6567601B2 (ja) 半導体装置
JP2012199522A (ja) 半導体整流素子
JP6277902B2 (ja) 半導体装置及び半導体装置の製造方法
JP6270938B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170829

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171101

R151 Written notification of patent or utility model registration

Ref document number: 6239250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151