WO2018096684A1 - 半導体ウエハ、半導体チップ、および半導体装置の製造方法 - Google Patents

半導体ウエハ、半導体チップ、および半導体装置の製造方法 Download PDF

Info

Publication number
WO2018096684A1
WO2018096684A1 PCT/JP2016/085223 JP2016085223W WO2018096684A1 WO 2018096684 A1 WO2018096684 A1 WO 2018096684A1 JP 2016085223 W JP2016085223 W JP 2016085223W WO 2018096684 A1 WO2018096684 A1 WO 2018096684A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier concentration
transition layer
layer
concentration transition
silicon carbide
Prior art date
Application number
PCT/JP2016/085223
Other languages
English (en)
French (fr)
Inventor
健一 ▲濱▼野
彰仁 大野
卓真 溝部
雅 酒井
泰広 木村
陽一郎 三谷
孝 金澤
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112016007482.4T priority Critical patent/DE112016007482B4/de
Priority to JP2018552377A priority patent/JP6743905B2/ja
Priority to PCT/JP2016/085223 priority patent/WO2018096684A1/ja
Priority to CN201680091075.2A priority patent/CN109996908B/zh
Priority to US16/316,120 priority patent/US10707075B2/en
Publication of WO2018096684A1 publication Critical patent/WO2018096684A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Definitions

  • the present invention relates to a semiconductor wafer, a semiconductor chip, and a method for manufacturing a semiconductor device.
  • Silicon carbide is expected as a next-generation power semiconductor material.
  • the epitaxial layer grown on the silicon carbide substrate includes a drift layer that becomes a breakdown voltage holding layer of the power device.
  • a carrier concentration of the order of 10 18 to 10 19 cm ⁇ 3 is common.
  • the carrier concentration of the drift layer is on the order of 10 15 to 10 16 cm ⁇ 3 . Therefore, for power device applications, the carrier concentration of the silicon carbide substrate is usually about 10 to 1000 times higher than the carrier concentration of the drift layer.
  • the lattice constant of silicon carbide depends on the carrier concentration. Specifically, the higher the carrier concentration, the smaller the lattice constant.
  • a technique is known in which a buffer layer is epitaxially grown on a silicon carbide substrate and then a drift layer is epitaxially grown on the buffer layer.
  • a buffer layer having an intermediate carrier concentration can be provided between the silicon carbide substrate and the drift layer.
  • paragraph 0050 of Japanese Patent Application Laid-Open No. 2000-319099 discloses a technique for changing the carrier concentration of the buffer layer in a stepped manner, or providing the carrier concentration of the buffer layer with a continuous and linear inclination. It is disclosed.
  • the FT-IR method is often used for controlling the film thickness of the epitaxial layer.
  • the FT-IR method is an abbreviation for reflection interference analysis using a Fourier transform infrared spectrophotometer.
  • the principle of the FT-IR method is to measure the film thickness by using the fact that infrared reflection is obtained at the interface between two substances when there is a difference in refractive index between the two substances. .
  • a certain difference in refractive index is required at the interface between the layer immediately below the epitaxial layer and the epitaxial layer.
  • a buffer layer having a stepped carrier concentration gradient described in Japanese Unexamined Patent Publication No. 2000-319099.
  • the carrier concentration changes discontinuously, there is a fear that the transition and crystal defects at the interface between the buffer layer and the silicon carbide substrate cannot be sufficiently suppressed.
  • the buffer layer having the stepped carrier concentration gradient it is necessary to interrupt the crystal growth or to switch the gas steeply. As a result, there is a problem that crystal defects in the buffer layer increase due to generation of turbulent flow accompanying gas switching.
  • the present invention was made to solve the above-described problems, and improved semiconductor wafers, semiconductor chips, and semiconductor device manufacturing methods that can achieve both accurate film thickness management and good crystallinity.
  • the purpose is to provide.
  • a semiconductor wafer according to the present invention is provided on a silicon carbide substrate having a uniform first carrier concentration in a thickness direction, a carrier concentration transition layer provided on the silicon carbide substrate, and on the carrier concentration transition layer. And an epitaxial layer having a uniform second carrier concentration in the thickness direction, wherein the second carrier concentration is lower than the first carrier concentration.
  • the carrier concentration of the carrier concentration transition layer has a concentration gradient in the thickness direction. The concentration gradient is such that the carrier concentration continuously decreases as the film thickness increases from the interface between the layer immediately below the carrier concentration transition layer and the carrier concentration transition layer, and the carrier concentration transition layer As the film thickness increases, the carrier concentration decreases at a small decrease rate.
  • the film thickness ratio is obtained by dividing the thickness direction position of the carrier concentration transition layer by the film thickness of the carrier concentration transition layer, and X is a variable having a domain of 0 ⁇ X ⁇ 1.
  • Y is a carrier concentration ratio in the carrier concentration transition layer.
  • a semiconductor chip according to the present invention is provided on a silicon carbide substrate having a uniform first carrier concentration in the thickness direction, a carrier concentration transition layer provided on the silicon carbide substrate, and on the carrier concentration transition layer. And an epitaxial layer having a uniform second carrier concentration in the thickness direction, wherein the second carrier concentration is lower than the first carrier concentration.
  • the carrier concentration of the carrier concentration transition layer of the semiconductor chip according to the present invention is such that the concentration falls within the concentration range sandwiched between the equation (a1) and the equation (a2) that is the same as that of the semiconductor wafer according to the invention. Has a gradient.
  • a method for manufacturing a semiconductor device includes: a first step of preparing a silicon carbide substrate having a uniform first carrier concentration in the thickness direction; and supplying a growth gas and a dopant gas, A second step of providing a carrier concentration transition layer thereon; and an epitaxial layer having a uniform second carrier concentration in the thickness direction on the carrier concentration transition layer, wherein the second carrier concentration is lower than the first carrier concentration. And a third step of providing a layer. In the second step, the flow rates of the growth gas and the dopant gas are controlled so that the carrier concentration of the carrier concentration transition layer has a concentration gradient in the thickness direction.
  • the concentration gradient is such that the carrier concentration continuously decreases as the film thickness increases from the interface between the layer immediately below the carrier concentration transition layer and the carrier concentration transition layer, and the carrier concentration transition layer As the film thickness increases, the carrier concentration decreases at a small decrease rate.
  • X be the film thickness ratio in the carrier concentration transition layer. The film thickness ratio is obtained by dividing the thickness during the growth of the carrier concentration transition layer after the start of the growth of the carrier concentration transition layer by the thickness design value of the carrier concentration transition layer, and X is 0 ⁇ X A variable having a domain of ⁇ 1.
  • Y is a carrier concentration ratio in the carrier concentration transition layer.
  • the second step has a concentration gradient in which the carrier concentration of the carrier concentration transition layer falls within the concentration range.
  • the carrier concentration of the carrier concentration transition layer is within the appropriate range in relation to the layer immediately below the carrier concentration transition layer, both accurate film thickness management and good crystallinity are compatible. Can be made.
  • FIG. 1 is a perspective view showing a silicon carbide wafer 100 according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of silicon carbide wafer 100 according to the embodiment of the present invention.
  • FIG. 2 shows a surface of silicon carbide wafer 100 cut along line RR ′ of FIG.
  • silicon carbide wafer 100 includes an N-type silicon carbide substrate 1, a carrier concentration transition layer 2 that is an N-type epitaxial layer formed on silicon carbide substrate 1, and carrier concentration transition layer 2.
  • the epitaxial layer 3 is epitaxially grown thereon. This epitaxial layer 3 is used as a drift layer in semiconductor devices 40 and 42 to be described later.
  • Silicon carbide is known to have many crystal polymorphs, and the 4H type is often used for power device applications. Since silicon carbide has many crystal polymorphs, it can be changed to another crystal polymorph with a small amount of energy. For this reason, in silicon carbide epitaxial growth on silicon carbide substrate 1, step flow growth is generally performed. In step flow growth, crystal growth is performed on the silicon carbide substrate 1 whose substrate surface is inclined 4 to 8 ° from the [0001] crystal axis, so that the crystal polymorph of the layer epitaxially grown on the silicon carbide substrate 1 becomes silicon carbide. The same substrate 1 is held. Specifically, silicon carbide substrate 1 according to the embodiment has a 4 ° inclination in the [11-20] direction from the (0001) plane.
  • Silicon carbide substrate 1 has a uniform carrier concentration in the thickness direction.
  • the carrier concentration of silicon carbide substrate 1 is also referred to as first carrier concentration N SUB .
  • the epitaxial layer 3 has a uniform carrier concentration in the thickness direction.
  • the epitaxial layer 3 is often used as a drift layer.
  • the carrier concentration of the epitaxial layer 3 is referred to as a second carrier concentration NEP .
  • a carrier concentration of the order of 10 18 to 10 19 cm ⁇ 3 is common.
  • the first carrier concentration N SUB of silicon carbide substrate 1 is also 10 18 to 10 19 cm ⁇ 3 .
  • the second carrier concentration NEP is on the order of 10 15 to 10 16 cm ⁇ 3 .
  • the first carrier concentration N SUB is usually about 10 to 1000 times higher than the second carrier concentration N EP .
  • FIG. 3 is a partially enlarged view of the silicon carbide wafer and the carrier concentration distribution according to the embodiment of the present invention.
  • the layer structure of silicon carbide wafer 100 shown on the left side of FIG. 3 is an enlargement of the Q portion of FIG. Interface 30 is an interface between carrier concentration transition layer 2 and silicon carbide substrate 1.
  • the graph shown on the right side of FIG. 3 is a graph of the carrier concentration distribution corresponding to the layer structure position of the silicon carbide wafer 100 shown next.
  • the carrier concentration of the carrier concentration transition layer 2 has a concentration gradient in the thickness direction of the carrier concentration transition layer 2.
  • the carrier concentration of the carrier concentration transition layer 2 is also referred to as carrier concentration NTR .
  • the concentration gradient of the carrier concentration N TR is the gradient as the carrier density value is continuously lowered as the thickness from the interface between the layer and the carrier concentration transition layer 2 immediately under the carrier concentration transition layer 2 increases.
  • the carrier concentration NTR shows a curvilinear carrier concentration change.
  • the carrier concentration value decreases as the film thickness from the interface 30 increases.
  • the layer immediately below carrier concentration transition layer 2 is silicon carbide substrate 1.
  • the concentration gradient having a carrier concentration N TR is is a gradient as the carrier concentration value decreases at the smaller the reduction rate thickness of the carrier concentration transition layer 2 increases. Therefore, on the interface 30 side, the carrier concentration value greatly decreases as the film thickness increases, and the carrier concentration gradually decreases as it approaches the interface between the carrier concentration transition layer 2 and the epitaxial layer 3.
  • the carrier concentration transition layer 2 according to the present embodiment has a concentration gradient in the thickness direction, but has a uniform concentration in the plane direction of the silicon carbide wafer 100. That is, the carrier concentration is assumed to be constant within the plane of the cut surface obtained by cutting the carrier concentration transition layer 2 at an arbitrary thickness position.
  • the terms “layer immediately below” and “layer directly above” are used.
  • the “layer immediately below” means a case where a specific layer is in direct contact with a lower layer without passing through another semiconductor layer.
  • carrier concentration transition layer 2 is directly epitaxially grown on silicon carbide substrate 1, so the layer immediately below carrier concentration transition layer 2 is silicon carbide substrate 1.
  • the “layer immediately above” means a case where a specific layer is in direct contact with an upper layer without passing through another semiconductor layer.
  • epitaxial layer 3 is directly epitaxially grown on carrier concentration transition layer 2, so the layer immediately above carrier concentration transition layer 2 is epitaxial layer 3.
  • Nd ⁇ Na (t) N (t) / G (t) ⁇ N c (1)
  • N (t) N i + N 0 ⁇ N i / t buf ⁇ t (2)
  • G (t) (G m -G i) / t buf ⁇ t + G i ⁇ (3)
  • T ⁇ G (t) dt (4)
  • Nd ⁇ Na (T) (A ′ / (B ′ + C ′ ⁇ T) 1/2 ⁇ D ′) ⁇ E ′ (5)
  • Nd Na means carrier concentration.
  • t is the time from the start of growth.
  • N (t) is a nitrogen flow rate at the growth time t.
  • G (t) is the growth rate at the growth time t.
  • N c is a constant that defines the incorporation of nitrogen into the epitaxial layer.
  • t buf is the growth time of the carrier concentration transition layer 2.
  • T is the thickness of the carrier concentration transition layer 2.
  • T buf G i ⁇ t buf + (G m + G i ) ⁇ t buf / 2 (6)
  • Nd—Na is a variable of the ratio T / T buf of the carrier concentration transition layer 2
  • the following equation (7) is obtained.
  • Nd ⁇ Na (T / T buf ) (A / (B + C ⁇ T / T buf ) 1/2 ⁇ D) ⁇ E (7)
  • the carrier concentration of the carrier concentration transition layer 2 when the growth of the carrier concentration transition layer 2 is started is also referred to as “carrier concentration initial value”.
  • Ni, N 0 , Gi, Gm, and N c are constants.
  • a ′, B ′, C ′, D ′, E ′, A, B, C, and D are also constants.
  • the constants A ′ to D are constituted by constants Ni to Nc.
  • X is the “film thickness ratio” in the carrier concentration transition layer 2.
  • the film thickness ratio is obtained by dividing the thickness during the growth of the carrier concentration transition layer 2 from the start of the growth of the carrier concentration transition layer 2 by the thickness design value of the carrier concentration transition layer 2.
  • This film thickness design value is the target film thickness of the carrier concentration transition layer 2 during the manufacturing process. It can be considered that the thickness of the carrier concentration transition layer 2 after completion of the silicon carbide wafer 100 is the same as the designed thickness value of the carrier concentration transition layer 2.
  • X 0.5, it means exactly half the thickness of the carrier concentration transition layer 2, that is, 50%.
  • X is a value obtained by dividing an arbitrary position along the thickness direction of carrier concentration transition layer 2 by the thickness design value of carrier concentration transition layer 2.
  • Y is the “carrier concentration ratio” in the carrier concentration transition layer 2.
  • the carrier concentration NTR gradient of the carrier concentration transition layer 2 is set within a preset predetermined concentration range S sandwiched between the first concentration gradient condition C1 and the second concentration gradient condition C2.
  • the predetermined density range S is a hatched area in FIG.
  • the carrier concentration of the carrier concentration transition layer 2 is within a predetermined concentration range S sandwiched between the first concentration gradient condition C1 determined by Expression (12) and the second concentration gradient condition C2 determined by Expression (13).
  • the gradient is set.
  • the carrier concentration transition layer 2 has a concentration gradient set within the predetermined concentration range S.
  • the predetermined concentration range S is determined so as to satisfy both the first concentration gradient condition C1 and the second concentration gradient condition C2.
  • the first concentration gradient condition C1 is a condition necessary for suppressing deterioration of device characteristics by maintaining good crystallinity.
  • the second concentration gradient condition C2 is a condition necessary for performing film thickness measurement by the FT-IR method.
  • the lattice constant difference between the high carrier concentration region having a small lattice constant and the low carrier concentration region having a large lattice constant can be gradually relaxed as the thickness of the carrier concentration transition layer 2 increases. . If the carrier concentration transition layer 2 is not provided, a large stress should be applied to the interface between the high carrier concentration region and the low carrier concentration region. Since the carrier concentration transition layer 2 relaxes this stress, dislocations and crystal defects caused by epitaxial growth can be suppressed.
  • the first concentration gradient condition C1 is provided in the embodiment. As a result, the concentration gradient of the carrier concentration transition layer 2 can be made as gentle as necessary to suppress the transition and crystal defects.
  • the carrier concentration transition layer 2 when the carrier concentration transition layer 2 is provided, even when the power semiconductor device is energized, at the interface 30 between the silicon carbide substrate 1 having a high carrier concentration and the carrier concentration transition layer 2 having a low carrier concentration. It was confirmed by the present inventor that dislocations and crystal defects are suppressed.
  • the layer immediately below the carrier concentration transition layer 2 is another epitaxial layer as in the modification described later, a stress relaxation effect is obtained at the interface between the carrier concentration transition layer 2 and the other epitaxial layer. Can do.
  • the epitaxial film thickness can be measured systematically by the FT-IR method. That is, the thickness T in FIG. 3 can be accurately measured by the FT-IR method. Epitaxial film thickness measurement with the epitaxial layer 3 separated is also possible.
  • the carrier concentration transition layer 2 can be formed while suppressing the occurrence of crystal defects. This point will be described in detail in “Manufacturing Method of Embodiment” described later.
  • FIG. 4 is a graph for explaining the predetermined concentration range S of the carrier concentration transition layer 2 according to the embodiment of the present invention. As shown in FIG. 4, concentration gradients having various shapes and gradients can be set as long as they are continuous concentration gradients that fall within the predetermined concentration range S. Instead of the carrier concentration N TR in FIG. 3, it may be the carrier concentration N TR1 or carrier concentration N TR2 in FIG. 4 is used for example.
  • the carrier concentration range of the carrier concentration transition layer 2 can be modified as follows.
  • the predetermined concentration range S may be determined by the following third concentration gradient condition and fourth concentration gradient condition instead of the first concentration gradient condition and the second concentration gradient condition.
  • the following equation (14) shows the third concentration gradient condition.
  • the following equation (15) shows the third concentration gradient condition.
  • the range can also be set as follows.
  • the thickness T buf of the carrier concentration transition layer 2 is thicker than 10 ⁇ m, the crystal defect reducing effect can be sufficiently obtained.
  • the gradient of the carrier concentration is insufficient, the infrared reflected light at the interface 30 is reduced, which may make it difficult to measure the FT-IR of the epitaxial film thickness.
  • the preferred film thickness of the carrier concentration transition layer 2 is in the range of 0.3 ⁇ m to 10 ⁇ m.
  • the film thickness of the carrier concentration transition layer 2 is more preferably in the range of 0.5 ⁇ m to 3 ⁇ m, and further preferably in the range of 1 ⁇ m to 3 ⁇ m.
  • the carrier concentration initial value of the carrier concentration transition layer 2 can be set in the following range.
  • the lattice constant of silicon carbide depends on the carrier concentration. The higher the carrier concentration, the smaller the lattice constant.
  • the carrier concentration initial value of the carrier concentration transition layer 2 is smaller than 1 ⁇ 10 17 cm ⁇ 3 , the lattice constant difference between the epitaxial layer 3 and the carrier concentration transition layer 2 is small, so the problem of increasing crystal defects is not so much. not big.
  • the carrier concentration initial value of carrier concentration transition layer 2 is 1 ⁇ 10 17 cm ⁇ 3 or more, the lattice constant difference between epitaxial layer 3 and carrier concentration transition layer 2 increases, and the silicon carbide wafer according to the present embodiment 100 technical merits are high.
  • the carrier concentration initial value of the carrier concentration transition layer 2 is higher than 2 ⁇ 10 19 cm ⁇ 3 , the lattice constant difference between the epitaxial layer 3 and the carrier concentration transition layer 2 becomes excessive, and the silicon carbide according to the present embodiment The technical merit of the wafer 100 is even higher.
  • the carrier concentration initial value of carrier concentration transition layer 2 grown on silicon carbide substrate 1 is also 2 ⁇ 10 19 cm ⁇ 3 which is the same as the carrier concentration of silicon carbide substrate 1. Limited to:
  • the carrier concentration initial value of the carrier concentration transition layer 2 is 1 ⁇ 10 17 cm ⁇ 3 to 2 It is preferably within the range of ⁇ 10 19 cm ⁇ 3 . Further, considering the carrier concentration of silicon carbide substrate 1 for a normal silicon carbide power semiconductor device, the carrier concentration transition layer 2 is more preferably in the range of 1 ⁇ 19 18 cm ⁇ 3 to 7 ⁇ 10 18 cm ⁇ 3. The initial carrier concentration value is set.
  • 5 to 8 are partially enlarged views and graphs showing carrier concentration distributions of silicon carbide wafers 101 to 104 according to modifications of the embodiment of the present invention.
  • the carrier concentration distribution diagrams shown in FIGS. 5 to 8 are schematic graphs shown for reference, and are simplified to the extent that the presence or absence of a concentration gradient can be understood. Therefore, the actual slope and curvature of the graphs shown in FIGS. 5 to 8 do not limit specific numerical values of the carrier concentration distribution.
  • epitaxial layer 13 a may be provided between silicon carbide substrate 1 and carrier concentration transition layer 2.
  • Epitaxial layer 13a has a uniform carrier concentration N 1 in the thickness direction.
  • Carrier concentration N 1 is lower than first carrier concentration N SUB of silicon carbide substrate 1 and higher than second carrier concentration N EP of epitaxial layer 3.
  • the difference between the carrier concentration N 1 and the first carrier concentration N SUB may be a concentration difference such that the first carrier concentration N SUB is about 2 to 5 times higher than the carrier concentration N 1 .
  • the carrier concentration N 1 may be the same as the first carrier concentration N SUB .
  • the epitaxial layer 13a may have a large carrier concentration N 2 than the first carrier concentration N SUB. Also in the modified example of FIG. 5, at the interface 31 between the epitaxial layer 13 a and the carrier concentration transition layer 2 immediately below the carrier concentration transition layer 2, the effect of achieving both crystallinity and film thickness measurement described in the above-described embodiment. Can be obtained. It is preferable that the carrier concentration N 1 of the epitaxial layer 13 a immediately below the carrier concentration transition layer 2 is 10 to 1000 times higher than the second carrier concentration N EP of the epitaxial layer 3 immediately above the carrier concentration transition layer 2. . This is because the technical advantage of the carrier concentration transition layer 2 can be further exhibited.
  • an epitaxial layer 13 b may be provided between the carrier concentration transition layer 2 and the epitaxial layer 3.
  • Epitaxial layer 13b has a uniform carrier concentration N 6 in the thickness direction.
  • the carrier concentration N 6 is lower than the minimum value N 7 of the carrier concentration N TR of the carrier concentration transition layer 2 and higher than the second carrier concentration N EP of the epitaxial layer 3.
  • Density difference between the second carrier concentration N EP and the carrier concentration N 6, as an example, may be a density difference as the carrier concentration N 6 is about 2 to 5 times higher than the second carrier concentration N EP.
  • the concentration difference between the minimum value N 7 and the carrier concentration N 6 of the carrier concentration N TR may be a concentration difference such that the minimum value N 7 is about 2 to 5 times higher than the carrier concentration N 6 .
  • the carrier concentration N 6 may be the same as the second carrier concentration N EP, or may be the same as the minimum value N 7 of the carrier concentration N TR.
  • the effect of coexistence of crystallinity and film thickness measurement described in the above-described embodiment can be obtained.
  • first carrier concentration N SUB of silicon carbide substrate 1 immediately below carrier concentration transition layer 2 is 10 to 1000 times higher than carrier concentration N 6 of epitaxial layer 13b immediately above carrier concentration transition layer 2. preferable. This is because the technical advantage of the carrier concentration transition layer 2 can be further exhibited.
  • a plurality of carrier concentration transition layers 2 a and 2 b may be provided between silicon carbide substrate 1 and epitaxial layer 3 as in silicon carbide wafer 103 shown in FIG. 7. Specifically, in silicon carbide wafer 103, first carrier concentration transition layer 2a and second carrier concentration transition layer 2b are overlaid.
  • First carrier concentration transition layer 2 a is a layer epitaxially grown on silicon carbide substrate 1 and can be designed and manufactured in the same manner as carrier concentration transition layer 2.
  • the minimum carrier concentration value N 3 of the first carrier concentration transition layer 2 a is higher than the second carrier concentration N EP of the epitaxial layer 3.
  • the carrier concentration initial value of the second carrier concentration transition layer 2b is in agreement with the carrier concentration minimum value N 3 of the first carrier concentration transition layer 2a.
  • the second carrier concentration transition layer 2b is a carrier concentration in accordance with the film thickness increases the same second carrier concentration N EP epitaxial layer 3 in the maximum film thickness decreases.
  • the concentration gradients of both the first carrier concentration transition layer 2a and the second carrier concentration transition layer 2b may be set so as to be within the predetermined concentration range S as in the carrier concentration transition layer 2 according to the embodiment. However, as long as it falls within the predetermined concentration range S, the concentration gradient of the first carrier concentration transition layer 2a and the concentration gradient of the second carrier concentration transition layer 2b may have different gradients. Also in the silicon carbide wafer 103 of FIG. 7, at the interface 30 between the first carrier concentration transition layer 2 a and the silicon carbide substrate 1, the effect of achieving both the crystallinity and the film thickness measurement described in the above-described embodiment can be obtained. it can. In addition, at the interface 32 between the second carrier concentration transition layer 2b and the first carrier concentration transition layer 2a, it is possible to obtain the effect of coexistence of crystallinity and film thickness measurement described in the above-described embodiment.
  • the concentration is such that at least one of the first carrier concentration transition layer 2a and the second carrier concentration transition layer 2b falls within a predetermined concentration range determined by the third concentration gradient condition and the fourth concentration gradient condition.
  • a gradient may be set.
  • concentration gradient of one of the first carrier concentration transition layer 2a and the second carrier concentration transition layer 2b falls within the predetermined concentration range S as in the carrier concentration transition layer 2 according to the embodiment. It may be set as follows. At the interface between the one layer immediately below the carrier concentration transition layer and the one carrier concentration transition layer, the effect of achieving both the crystallinity and the film thickness measurement described in the above embodiment can be obtained.
  • the other of the first carrier concentration transition layer 2a and the second carrier concentration transition layer 2b may have a concentration gradient that does not fall within the predetermined concentration range S.
  • intermediate epitaxial layer 14 may be provided between first carrier concentration transition layer 2a and second carrier concentration transition layer 2b.
  • the intermediate epitaxial layer 14 has a uniform intermediate carrier concentration N 4 in the thickness direction.
  • Intermediate carrier concentration N 4 is lower than the carrier concentration minimum value N 5 of the first carrier concentration transition layer 2a, equal to the carrier concentration initial value of the second carrier concentration transition layer 2b.
  • the concentration difference between the intermediate carrier concentration N 4 and the minimum value N 5 may be about 2 to 5 times.
  • the interface 31 between the first carrier concentration transition layer 2a and the silicon carbide substrate 1 and the interface 33 between the second carrier concentration transition layer 2b and the intermediate epitaxial layer 14 are described in the above-described embodiment. The effect of achieving both crystallinity and film thickness measurement can be obtained.
  • the first carrier concentration N SUB of the silicon carbide substrate 1 immediately below the first carrier concentration transition layer 2a is intermediate between the intermediate epitaxial layers 14 immediately above the first carrier concentration transition layer 2a. It is preferably 10 to 1000 times higher than the carrier concentration N 4 .
  • the intermediate intermediate carrier concentration N 4 of epitaxial layer 14 the second carrier concentration of the epitaxial layer 3 which is directly above the second carrier concentration transition layer 2b directly below the second carrier concentration transition layer 2b it is preferably from 10 to 1000 times higher than the N EP. This is because the technical advantages of the first carrier concentration transition layer 2a and the second carrier concentration transition layer 2b can be further exhibited.
  • the epitaxial layer 13b of FIG. 6 may be further added to the silicon carbide wafer 101 shown in FIG. At least one of epitaxial layers 13a and 13b in FIGS. 5 and 6 may be added to silicon carbide wafer 103 shown in FIG. At least one of epitaxial layers 13a and 13b in FIGS. 5 and 6 may be added to silicon carbide wafer 104 shown in FIG.
  • FIG. 9 is a diagram showing a semiconductor device 40 according to the embodiment of the present invention.
  • the semiconductor device 40 is a MOSFET (metal-oxide-semiconductor field-effect transistor).
  • the transistor surface structure 50 is formed on the surface of the semiconductor chip 150, and the drain electrode 9 that is a back electrode is provided on the back surface of the semiconductor chip 150.
  • Semiconductor chip 150 has the same layer structure as silicon carbide wafer 100 according to the embodiment. This is because the semiconductor chip 150 is obtained by dicing the silicon carbide wafer 100 in a so-called post-process process after forming the transistor surface structure 50 and the like. Therefore, semiconductor chip 150 includes silicon carbide substrate 1, carrier concentration transition layer 2, and drift layer 3.
  • the epitaxial layer 3 is used as the drift layer 3, both are given the same reference numerals.
  • the transistor surface structure 50 is formed on the surface of the drift layer 3.
  • the transistor surface structure 50 includes a set of base regions 4 formed in the drift layer 3 by impurity implantation, a source region 5 formed in each of the set of base regions, and one base region. 4 and the source region 5 and the other base region 4 and the source region 5, the gate insulating film 6 formed on the gate insulating film 6, and the source region 5. And a formed source electrode 8.
  • Silicon carbide wafer 100 is prepared, and a mask is formed on the surface of drift layer 3 with a resist or the like at predetermined predetermined positions separated from each other. Impurities are ion-implanted after the mask is formed. As a result, a pair of P-type base regions 4 are formed. Examples of the P-type impurity in the drift layer 3 include boron (B) and aluminum (Al). Further, a mask is formed in each P-type base region 4 with a resist or the like, and after the N-type source region 5 is formed, the mask is removed. Examples of the N-type impurity include phosphorus (P) and nitrogen (N).
  • N-type and P-type implanted ions are electrically activated.
  • the gate insulating film 6 is formed by thermal oxidation or deposition.
  • a gate electrode 7 is formed on the gate insulating film 6 and patterned.
  • the gate electrode 7 is provided so as to straddle the pair of base region 4 and source region 5.
  • the gate electrode 7 is patterned so that the center of the gate electrode 7 is located on the center of the drift layer 3 exposed between the base regions 4. Further, the remaining part of the gate insulating film 6 on each source region 5 is removed by lithography and etching techniques.
  • a source electrode 8 is formed on a portion where the source region 5 is exposed, and the source electrode 8 is patterned. Thus, the transistor surface structure 50 is completed. Thereafter, drain electrode 9 is formed on the back side of silicon carbide substrate 1. After these processes, silicon carbide wafer 100 is diced into chips. As a result, the semiconductor device 40 having the main part of the MOSFET element structure shown in FIG. 4 is provided.
  • the semiconductor device 40 is a MOSFET having a so-called planar gate type insulated gate structure.
  • the insulated gate structure of the semiconductor device 40 may be a so-called trench gate type.
  • a P-type collector layer may be added to the semiconductor device 40 to be transformed into an insulated gate bipolar transistor (IGBT), and this IGBT may be a trench gate type. Since these modifications are already known techniques and are not new matters, a detailed description thereof will be omitted.
  • FIG. 10 is a diagram showing another semiconductor device 42 according to the embodiment of the present invention.
  • the semiconductor device 42 is a silicon carbide Schottky barrier diode (SiC-SBD).
  • SiC-SBD silicon carbide Schottky barrier diode
  • the SBD surface structure 52 is formed on the surface of the semiconductor chip 152, and the ohmic electrode 12 that is the back electrode is provided on the back surface of the semiconductor chip 152.
  • Semiconductor chip 152 has the same layer structure as silicon carbide wafer 100 according to the embodiment. This is because the semiconductor chip 152 is obtained by dicing the silicon carbide wafer 100 in a so-called post-process process after forming the SBD surface structure 52 and the like. Therefore, the semiconductor chip 152 includes the silicon carbide substrate 1, the carrier concentration transition layer 2, and the drift layer 3.
  • the epitaxial layer 3 is used as the drift layer 3, both are given the same reference numerals.
  • the SBD surface structure 52 is formed on the surface of the drift layer 3. Specifically, the SBD surface structure 52 includes a set of ion implantation layers 10 formed by impurity implantation in the drift layer 3, and a Schottky electrode 11 formed so as to straddle the set of ion implantation layers 10. It has.
  • the ion implantation layer 10 is also referred to as a termination structure 10.
  • a method for manufacturing the semiconductor device 42 will be described.
  • a silicon carbide wafer 100 is prepared, and a photoresist patterning mask having a desired pattern is formed on the surface of drift layer 3. Impurity ions are implanted from above the mask to form an ion implantation layer 10 on the surface of the N type drift layer 3. Thereafter, the mask and the sacrificial oxide film are removed. By performing activation annealing in order to activate the implanted impurity atoms, the P-type termination structure 10 is formed. An ohmic electrode 12 is formed on the back surface of the silicon carbide substrate 1 and heat treatment is performed. Further, Schottky electrode 11 is formed on the surface of silicon carbide substrate 1. After these processes, silicon carbide wafer 100 is diced into chips. As a result, the semiconductor device 42 having the main part of the element structure shown in FIG. 5 is provided.
  • the semiconductor device 42 is a Schottky barrier diode, but the semiconductor device 42 may be a PN diode.
  • silicon carbide wafer 100 all of the modifications of the silicon carbide wafer 100 according to this embodiment described above can be applied to the semiconductor chips 150 and 152 of the semiconductor devices 40 and 42. That is, the transistor surface structure 50 or the like or the SBD surface structure 52 or the like may be formed on the silicon carbide wafer 100 subjected to the various modifications described above, and then diced into chips. Instead of silicon carbide wafer 100, silicon carbide wafers 101 to 104 may be used.
  • FIG. 11 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • Step S100 N-type silicon carbide substrate 1 having an off angle of 4 ° is prepared. Silicon carbide substrate 1 is arranged in a silicon carbide epitaxial device.
  • Step S102 Hydrogen gas is allowed to flow as a carrier gas into the silicon carbide epitaxial device.
  • the furnace temperature of the silicon carbide epitaxial device is raised to a predetermined temperature.
  • the predetermined temperature is 1450 ° C. to 1650 ° C. as an example.
  • Step S104 After the furnace temperature reaches a predetermined temperature, etching is performed with gas before the epitaxial growth while maintaining the predetermined temperature for a predetermined time.
  • Step S106 After etching with gas, the growth of the carrier concentration transition layer 2 is started by introducing a growth gas and a dopant gas.
  • a growth gas for example, a silane-based gas such as monosilane and a hydrocarbon-based gas such as propane can be used.
  • nitrogen can be used as the dopant gas.
  • a chlorine-based gas such as hydrogen chloride may be introduced into the silicon carbide epitaxial device during etching and crystal growth.
  • Step S108 During the growth of the carrier concentration transition layer 2, the flow rate and ratio of monosilane and propane and the nitrogen flow rate are adjusted so that the desired carrier concentration is obtained.
  • a monosilane flow rate 20 ccm
  • a propane flow rate 7 ccm
  • a C / Si ratio 1.05
  • a nitrogen flow rate 100 ccm.
  • the concentration change of the carrier concentration transition layer 2 is realized by a continuous change in the gas flow rate.
  • the carrier concentration transition layer 2 is obtained by continuously increasing the monosilane flow rate with the passage of time and simultaneously decreasing the nitrogen flow rate with the passage of time.
  • monosilane may be increased from 20 ccm to 160 ccm, and propane may be increased from 7 ccm to 56 ccm over 300 seconds.
  • the nitrogen flow rate may be decreased from 100 ccm to 10 ccm over 300 seconds.
  • the growth gas flow rate increase and the dopant gas flow rate decrease may be linear, that is, a linear function change, or may change the flow rate change rate slowly instead of being completely linear.
  • Step S110 In the present embodiment, after growing the carrier concentration transition layer 2 in step S108, the epitaxial layer 3 is continuously grown.
  • the growth condition of the epitaxial layer 3 may be, for example, monosilane 160 ccm, propane 56 ccm, and nitrogen 10 ccm. Since the epitaxial layer 3 has a uniform second carrier concentration N EP in the thickness direction, there is no need to give a concentration gradient. Therefore, it is not necessary to actively change the gas flow rate according to the passage of time as in step S108.
  • the epitaxial growth can be interrupted between the carrier concentration transition layer 2 and the epitaxial layer 3. However, when the growth is interrupted, there is a possibility that crystal defects are generated due to gas switching. Therefore, unlike the embodiment, it is preferable to perform continuous growth without interrupting growth from the viewpoint of suppressing crystal defects.
  • Step S111 After the epitaxial layer 3 is grown, the film thickness is measured using the FT-IR method.
  • the carrier concentration transition layer 2 infrared reflected light necessary for film thickness measurement based on the FT-IR method can be obtained at the interface 30 between the carrier concentration transition layer 2 and the silicon carbide substrate 1.
  • silicon carbide wafer 100 is provided so that accurate film thickness management and good crystallinity can be achieved at the same time. Silicon carbide wafer 100 may be sold alone.
  • Step S112 a surface process is further performed on silicon carbide wafer 100 after step S111.
  • the surface process is a step for forming the transistor surface structure 50 or the SBD surface structure 52. Since the details of the surface process have already been described with reference to FIGS. 9 and 10, they are omitted here.
  • drain electrode 9 or ohmic electrode 12 which is the back electrode described in FIGS. 9 and 10 is formed on the back surface of silicon carbide wafer 100.
  • Step S116 Thereafter, dicing is performed on silicon carbide wafer 100. This is one of the post processes.
  • the semiconductor device thus obtained is the semiconductor device 40 shown in FIG. 9 or the semiconductor device 42 shown in FIG.
  • the semiconductor devices 40 and 42 are provided. Thereafter, the power semiconductor module may be provided by performing packaging of the semiconductor devices 40 and 42, component mounting on a circuit board, etc., and resin sealing or mold resin sealing after assembling the case.
  • the method for manufacturing a semiconductor device according to the embodiment has the following advantages.
  • the ratio of silane-based gas and hydrocarbon-based gas is one of the important conditions in silicon carbide epitaxial growth.
  • the concentration change of the carrier concentration transition layer 2 is realized by a continuous change in the gas flow rate. Therefore, the epitaxial growth is not interrupted during the growth of the carrier concentration transition layer 2, and a rapid flow rate increase / decrease and switching of the growth gas or the like are not required.
  • the process of manufacturing the power semiconductor device includes an implantation process, an annealing process for activating donors, and a film forming process for forming electrodes and insulating films. Through these steps, various thermal and mechanical forces are applied to the silicon carbide substrate 1.
  • the carrier concentration transition layer 2 when the carrier concentration transition layer 2 is provided, the effect of suppressing dislocations and crystal defects as described above can be obtained in the manufacturing process of the power semiconductor device. Was confirmed.
  • nitrogen is used as the dopant gas.
  • a mixed gas containing nitrogen and other elements may be used, or another mixed gas containing an element that becomes an N-type dopant with respect to silicon carbide may be used.
  • a dopant gas for forming a P-type semiconductor may be used.
  • silicon carbide substrate 1 and epitaxial layer 3 are N-type semiconductors in the embodiment, silicon carbide substrate 1 and epitaxial layer 3 may be P-type semiconductors.
  • the carrier concentration and film thickness settings of the carrier concentration transition layer 2 may be variously changed.
  • the manufacture of silicon carbide wafers 101 to 104 according to FIGS. 5 to 8 may be performed as follows. In order to manufacture silicon carbide wafer 101 shown in FIG. 5, a step of providing epitaxial layer 13a may be added between step S106 and step S108 in FIG. In order to manufacture silicon carbide wafer 102 shown in FIG. 6, a step of providing epitaxial layer 13b may be added between step S108 and step S110 in FIG. In order to manufacture silicon carbide wafer 103 shown in FIG.
  • step S108 in FIG. 11 may be repeated a plurality of times. However, it is necessary to design the set values of the carrier concentration and the film thickness in accordance with the first carrier concentration transition layer 2a and the second carrier concentration transition layer 2b.
  • a step of providing intermediate epitaxial layer 14 is added after step S108 in FIG. 11, and after step S108 is further repeated, the process proceeds to the next step.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

半導体ウエハは、厚さ方向に均一な第一キャリア濃度を有する炭化珪素基板と、前記炭化珪素基板の上に設けられたキャリア濃度遷移層と、前記キャリア濃度遷移層の上に設けられ、厚さ方向に均一な第二キャリア濃度を有し、前記第二キャリア濃度は前記第一キャリア濃度よりも低いエピタキシャル層と、を備える。前記キャリア濃度遷移層のキャリア濃度は、厚さ方向に濃度勾配を有する。前記濃度勾配は、前記キャリア濃度遷移層の直下の層と前記キャリア濃度遷移層との界面から膜厚が増加するほどキャリア濃度が低下するような勾配でありかつ前記キャリア濃度遷移層の前記膜厚が増加するほど小さな低下率でキャリア濃度が低下するような勾配である。前記キャリア濃度遷移層の前記キャリア濃度が、第一濃度勾配条件および第二濃度勾配条件とで挟まれる予め定めた濃度範囲内に収まる前記濃度勾配を有する。

Description

半導体ウエハ、半導体チップ、および半導体装置の製造方法
　本発明は、半導体ウエハ、半導体チップ、および半導体装置の製造方法に関するものである。
　炭化珪素は、次世代のパワー半導体材料として期待されている。炭化珪素基板上に成長されるエピタキシャル層は、具体的にはパワーデバイスの耐圧保持層となるドリフト層を含む。パワーデバイス用の炭化珪素基板は、Ｎ型の場合、１０１８～１０１９ｃｍ－３オーダーのキャリア濃度が一般的である。これに対し、ドリフト層のキャリア濃度は、１０１５～１０１６ｃｍ－３オーダーである。従って、パワーデバイス用途では、炭化珪素基板のキャリア濃度がドリフト層のキャリア濃度よりも１０倍～１０００倍程度高いのが普通である。炭化珪素の格子定数はキャリア濃度に依存している。具体的にはキャリア濃度が高いほど格子定数が小さくなる。キャリア濃度の違いから、ドリフト層などのエピタキシャル層と炭化珪素基板との界面で、エピタキシャル層に圧縮応力がかかる。その応力が原因となり、エピタキシャル層に転位または結晶欠陥が発生してしまう。結晶品質が低下することでキャリアの移動が阻害され、デバイス特性の劣化を招くおそれがあった。
　上記の問題点への対策として、炭化珪素基板の上にバッファ層をエピタキシャル成長させた後に、このバッファ層上にドリフト層をエピタキシャル成長させる技術が知られている。これにより、中間的なキャリア濃度を有するバッファ層を炭化珪素基板とドリフト層との間に設けることができる。例えば、日本特開２０００－３１９０９９号公報の段落００５０には、バッファ層のキャリア濃度を階段状に変化させたり、もしくはバッファ層のキャリア濃度に連続的かつ直線的な傾斜を持たせたりする技術が開示されている。
日本特開２０００－３１９０９９号公報
　所望の半導体装置を製造するためには、ドリフト層として用いるエピタキシャル層の製造時に膜厚を精度よく管理することが好ましい。エピタキシャル層の膜厚管理には、ＦＴ－ＩＲ法が良く用いられている。ＦＴ－ＩＲ法とは、フーリエ変換赤外分光光度計を用いた反射干渉解析の略称である。ＦＴ－ＩＲ法の原理は、物質間に一定以上の屈折率差がある場合にはその２つの物質の界面で赤外反射が得られることを利用して、膜厚を計測するというものである。ＦＴ－ＩＲ法でエピタキシャル層の厚さを計測するためには、エピタキシャル層の直下の層とエピタキシャル層との界面においてある程度の屈折率差が必要となる。十分な屈折率差を得る観点からは、日本特開２０００－３１９０９９号公報に記載された直線的キャリア濃度勾配を有するバッファ層を用いることは好ましくない。その理由は、直線的キャリア濃度勾配を持たせた場合には、バッファ層の直下の層とバッファ層との界面において赤外反射光を得るために必要な屈折率差を得ることが難しいからである。
　一方、日本特開２０００－３１９０９９号公報に記載された階段状キャリア濃度勾配を有するバッファ層を用いることも好ましくない。階段状キャリア濃度勾配では、キャリア濃度が不連続的に変化するので、バッファ層と炭化珪素基板との界面における転移および結晶欠陥の抑制を十分に行えないおそれがあった。また、製造上の観点からは、階段状キャリア濃度勾配を有するバッファ層を製造するためには結晶成長の中断が必要であったり、急峻なガス切り替えが必要となったりする。その結果、ガス切り替えに伴う乱流の発生などによってバッファ層の結晶欠陥が増大するという問題があった。
　本発明は、上述のような課題を解決するためになされたもので、正確な膜厚管理と良好な結晶性とを両立できるように改善された半導体ウエハ、半導体チップ、および半導体装置の製造方法を提供することを目的とする。
　本発明にかかる半導体ウエハは、厚さ方向に均一な第一キャリア濃度を有する炭化珪素基板と、前記炭化珪素基板の上に設けられたキャリア濃度遷移層と、前記キャリア濃度遷移層の上に設けられ、厚さ方向に均一な第二キャリア濃度を有し、前記第二キャリア濃度は前記第一キャリア濃度よりも低いエピタキシャル層と、を備える。前記キャリア濃度遷移層のキャリア濃度は、厚さ方向に濃度勾配を有する。前記濃度勾配は、前記キャリア濃度遷移層の直下の層と前記キャリア濃度遷移層との界面から膜厚が増加するほどキャリア濃度が連続的に低下するような勾配であり、かつ前記キャリア濃度遷移層の前記膜厚が増加するほど小さな低下率でキャリア濃度が低下するような勾配である。Ｘを前記キャリア濃度遷移層内の膜厚比率とする。前記膜厚比率とは、前記キャリア濃度遷移層の厚さ方向位置を前記キャリア濃度遷移層の膜厚で除したものであり、Ｘは０≦Ｘ≦１の定義域を有する変数である。Ｙを前記キャリア濃度遷移層内のキャリア濃度比率とする。前記キャリア濃度比率とは、０＜Ｘ≦１の範囲における前記キャリア濃度遷移層のキャリア濃度を、Ｘ＝０における前記キャリア濃度遷移層のキャリア濃度で除したものである。下記の式（ａ１）と式（ａ２）とで挟まれる濃度範囲を予め定めた場合に、前記キャリア濃度遷移層の前記キャリア濃度が、前記濃度範囲内に収まる前記濃度勾配を有する。
Figure JPOXMLDOC01-appb-M000009
Figure JPOXMLDOC01-appb-M000010
　本発明にかかる半導体チップは、厚さ方向に均一な第一キャリア濃度を有する炭化珪素基板と、前記炭化珪素基板の上に設けられたキャリア濃度遷移層と、前記キャリア濃度遷移層の上に設けられ、厚さ方向に均一な第二キャリア濃度を有し、前記第二キャリア濃度は前記第一キャリア濃度よりも低いエピタキシャル層と、を備える。本発明にかかる半導体チップの前記キャリア濃度遷移層の前記キャリア濃度は、上記本発明にかかる半導体ウエハと同じ前記式（ａ１）と前記式（ａ２）とで挟まれる前記濃度範囲内に収まる前記濃度勾配を有する。
　本発明にかかる半導体装置の製造方法は、厚さ方向に均一な第一キャリア濃度を有する炭化珪素基板を準備する第１工程と、成長ガスおよびドーパントガスを供給することで、前記炭化珪素基板の上にキャリア濃度遷移層を設ける第２工程と、前記キャリア濃度遷移層の上に、厚さ方向に均一な第二キャリア濃度を有し前記第二キャリア濃度が前記第一キャリア濃度よりも低いエピタキシャル層を設ける第３工程と、を備える。前記第２工程は、前記キャリア濃度遷移層のキャリア濃度が厚さ方向に濃度勾配を有するように前記成長ガスおよび前記ドーパントガスの流量を制御するものである。前記濃度勾配は、前記キャリア濃度遷移層の直下の層と前記キャリア濃度遷移層との界面から膜厚が増加するほどキャリア濃度が連続的に低下するような勾配であり、かつ前記キャリア濃度遷移層の前記膜厚が増加するほど小さな低下率でキャリア濃度が低下するような勾配である。Ｘを前記キャリア濃度遷移層内の膜厚比率とする。前記膜厚比率とは、前記キャリア濃度遷移層の成長開始以後の前記キャリア濃度遷移層の成長途中の厚みを前記キャリア濃度遷移層の膜厚設計値で除したものであり、Ｘは０≦Ｘ≦１の定義域を有する変数である。Ｙを前記キャリア濃度遷移層内のキャリア濃度比率とする。前記キャリア濃度比率とは、０＜Ｘ≦１の範囲における前記キャリア濃度遷移層のキャリア濃度を、Ｘ＝０における前記キャリア濃度遷移層のキャリア濃度で除したものである。下記の式（ｃ１）と式（ｃ２）とで挟まれる濃度範囲を予め定めた場合に、前記第２工程は、前記キャリア濃度遷移層の前記キャリア濃度が前記濃度範囲内に収まる濃度勾配を有するように前記成長ガスおよび前記ドーパントガスの流量を制御するものである。
Figure JPOXMLDOC01-appb-M000011
Figure JPOXMLDOC01-appb-M000012
　本発明によれば、キャリア濃度遷移層の直下にある層との関係でキャリア濃度遷移層のキャリア濃度を適正範囲内に収めるようにしたので、正確な膜厚管理と良好な結晶性とを両立させることができる。
本発明の実施の形態にかかる炭化珪素ウエハを示す斜視図である。 本発明の実施の形態にかかる炭化珪素ウエハの断面図である。 本発明の実施の形態にかかる炭化珪素ウエハの部分拡大図およびキャリア濃度分布を示すグラフである。 本発明の実施の形態にかかるキャリア濃度遷移層の所定濃度範囲を説明するためのグラフである。 本発明の実施の形態の変形例にかかる炭化珪素ウエハの部分拡大図およびキャリア濃度分布を示すグラフである。 本発明の実施の形態の変形例にかかる炭化珪素ウエハの部分拡大図およびキャリア濃度分布を示すグラフである。 本発明の実施の形態の変形例にかかる炭化珪素ウエハの部分拡大図およびキャリア濃度分布を示すグラフである。 本発明の実施の形態の変形例にかかる炭化珪素ウエハの部分拡大図およびキャリア濃度分布を示すグラフである。 本発明の実施の形態にかかる半導体装置を示す図である。 本発明の実施の形態にかかる他の半導体装置を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法を示すフローチャートである。
実施の形態のウエハ構造．
　図１は、本発明の実施の形態にかかる炭化珪素ウエハ１００を示す斜視図である。図２は、本発明の実施の形態にかかる炭化珪素ウエハ１００の断面図である。図２は、図１のＲ－Ｒ´線に沿って炭化珪素ウエハ１００を切断した面を示す。図２に示すように、炭化珪素ウエハ１００は、Ｎ型の炭化珪素基板１と、炭化珪素基板１上に形成されたＮ型のエピタキシャル層であるキャリア濃度遷移層２と、キャリア濃度遷移層２上にエピタキシャル成長されたエピタキシャル層３とで構成されている。このエピタキシャル層３は、後述する半導体装置４０、４２においてドリフト層として用いられる。
　炭化珪素は多くの結晶多形を持つことが知られており、パワーデバイス用途としては４Ｈ型が用いられることが多い。炭化珪素は多くの結晶多形を有することから、わずかなエネルギーで別の結晶多形に変わる可能性がある。このため炭化珪素基板１上への炭化珪素エピタキシャル成長では、ステップフロー成長をおこなうのが一般的である。ステップフロー成長では、［０００１］結晶軸から基板面を４～８°傾けた炭化珪素基板１上に結晶成長が行われることで、炭化珪素基板１上にエピタキシャル成長した層の結晶多形が炭化珪素基板１と同一なものに保持される。具体的には、実施の形態にかかる炭化珪素基板１は、（０００１）面から［１１－２０］方向に４°傾きを持つ。
　炭化珪素基板１は、厚さ方向に均一なキャリア濃度を有する。以下、炭化珪素基板１のキャリア濃度を、第一キャリア濃度ＮＳＵＢとも呼称する。エピタキシャル層３は、厚さ方向に均一なキャリア濃度を有する。エピタキシャル層３はドリフト層として用いられることが多い。エピタキシャル層３のキャリア濃度を、以下、第二キャリア濃度ＮＥＰと呼称する。パワーデバイス用の炭化珪素基板は、Ｎ型の場合、１０１８～１０１９ｃｍ－３オーダーのキャリア濃度が一般的である。炭化珪素基板１の第一キャリア濃度ＮＳＵＢも、１０１８～１０１９ｃｍ－３である。第二キャリア濃度ＮＥＰは、１０１５～１０１６ｃｍ－３オーダーである。パワーデバイス用途では、第一キャリア濃度ＮＳＵＢが第二キャリア濃度ＮＥＰよりも１０倍～１０００倍程度高いのが普通である。
　図３は、本発明の実施の形態にかかる炭化珪素ウエハの部分拡大図およびキャリア濃度分布を示すグラフである。図３の紙面左側に示す炭化珪素ウエハ１００の層構造は、図２のＱ部分を拡大したものである。界面３０は、キャリア濃度遷移層２と炭化珪素基板１との界面である。図３の紙面右側に示すグラフは、隣に示した炭化珪素ウエハ１００の層構造位置に対応させてキャリア濃度分布をグラフ化したものである。
　キャリア濃度遷移層２のキャリア濃度は、キャリア濃度遷移層２の厚さ方向に濃度勾配を有している。以下、キャリア濃度遷移層２のキャリア濃度を、キャリア濃度ＮＴＲとも呼称する。キャリア濃度ＮＴＲの濃度勾配は、キャリア濃度遷移層２の直下にある層とキャリア濃度遷移層２との界面から膜厚が増加するほどキャリア濃度値が連続的に低下するような勾配である。図３に示すグラフにおいてキャリア濃度ＮＴＲは曲線的なキャリア濃度変化を示している。本実施の形態では、界面３０からの膜厚が増加するほどキャリア濃度値が低下する。炭化珪素ウエハ１００では、キャリア濃度遷移層２の直下にある層とは炭化珪素基板１である。さらに、キャリア濃度ＮＴＲが有する濃度勾配は、キャリア濃度遷移層２の膜厚が増加するほど小さな低下率でキャリア濃度値が低下するような勾配である。従って、界面３０側では膜厚増大に伴ってキャリア濃度値が大きく低下し、キャリア濃度遷移層２とエピタキシャル層３との界面に近づくほどキャリア濃度が緩やかに低下する。なお、本実施の形態にかかるキャリア濃度遷移層２は、厚さ方向には濃度勾配を有するものの、炭化珪素ウエハ１００の平面方向には均一な濃度を持つものとする。つまり、キャリア濃度遷移層２を任意の厚さ位置で切断した切断面の面内においては、キャリア濃度は一定であるものとする。
　なお、本実施の形態において「直下にある層」および「直上にある層」という用語を用いる。「直下にある層」とは、特定の層が、他の半導体層を介さずに直接に下方の層と接している場合を意味する。炭化珪素ウエハ１００では炭化珪素基板１上にキャリア濃度遷移層２が直接エピタキシャル成長しているので、キャリア濃度遷移層２の直下にある層は炭化珪素基板１である。「直上にある層」とは、特定の層が、他の半導体層を介さずに直接に上方の層と接している場合を意味する。炭化珪素ウエハ１００ではキャリア濃度遷移層２上にエピタキシャル層３が直接にエピタキシャル成長しているので、キャリア濃度遷移層２の直上にある層はエピタキシャル層３である。
　実験の結果から、エピタキシャル層のキャリア濃度は、エピタキシャル成長時における窒素流量に対して比例し、且つエピタキシャル成長速度に対し反比例することがわかっている。この点を利用し、本願発明者は、下記の式（１）～（４）を解いた。
　Ｎｄ－Ｎａ（ｔ）＝Ｎ（ｔ）／Ｇ（ｔ）×Ｎｃ　　・・・（１）
　Ｎ（ｔ）＝Ｎｉ＋Ｎ０－Ｎｉ／ｔｂｕｆ×ｔ　　・・・（２）
　Ｇ（ｔ）＝（Ｇｍ－Ｇｉ）／ｔｂｕｆ×ｔ＋Ｇｉ　　・・・（３）
　Ｔ＝∫Ｇ（ｔ）ｄｔ　　・・・（４）
　上記の４つの式を解くことで、下記の式（５）が得られる。
　Ｎｄ－Ｎａ（Ｔ）＝（Ａ’／（Ｂ’＋Ｃ’×Ｔ）１／２－Ｄ’）×Ｅ’　　・・・（５）
　ここで、上記各種パラメータは、キャリア濃度遷移層２に関する下記のパラメータを表している。Ｎｄ－Ｎａは、キャリア濃度を意味する。ｔは、成長開始からの時間である。Ｎ（ｔ）は、成長時間ｔの時の窒素流量である。Ｇ（ｔ）は、成長時間ｔの時の成長速度である。Ｎｃは、エピタキシャル層への窒素の取込みを規定する定数である。ｔｂｕｆは、キャリア濃度遷移層２の成長時間である。Ｎｉは、キャリア濃度遷移層２の成長を開始した時（ｔ＝０）時の窒素流量である。Ｎ０は、キャリア濃度遷移層２の成長が終了した時（ｔ＝ｔｂｕｆ）の窒素流量である。Ｇｉは、キャリア濃度遷移層２の成長を開始した時（ｔ＝０）の成長速度である。Ｇｍは、キャリア濃度遷移層２の成長が終了した時（ｔ＝ｔｂｕｆ）の成長速度である。Ｔは、キャリア濃度遷移層２の厚さである。
　ｔ＝ｔｂｕｆ時におけるキャリア濃度遷移層２の厚みは、下記の式（６）で表される。
　Ｔｂｕｆ　＝Ｇｉ×ｔｂｕｆ　＋（Ｇｍ＋Ｇｉ）×ｔｂｕｆ／２　　・・・（６）
　Ｎｄ－Ｎａをキャリア濃度遷移層２の比率Ｔ／Ｔｂｕｆの変数とすると、下記の式（７）が得られる。
　Ｎｄ－Ｎａ（Ｔ／Ｔｂｕｆ）＝（Ａ／（Ｂ＋Ｃ×Ｔ／Ｔｂｕｆ）１／２－Ｄ）×Ｅ　　・・・（７）
　キャリア濃度遷移層２の成長を開始したときのキャリア濃度遷移層２のキャリア濃度を、「キャリア濃度初期値」とも呼称する。キャリア濃度遷移層２のキャリア濃度初期値を、Ｎｄ－Ｎａ（Ｔ／Ｔｂｕｆ＝０）と表記する。Ｎｄ－Ｎａ（Ｔ／Ｔｂｕｆ＝０）は定数となるので、下記の式（８）が導出できる。
　Ｎｄ－Ｎａ（Ｔ／Ｔｂｕｆ）／Ｎｄ－Ｎａ（Ｔ／Ｔｂｕｆ＝０）＝Ａ／（Ｂ＋Ｃ×Ｔ／Ｔｂｕｆ）１／２－Ｄ　　・・・（８）
　Ｎｉ、Ｎ０、Ｇｉ、Ｇｍ、およびＮｃは定数である。Ａ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’、Ａ、Ｂ、Ｃ、およびＤも定数である。定数Ａ’～Ｄは定数Ｎｉ～Ｎｃによって構成される。
　以下、文字ＹおよびＸを用いて、「膜厚比率」および「キャリア濃度比率」を下記式（９）および式（１０）のように定義する。
　Ｙ＝（Ｎｄ－Ｎａ（Ｔ／Ｔｂｕｆ）／Ｎｄ－Ｎａ（Ｔ／Ｔｂｕｆ＝０）　　・・・（９）
　Ｘ＝Ｔ／Ｔｂｕｆ　　・・・（１０）
　Ｘは、キャリア濃度遷移層２内の「膜厚比率」である。膜厚比率とは、キャリア濃度遷移層２の成長を開始したときからのキャリア濃度遷移層２の成長途中の厚みをキャリア濃度遷移層２の膜厚設計値で除したものである。この膜厚設計値とは、製造工程中におけるキャリア濃度遷移層２の目標膜厚である。炭化珪素ウエハ１００完成後のキャリア濃度遷移層２の膜厚は、キャリア濃度遷移層２の膜厚設計値と同じであるとみなせる。Ｘは変数であり、Ｘの定義域は０≦Ｘ≦１である。Ｘ＝１のときには、炭化珪素ウエハ１００の完成時におけるキャリア濃度遷移層２の厚さ、つまり１００％の厚さを意味している。Ｘ＝０．５の時には、キャリア濃度遷移層２のちょうど半分の厚さ、つまり５０％の厚さを意味している。完成品として提供された炭化珪素ウエハ１００においては、Ｘは、キャリア濃度遷移層２の厚さ方向に沿う任意の位置を、キャリア濃度遷移層２の膜厚設計値で除した値である。
　Ｙは、キャリア濃度遷移層２内の「キャリア濃度比率」である。キャリア濃度比率とは、キャリア濃度遷移層２における０＜Ｘ≦１の膜厚範囲におけるキャリア濃度を、キャリア濃度遷移層２のＸ＝０のキャリア濃度で除したものである。
　下記の式（１１）において、Ａ＝１．０５、Ｂ＝１．７４×１０－３、Ｃ＝１．００およびＤ＝１．０４を代入すると、第一濃度勾配条件Ｃ１が得られる。さらに、式（１１）にＡ＝１．９５、Ｂ＝１．１１×１０－１、Ｃ＝０．８９およびＤ＝１．５０を代入すると、第二濃度勾配条件Ｃ２が得られる。この第一濃度勾配条件Ｃ１と第二濃度勾配条件Ｃ２とによって挟まれる予め設定された所定濃度範囲Ｓ内で、キャリア濃度遷移層２が有するキャリア濃度ＮＴＲの勾配が設定される。所定濃度範囲Ｓは、図３のハッチング領域である。
Figure JPOXMLDOC01-appb-M000013
　具体的には、式（１２）で定まる第一濃度勾配条件Ｃ１と式（１３）で定まる第二濃度勾配条件Ｃ２とで挟まれた所定濃度範囲Ｓ内で、キャリア濃度遷移層２のキャリア濃度勾配が設定されている。
Figure JPOXMLDOC01-appb-M000014
Figure JPOXMLDOC01-appb-M000015
　本実施の形態にかかるキャリア濃度遷移層２が設けられることで、下記の様々な効果が得られる。特に、本実施の形態ではキャリア濃度遷移層２が所定濃度範囲Ｓ内で濃度勾配を設定されている。所定濃度範囲Ｓは、第一濃度勾配条件Ｃ１と第二濃度勾配条件Ｃ２の両方を満たすように決定されている。第一濃度勾配条件Ｃ１は、結晶性を良好に保つことでデバイス特性の劣化を抑制するために必要な条件である。第二濃度勾配条件Ｃ２は、ＦＴ－ＩＲ法による膜厚計測を行うために必要な条件である。
　有利な効果として、まず、格子定数の小さい高キャリア濃度領域と格子定数の大きい低キャリア濃度領域との格子定数差を、キャリア濃度遷移層２の膜厚増大に応じて徐々に緩和することができる。仮にキャリア濃度遷移層２が設けられていないと、高キャリア濃度領域と低キャリア濃度域との界面に大きな応力がかかるはずである。この応力をキャリア濃度遷移層２が緩和することで、エピタキシャル成長で生じる転位および結晶欠陥を抑制することができる。特に、実施の形態では第一濃度勾配条件Ｃ１を設けている。その結果、キャリア濃度遷移層２の濃度勾配に、転移および結晶欠陥の抑制に最低限必要な程度の緩やかさを持たせることができる。
　他の効果として、炭化珪素ウエハ１００を用いて製造した電力用半導体装置、例えば後述の半導体装置４０、４２などを通電使用する時に利点がある。キャリア濃度遷移層２と炭化珪素基板１との界面３０の応力が緩和されるので、界面３０における転位発生が抑制される。仮にキャリア濃度遷移層２を設けない場合には、電力用半導体装置の製造後における通電時のエネルギーによって、高キャリア濃度である炭化珪素基板１と低キャリア濃度であるエピタキシャル層３との界面で応力が生じ、この応力に起因した転位および結晶欠陥によって結晶品質が低下するおそれがある。この点に関し、キャリア濃度遷移層２を設けた場合には、電力用半導体装置を通電した場合にも高キャリア濃度の炭化珪素基板１と低キャリア濃度であるキャリア濃度遷移層２との界面３０において転位および結晶欠陥が抑制されることが本願発明者により確認された。なお、後述する変形例のようにキャリア濃度遷移層２の直下にある層が他のエピタキシャル層である場合には、キャリア濃度遷移層２と他のエピタキシャル層との界面で応力緩和効果を得ることができる。
　更に他の効果として、炭化珪素基板１とキャリア濃度遷移層２との界面３０で十分に大きなキャリア濃度差を生じさせることができる。その結果、ＦＴ－ＩＲ法に基づく界面検出が可能となる。よってＦＴ－ＩＲ法によりエピタキシャル膜厚測定を制度よく行うことができる。つまり、ＦＴ－ＩＲ法によって図３の厚さＴを正確に測ることができる。エピタキシャル層３を分離したエピタキシャル膜厚測定も可能となる。
　更に他の効果として、キャリア濃度遷移層２の形成工程においてドーパントガスの流量変化が急激になることを抑制できる。このため、結晶欠陥が生じることを抑制しつつキャリア濃度遷移層２を形成することができる。この点に関しては、後述する「実施の形態の製造方法」において詳しく説明する。
　図４は、本発明の実施の形態にかかるキャリア濃度遷移層２の所定濃度範囲Ｓを説明するためのグラフである。図４に示すように、所定濃度範囲Ｓ内に収まる連続的な濃度勾配であれば、様々な形状および勾配の濃度勾配を設定することができる。図３のキャリア濃度ＮＴＲの代わりに、例えば図４のキャリア濃度ＮＴＲ１あるいはキャリア濃度ＮＴＲ２が用いられてもよい。
　キャリア濃度遷移層２のキャリア濃度範囲については、次のように範囲を変形することもできる。所定濃度範囲Ｓは、上記第一濃度勾配条件および第二濃度勾配条件に変えて、下記の第三濃度勾配条件および第四濃度勾配条件によって定められてもよい。第三濃度勾配条件は、式（１１）に、Ａ＝１．０８、Ｂ＝４．４５×１０－３、Ｃ＝１．００およびＤ＝１．０７を代入して得られる。下記の式（１４）が、第三濃度勾配条件を示す。第四濃度勾配条件は、式（１１）にＡ＝１．６０、Ｂ＝２．７８×１０－２、Ｃ＝０．９７およびＤ＝１．２０を代入して得られる。下記の式（１５）が、第三濃度勾配条件を示す。これにより、界面での応力緩和効果、ＦＴ－ＲＦ法での界面検出効果、および製造場面の優位性を、より一層高めることができる。
Figure JPOXMLDOC01-appb-M000016
Figure JPOXMLDOC01-appb-M000017
　キャリア濃度遷移層２の厚さについては、次のように範囲を設定することもできる。キャリア濃度遷移層２の厚みＴｂｕｆが１０μｍより厚い場合には、結晶欠陥低減効果を十分に得ることができる。しかし、キャリア濃度の勾配が不足すると界面３０における赤外反射光が少なくなり、エピタキシャル膜厚のＦＴ－ＩＲ測定が難しくなるおそれがある。その一方で、キャリア濃度遷移層２が０．３μｍより薄い場合には応力緩和効果が低くなる。従って、キャリア濃度遷移層２の好ましい膜厚は０．３μｍ～１０μｍの範囲内である。さらに、キャリア濃度遷移層２の膜厚は、０．５μｍ～３μｍの範囲内とすることがさらに好ましく、１μｍ～３μｍの範囲内とすることが更に好ましい。
　キャリア濃度遷移層２のキャリア濃度初期値については、次のような範囲で設定することもできる。
　まず、キャリア濃度初期値の下限値について検討する。炭化珪素の格子定数はキャリア濃度に依存し、キャリア濃度が高いほど格子定数が小さくなる。キャリア濃度遷移層２のキャリア濃度初期値が１×１０１７ｃｍ－３よりも小さい場合には、エピタキシャル層３とキャリア濃度遷移層２との格子定数差が小さいので、結晶欠陥増大の問題はそれほど大きくない。キャリア濃度遷移層２のキャリア濃度初期値が１×１０１７ｃｍ－３以上であると、エピタキシャル層３とキャリア濃度遷移層２との格子定数差が大きくなり、本実施の形態にかかる炭化珪素ウエハ１００の技術的メリットが高い。さらに、キャリア濃度遷移層２のキャリア濃度初期値が２×１０１９ｃｍ－３より高い場合、エピタキシャル層３とキャリア濃度遷移層２との格子定数差が過大となり、本実施の形態にかかる炭化珪素ウエハ１００の技術的メリットがさらに高い。
　次に、キャリア濃度初期値の上限値について検討する。炭化珪素基板１のキャリア濃度が２×１０１９ｃｍ－３以上である場合には、炭化珪素基板１に内在する転位および結晶欠陥が急激に増大する。従って、実際上は、炭化珪素基板１のキャリア濃度は２×１０１９ｃｍ－３以下に制限される。その結果、炭化珪素ウエハ１００の場合には、炭化珪素基板１の上に成長させられるキャリア濃度遷移層２のキャリア濃度初期値も、炭化珪素基板１のキャリア濃度と同じ２×１０１９ｃｍ－３以下に制限される。
　これらの上下限値の検討から、本実施の形態にかかる炭化珪素ウエハ１００の技術的メリットを享受するためには、キャリア濃度遷移層２のキャリア濃度初期値が１×１０１７ｃｍ－３～２×１０１９ｃｍ－３の範囲内であることが好ましい。さらに、通常の炭化珪素パワー半導体デバイス用としての炭化珪素基板１のキャリア濃度を考慮すると、より好ましくは１×１９１８ｃｍ－３～７×１０１８ｃｍ－３の範囲内にキャリア濃度遷移層２のキャリア濃度初期値が設定される。
　炭化珪素ウエハ１００の構造には、さらに次に述べる変形を施すことができる。図５～図８は、本発明の実施の形態の変形例にかかる炭化珪素ウエハ１０１～１０４の部分拡大図およびキャリア濃度分布を示すグラフである。なお、図５～図８に示すキャリア濃度分布図は、参考用に示す模式的なグラフであり、濃度勾配の有無がわかる程度の簡略なものとしている。したがって、図５～図８に示すグラフの実際の傾きおよび曲率などは、キャリア濃度分布の具体的数値を限定するものではない。
　図５に示す炭化珪素ウエハ１０１のように、炭化珪素基板１とキャリア濃度遷移層２との間に、エピタキシャル層１３ａが設けられていても良い。エピタキシャル層１３ａは、厚さ方向に均一なキャリア濃度Ｎ１を有する。キャリア濃度Ｎ１は、炭化珪素基板１の第一キャリア濃度ＮＳＵＢよりも低く、エピタキシャル層３の第二キャリア濃度ＮＥＰよりも高い。キャリア濃度Ｎ１と第一キャリア濃度ＮＳＵＢとの差は、一例として、第一キャリア濃度ＮＳＵＢがキャリア濃度Ｎ１よりも２～５倍程度高くなるような濃度差としてもよい。ただし、変形例として、キャリア濃度Ｎ１は、第一キャリア濃度ＮＳＵＢと同じであってもよい。また、変形例として、エピタキシャル層１３ａが、第一キャリア濃度ＮＳＵＢより大きなキャリア濃度Ｎ２を有してもよい。図５の変形例においても、キャリア濃度遷移層２の直下にあるエピタキシャル層１３ａとキャリア濃度遷移層２との界面３１において、上述した実施の形態で説明した結晶性と膜厚計測の両立という効果を得ることができる。なお、キャリア濃度遷移層２の直下にあるエピタキシャル層１３ａのキャリア濃度Ｎ１が、キャリア濃度遷移層２の直上にあるエピタキシャル層３の第二キャリア濃度ＮＥＰよりも１０～１０００倍高いことが好ましい。キャリア濃度遷移層２の技術的利点をより一層発揮することができるからである。
　図６に示す炭化珪素ウエハ１０２のように、キャリア濃度遷移層２とエピタキシャル層３との間に、エピタキシャル層１３ｂが設けられていても良い。エピタキシャル層１３ｂは、厚さ方向に均一なキャリア濃度Ｎ６を有する。キャリア濃度Ｎ６は、キャリア濃度遷移層２のキャリア濃度ＮＴＲの最小値Ｎ７よりも低く、エピタキシャル層３の第二キャリア濃度ＮＥＰよりも高い。第二キャリア濃度ＮＥＰとキャリア濃度Ｎ６との濃度差は、一例として、キャリア濃度Ｎ６が第二キャリア濃度ＮＥＰよりも２～５倍程度高くなるような濃度差としてもよい。キャリア濃度ＮＴＲの最小値Ｎ７とキャリア濃度Ｎ６との濃度差は、一例として、最小値Ｎ７がキャリア濃度Ｎ６よりも２～５倍程度高くなるような濃度差としてもよい。ただし、変形例として、キャリア濃度Ｎ６は、第二キャリア濃度ＮＥＰと同じであってもよく、あるいはキャリア濃度ＮＴＲの最小値Ｎ７と同じであってもよい。図６の変形例においても、キャリア濃度遷移層２と炭化珪素基板１との界面３０において、上述した実施の形態で説明した結晶性と膜厚計測の両立という効果を得ることができる。なお、キャリア濃度遷移層２の直下にある炭化珪素基板１の第一キャリア濃度ＮＳＵＢが、キャリア濃度遷移層２の直上にあるエピタキシャル層１３ｂのキャリア濃度Ｎ６よりも１０～１０００倍高いことが好ましい。キャリア濃度遷移層２の技術的利点をより一層発揮することができるからである。
　図７に示す炭化珪素ウエハ１０３のように、炭化珪素基板１とエピタキシャル層３との間に、複数のキャリア濃度遷移層２ａ、２ｂが設けられてもよい。具体的には、炭化珪素ウエハ１０３では、第一キャリア濃度遷移層２ａと第二キャリア濃度遷移層２ｂとを重ねている。第一キャリア濃度遷移層２ａは、炭化珪素基板１上にエピタキシャル成長された層であり、キャリア濃度遷移層２と同様に設計および製造できる。ただし、第一キャリア濃度遷移層２ａのキャリア濃度最小値Ｎ３は、エピタキシャル層３の第二キャリア濃度ＮＥＰよりも高い。第二キャリア濃度遷移層２ｂのキャリア濃度初期値は、第一キャリア濃度遷移層２ａのキャリア濃度最小値Ｎ３と一致する。第二キャリア濃度遷移層２ｂは、膜厚増大に伴ってキャリア濃度が低下し最大膜厚においてエピタキシャル層３と同じ第二キャリア濃度ＮＥＰとなる。
　第一キャリア濃度遷移層２ａおよび第二キャリア濃度遷移層２ｂの両方の濃度勾配が、実施の形態にかかるキャリア濃度遷移層２と同様に、所定濃度範囲Ｓに収まるように設定されてもよい。ただし、所定濃度範囲Ｓに収まっている限りは、第一キャリア濃度遷移層２ａの濃度勾配と第二キャリア濃度遷移層２ｂの濃度勾配とが異なる勾配を持っていてもよい。図７の炭化珪素ウエハ１０３においても、第一キャリア濃度遷移層２ａと炭化珪素基板１との界面３０において、上述した実施の形態で説明した結晶性と膜厚計測の両立という効果を得ることができる。また、第二キャリア濃度遷移層２ｂと第一キャリア濃度遷移層２ａとの界面３２においても、上述した実施の形態で説明した結晶性と膜厚計測の両立という効果を得ることができる。
　さらなる好ましい変形例として、第一キャリア濃度遷移層２ａおよび第二キャリア濃度遷移層２ｂの少なくとも一方が、第三濃度勾配条件および第四濃度勾配条件とによって定められた所定濃度範囲に収まるように濃度勾配を設定されてもよい。
　なお、第一キャリア濃度遷移層２ａと第二キャリア濃度遷移層２ｂのうち一方のキャリア濃度遷移層の濃度勾配のみが、実施の形態にかかるキャリア濃度遷移層２と同様に所定濃度範囲Ｓに収まるように設定されてもよい。この一方のキャリア濃度遷移層の直下の層とこの一方のキャリア濃度遷移層との界面において、上述した実施の形態で説明した結晶性と膜厚計測の両立という効果を得ることができる。第一キャリア濃度遷移層２ａと第二キャリア濃度遷移層２ｂのうち他方の層は、所定濃度範囲Ｓに収まらない濃度勾配を有してもよい。
　図８に示す炭化珪素ウエハ１０４のように、第一キャリア濃度遷移層２ａと第二キャリア濃度遷移層２ｂとの間に、中間エピタキシャル層１４が設けられてもよい。中間エピタキシャル層１４は、厚さ方向に均一な中間キャリア濃度Ｎ４を有する。中間キャリア濃度Ｎ４は、第一キャリア濃度遷移層２ａのキャリア濃度最小値Ｎ５よりも低く、第二キャリア濃度遷移層２ｂのキャリア濃度初期値と等しい。中間キャリア濃度Ｎ４と最小値Ｎ５との濃度差は、一例として、２～５倍程度としてもよい。図８の変形例においても、第一キャリア濃度遷移層２ａと炭化珪素基板１との界面３１および第二キャリア濃度遷移層２ｂと中間エピタキシャル層１４との界面３３において、上述した実施の形態で説明した結晶性と膜厚計測の両立という効果を得ることができる。
　なお、図８の変形例において、第一キャリア濃度遷移層２ａの直下にある炭化珪素基板１の第一キャリア濃度ＮＳＵＢが、第一キャリア濃度遷移層２ａの直上にある中間エピタキシャル層１４の中間キャリア濃度Ｎ４よりも１０～１０００倍高いことが好ましい。これとともに又はこれに代えて、第二キャリア濃度遷移層２ｂの直下にある中間エピタキシャル層１４の中間キャリア濃度Ｎ４が、第二キャリア濃度遷移層２ｂの直上にあるエピタキシャル層３の第二キャリア濃度ＮＥＰよりも１０～１０００倍高いことが好ましい。第一キャリア濃度遷移層２ａおよび第二キャリア濃度遷移層２ｂの技術的利点をより一層発揮することができるからである。
　なお、図示しないが、図５に示す炭化珪素ウエハ１０１に、さらに図６のエピタキシャル層１３ｂを追加してもよい。図７に示す炭化珪素ウエハ１０３に、図５および図６のエピタキシャル層１３ａ、１３ｂの少なくとも一方を追加してもよい。図８に示す炭化珪素ウエハ１０４に、図５および図６のエピタキシャル層１３ａ、１３ｂの少なくとも一方を追加してもよい。
実施の形態のデバイス構造．
　図９は、本発明の実施の形態にかかる半導体装置４０を示す図である。半導体装置４０は、ＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ－ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）である。半導体装置４０は、半導体チップ１５０の表面にトランジスタ表面構造５０を形成し、半導体チップ１５０の裏面に裏面電極であるドレイン電極９を設けたものである。半導体チップ１５０は、実施の形態にかかる炭化珪素ウエハ１００と同じ層構造を有している。半導体チップ１５０は、トランジスタ表面構造５０等を形成した後のいわゆる後工程処理において炭化珪素ウエハ１００をダイシングすることで得られるからである。よって、半導体チップ１５０は、炭化珪素基板１と、キャリア濃度遷移層２と、ドリフト層３とを備えている。ここで、エピタキシャル層３をドリフト層３として利用しているので、両者に同じ符号を付している。
　トランジスタ表面構造５０は、ドリフト層３の表面に形成されている。トランジスタ表面構造５０は、具体的には、ドリフト層３に不純物注入により形成された一組のベース領域４と、この一組のベース領域内にそれぞれ形成されたソース領域５と、一方のベース領域４およびソース領域５と他方のベース領域４およびソース領域５とをまたぐように形成されたゲート絶縁膜６と、ゲート絶縁膜６の上に形成されたゲート電極７と、ソース領域５の上に形成されたソース電極８と、を備えている。
　半導体装置４０の製造方法を説明する。炭化珪素ウエハ１００を準備し、ドリフト層３表面に互いに離間した予め定めた所定部位にレジストなどによりマスクを形成する。マスク形成後に不純物をイオン注入する。その結果、一対のＰ型のベース領域４を形成する。ドリフト層３中でＰ型となる不純物としては、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）などが挙げられる。さらに上記各Ｐ型ベース領域４中にレジストなどによりマスクを形成し、Ｎ型のソース領域５を形成後、マスクを除去する。Ｎ型不純物としては例えばリン（Ｐ）あるいは窒素（Ｎ）などが挙げられる。続いてイオン注入後に熱処理装置によってウエハを高温で熱処理すると、Ｎ型およびＰ型の注入イオンが電気的に活性化される。ゲート絶縁膜６を熱酸化、或いは堆積によって形成する。ゲート絶縁膜６上にゲート電極７を成膜、およびパターニングする。ゲート電極７は、一対のベース領域４およびソース領域５を跨ぐように設けられる。ゲート電極７の中央が、ベース領域４間に露出したドリフト層３が中央上に位置するように、ゲート電極７がパターニングされる。さらに、各ソース領域５上のゲート絶縁膜６の残余の部分を、リソグラフィ技術およびエッチング技術によって除去する。除去後、ソース領域５が露出した部分にソース電極８を成膜し、ソース電極８をパターニングする。以上により、トランジスタ表面構造５０が完成する。その後、炭化珪素基板１の裏面側にドレイン電極９を形成する。これらのプロセスのあと、炭化珪素ウエハ１００をダイシングしてチップ化する。その結果、図４に示すＭＯＳＦＥＴ素子構造の主要部を有する半導体装置４０が提供される。
　なお、半導体装置４０はいわゆるプレーナゲート型の絶縁ゲート構造を備えるＭＯＳＦＥＴである。しかしながら、半導体装置４０の絶縁ゲート構造をいわゆるトレンチゲート型としても良い。また、半導体装置４０にＰ型のコレクタ層を追加して絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に変形してもよく、このＩＧＢＴをトレンチゲート型としてもよい。これらの変形は既に公知の技術であり新規な事項ではないので、詳細説明は省略する。
　図１０は、本発明の実施の形態にかかる他の半導体装置４２を示す図である。半導体装置４２は、炭化珪素ショットキーバリアダイオード（ＳｉＣ－ＳＢＤ）である。半導体装置４２は、半導体チップ１５２の表面にＳＢＤ表面構造５２を形成し、半導体チップ１５２の裏面に裏面電極であるオーミック電極１２を設けたものである。半導体チップ１５２は、実施の形態にかかる炭化珪素ウエハ１００と同じ層構造を有している。半導体チップ１５２は、ＳＢＤ表面構造５２等を形成した後のいわゆる後工程処理において炭化珪素ウエハ１００にダイシングを行うことで得られるからである。よって、半導体チップ１５２は、炭化珪素基板１と、キャリア濃度遷移層２と、ドリフト層３とを備えている。ここで、エピタキシャル層３をドリフト層３として利用しているので、両者に同じ符号を付している。
　ＳＢＤ表面構造５２は、ドリフト層３の表面に形成されている。ＳＢＤ表面構造５２は、具体的には、ドリフト層３に不純物注入により形成された一組のイオン注入層１０と、この一組のイオン注入層１０をまたぐように形成されたショットキー電極１１とを備えている。なおイオン注入層１０は終端構造１０とも呼称される。
　半導体装置４２の製造方法を説明する。炭化珪素ウエハ１００を準備し、ドリフト層３の表面上に所望のパターンのフォトレジストパターニングマスクを形成する。そのマスクの上から不純物イオンを注入し、Ｎ型のドリフト層３の表面にイオン注入層１０を形成する。その後、マスクおよび犠牲酸化膜を除去する。注入された不純物原子を活性化させるために活性化アニール行うことで、Ｐ型の終端構造１０を形成する。炭化珪素基板１の裏面にオーミック電極１２を形成し、熱処理をおこなう。さらに炭化珪素基板１の表面にショットキー電極１１を形成する。これらのプロセスのあと、炭化珪素ウエハ１００をダイシングしてチップ化する。その結果、図５に示す素子構造主要部を有する半導体装置４２が提供される。
　なお、半導体装置４２はショットキーバリアダイオードであるが、半導体装置４２をＰＮダイオードとしてもよい。
　なお、上述した本実施の形態にかかる炭化珪素ウエハ１００の変形例は、全て、半導体装置４０、４２の半導体チップ１５０、１５２に適用されうる。つまり、前述した各種変形を施した炭化珪素ウエハ１００にトランジスタ表面構造５０など又はＳＢＤ表面構造５２などを形成した後にダイシングしてチップ化してもよい。また、炭化珪素ウエハ１００の代わりに、炭化珪素ウエハ１０１～１０４を用いてもよい。
実施の形態の製造方法．
　図１１は、本発明の実施の形態にかかる半導体装置の製造方法を示すフローチャートである。
（ステップＳ１００）
　４°のオフ角を有するＮ型の炭化珪素基板１を準備する。炭化珪素エピタキシャル装置内に上記炭化珪素基板１を配置する。
（ステップＳ１０２）
　キャリアガスとして水素ガスを炭化珪素エピタキシャル装置内に流す。炭化珪素エピタキシャル装置の炉内温度を予め定めた所定温度まで上昇させる。所定温度は、一例として１４５０℃～１６５０℃である。
（ステップＳ１０４）
　炉内温度が予め定めた所定温度まで達した後に、所定時間この所定温度を保持してエピタキシャル成長前にガスによるエッチングをおこなう。
（ステップＳ１０６）
　ガスによるエッチングをおこなった後、成長ガスとドーパントガスとを導入してキャリア濃度遷移層２の成長を開始する。成長ガスとしては、例えばモノシランなどのシラン系ガスと、例えばプロパンなどの炭化水素系ガスとを用いることができる。ドーパントガスとしては、例えば窒素を用いることができる。なお、エッチングおよび結晶成長時に、塩化水素などの塩素系ガスを炭化珪素エピタキシャル装置に導入しても構わない。
（ステップＳ１０８）
　キャリア濃度遷移層２の成長の際には、所望のキャリア濃度となるよう、モノシランおよびプロパンの流量および比率と窒素流量とを調整する。一例として、モノシラン流量＝２０ｃｃｍ、プロパン流量＝７ｃｃｍ、Ｃ／Ｓｉ比＝１．０５、および窒素流量＝１００ｃｃｍなどとしてもよい。本実施の形態では、キャリア濃度遷移層２の濃度変化をガス流量の連続的変化によって実現する。キャリア濃度遷移層２の成長時、モノシラン流量を時間経過に応じて連続的に増加させると同時に、窒素流量を時間経過に応じて連続的に減少させることでキャリア濃度遷移層２が得られる。一例として、モノシランを２０ｃｃｍから１６０ｃｃｍまで、プロパンを７ｃｃｍから５６ｃｃｍまで、それぞれ３００秒かけて増加させてもよい。この増加と同時に、窒素流量を１００ｃｃｍから１０ｃｃｍまで３００秒かけて減少させてもよい。成長ガスの流量増加およびドーパントガスの流量低減は、線形につまり一次関数的な変化であってもよく、完全に線形ではなく緩やかに流量変化率を変えるものであってもよい。
（ステップＳ１１０）
　本実施の形態では、ステップＳ１０８でキャリア濃度遷移層２を成長した後、連続してエピタキシャル層３を成長させる。エピタキシャル層３の成長条件は例えばモノシラン１６０ｃｃｍ、プロパン５６ｃｃｍ、窒素１０ｃｃｍでもよい。エピタキシャル層３は厚さ方向に均一な第二キャリア濃度ＮＥＰを有するので、濃度勾配をつける必要がない。よってステップＳ１０８のように時間経過に応じたガス流量等の積極的変更は不要である。なお、キャリア濃度遷移層２とエピタキシャル層３の間でエピタキシャル成長を中断することもできる。しかし、成長を中断する場合には、ガス切替えにともなう結晶欠陥発生の可能性がある。従って、実施の形態のように成長中断はおこなわず連続成長とする方が結晶欠陥の抑制の観点から好ましい。
（ステップＳ１１１）
　エピタキシャル層３を成長させた後、ＦＴ－ＩＲ法を用いて膜厚が計測される。キャリア濃度遷移層２が設けられることで、キャリア濃度遷移層２と炭化珪素基板１との界面３０において、ＦＴ－ＩＲ法に基づく膜厚計測に必要な赤外反射光を得ることができる。
　この時点で、正確な膜厚管理と良好な結晶性とを両立できるように改善された炭化珪素ウエハ１００が提供される。この炭化珪素ウエハ１００が単体で販売されてもよい。
（ステップＳ１１２）
　実施の形態では、ステップＳ１１１の次にさらに炭化珪素ウエハ１００に表面プロセスを行う。表面プロセスは、トランジスタ表面構造５０またはＳＢＤ表面構造５２を形成するための工程である。表面プロセスの詳細は図９および図１０を用いて既に述べたので、ここでは省略する。
（ステップＳ１１４）
　次に、炭化珪素ウエハ１００の裏面に、図９および図１０で説明した裏面電極であるドレイン電極９またはオーミック電極１２を形成する。
（ステップＳ１１６）
　その後、炭化珪素ウエハ１００に対してダイシングを施す。これは後工程の一つである。これによりチップ化されたものが、図９に示す半導体装置４０あるいは図１０に示す半導体装置４２である。
　以上により、実施の形態にかかる半導体装置４０、４２が提供される。その後、半導体装置４０、４２のパッケージング、回路基板等への部品実装、および、ケース組込後樹脂封止あるいはモールド樹脂封止などが行われることで、パワー半導体モジュールが提供されてもよい。
　実施の形態にかかる半導体装置の製造方法によれば、下記の利点がある。
　炭化珪素エピタキシャル成長装置の成長炉内面および成長炉内部品には、多くの堆積物が存在する。成長炉内面および成長炉内部品との密着性が低い堆積物もある。急激なガスの切替えによりそれらの堆積物が巻き上げられ、炭化珪素ウエハ１００に付着すると、結晶欠陥を招くおそれがある。これに加えて、ガス流量制御に伴うドーパントガス流量のオーバーシュートまたはアンダーシュートが発生すると、所望のドーパント濃度を安定的に得ることが困難である。ガス流量のオーバーシュートまたはアンダーシュートが生じることが原因となり、炭化珪素ウエハ１００表面上で局所的にガス流量バランスが崩れるおそれがある。特に、シラン系ガスおよび炭化水素系ガスの比率は炭化珪素エピタキシャル成長において重要な条件の一つである。炭化珪素ウエハ１００表面上で局所的にガス流量バランスが変化することにより、結晶欠陥増加およびキャリア濃度の偏りを招くおそれがある。この点に関し、本実施の形態では、キャリア濃度遷移層２の濃度変化をガス流量の連続的変化によって実現している。そのためキャリア濃度遷移層２の成長中に、エピタキシャル成長を中断することがなく、成長ガス等の急激な流量増減および切替えが不要となる。
　電力用半導体装置を作製する過程には、注入工程、ドナー活性化のためのアニール工程、および、電極および絶縁膜形成のための成膜工程が含まれる。これらの工程を経ることで、炭化珪素基板１には様々な熱的および機械的な力が加わる。この点に関し、本願発明者の研究の結果によれば、キャリア濃度遷移層２を設けた場合には、電力用半導体装置の製造過程において上記のような転位および結晶欠陥の抑制効果が得られることが確認された。
　なお、上記製造方法に各種の変形を施してもよい。例えば、実施の形態ではドーパントガスとして窒素を用いている。窒素に代えて、窒素および他の元素を含む混合ガスを用いてもよく、炭化珪素に対してＮ型のドーパントとなる元素を含む他の混合ガスを用いてもよい。またＰ型半導体形成用のドーパントガスを用いてもよい。実施の形態では炭化珪素基板１およびエピタキシャル層３をＮ型半導体としているが、炭化珪素基板１およびエピタキシャル層３はＰ型半導体であってもよい。
　なお、図１１に示したフローチャートに変形を施すことで、上述した本実施の形態にかかる炭化珪素ウエハ１００の変形例をそれぞれ製造してもよい。例えば、キャリア濃度遷移層２のキャリア濃度および膜厚の設定を様々に変更してもよい。例えば図５～図８にかかる炭化珪素ウエハ１０１～１０４の製造は、次のようにすればよい。図５に示す炭化珪素ウエハ１０１を製造するためには、図１１におけるステップＳ１０６とステップＳ１０８との間に、エピタキシャル層１３ａを設ける工程を追加すればよい。図６に示す炭化珪素ウエハ１０２を製造するためには、図１１におけるステップＳ１０８とステップＳ１１０との間に、エピタキシャル層１３ｂを設ける工程を追加すればよい。図７に示す炭化珪素ウエハ１０３を製造するためには、図１１におけるステップＳ１０８を複数回繰り返せばよい。ただし、キャリア濃度および膜厚の設定値は第一キャリア濃度遷移層２ａおよび第二キャリア濃度遷移層２ｂそれぞれに合わせて設計する必要がある。図８に示す炭化珪素ウエハ１０４を製造するためには、図１１におけるステップＳ１０８の後に、中間エピタキシャル層１４を設ける工程を追加し、さらにステップＳ１０８を繰り返した後に、次のステップに進めばよい。
１　炭化珪素基板、２　キャリア濃度遷移層、２ａ　第一キャリア濃度遷移層、２ｂ　第二キャリア濃度遷移層、３　エピタキシャル層（ドリフト層）、１３ａ、１３ｂ　エピタキシャル層、４　ベース領域、５　ソース領域、６　ゲート絶縁膜、７　ゲート電極、８　ソース電極、９　ドレイン電極、１０　イオン注入層（終端構造）、１１　ショットキー電極、１２　オーミック電極、１４　中間エピタキシャル層、３０～３３　界面、４０、４２　半導体装置、５０　トランジスタ表面構造、５２　ＳＢＤ表面構造、１００～１０４　炭化珪素ウエハ、１５０、１５２　半導体チップ、Ｃ１　第一濃度勾配条件、Ｃ２　第二濃度勾配条件

Claims (13)

  1. 　厚さ方向に均一な第一キャリア濃度を有する炭化珪素基板と、
    　前記炭化珪素基板の上に設けられたキャリア濃度遷移層と、
    　前記キャリア濃度遷移層の上に設けられ、厚さ方向に均一な第二キャリア濃度を有し、前記第二キャリア濃度は前記第一キャリア濃度よりも低いエピタキシャル層と、
    　を備え、
    　前記キャリア濃度遷移層のキャリア濃度は、厚さ方向に濃度勾配を有し、
    　前記濃度勾配は、前記キャリア濃度遷移層の直下にある層と前記キャリア濃度遷移層との界面から膜厚が増加するほどキャリア濃度が連続的に低下するような勾配であり、かつ前記キャリア濃度遷移層の前記膜厚が増加するほど小さな低下率でキャリア濃度が低下するような勾配であり、
    　Ｘを前記キャリア濃度遷移層内の膜厚比率とし、
    　前記膜厚比率とは、前記キャリア濃度遷移層の厚さ方向位置を前記キャリア濃度遷移層の膜厚で除したものであり、
    　Ｘは０≦Ｘ≦１の定義域を有する変数であり、
    　Ｙを前記キャリア濃度遷移層内のキャリア濃度比率とし、
    　前記キャリア濃度比率とは、０＜Ｘ≦１の範囲における前記キャリア濃度遷移層のキャリア濃度を、Ｘ＝０における前記キャリア濃度遷移層のキャリア濃度で除したものであり、
    　下記の式（ａ１）と式（ａ２）とで挟まれる濃度範囲を予め定めた場合に、
    Figure JPOXMLDOC01-appb-M000001
    Figure JPOXMLDOC01-appb-M000002
     　前記キャリア濃度遷移層の前記キャリア濃度が、前記濃度範囲内に収まる前記濃度勾配を有する半導体ウエハ。
  2. 　下記の式（ａ３）と式（ａ４）とで挟まれる濃度範囲を予め定めた場合に、
    Figure JPOXMLDOC01-appb-M000003
    Figure JPOXMLDOC01-appb-M000004
     　前記キャリア濃度遷移層の前記キャリア濃度が、前記式（ａ３）と前記式（ａ４）とで挟まれる濃度範囲内に収まる濃度勾配を有する請求項１に記載の半導体ウエハ。
  3. 　前記キャリア濃度遷移層の厚さは、０．３μｍ～１０．０μｍの範囲内である請求項１または２に記載の半導体ウエハ。
  4. 　前記キャリア濃度遷移層の直上にある層が、前記エピタキシャル層であり、
    　前記キャリア濃度遷移層の前記直下にある層が、前記炭化珪素基板であり、
    　前記第一キャリア濃度が、前記第二キャリア濃度よりも、１０～１０００倍高い請求項１～３のいずれか１項に記載の半導体ウエハ。
  5. 　前記キャリア濃度遷移層の直上にある層が、前記エピタキシャル層であり、
    　前記炭化珪素基板と前記キャリア濃度遷移層との間に、厚さ方向に均一な第三キャリア濃度を有する他のエピタキシャル層が設けられ、
    　前記キャリア濃度遷移層の前記直下にある層が、前記他のエピタキシャル層であり、
    　前記第三キャリア濃度は、前記第二キャリア濃度よりも１０～１０００倍高い請求項１～３のいずれか１項に記載の半導体ウエハ。
  6. 　前記キャリア濃度遷移層と前記エピタキシャル層との間に、厚さ方向に均一な第三キャリア濃度を有する他のエピタキシャル層が設けられ、
    　前記キャリア濃度遷移層の直上にある層が、前記他のエピタキシャル層であり、
    　前記キャリア濃度遷移層の前記直下にある層が、前記炭化珪素基板であり、
    　前記第一キャリア濃度は、前記第三キャリア濃度よりも１０～１０００倍高い請求項１～３のいずれか１項に記載の半導体ウエハ。
  7. 　前記キャリア濃度遷移層が、第一キャリア濃度遷移層であり、
    　前記炭化珪素基板と前記第一キャリア濃度遷移層との間および前記第一キャリア濃度遷移層と前記エピタキシャル層との間のうち少なくとも一箇所に、第二キャリア濃度遷移層が設けられ、
    　前記第二キャリア濃度遷移層のキャリア濃度は、厚さ方向に濃度勾配を有し、
    　前記濃度勾配は、前記第二キャリア濃度遷移層の直下にある層と前記第二キャリア濃度遷移層との界面から膜厚が増加するほどキャリア濃度が連続的に低下するような勾配でありかつ前記第二キャリア濃度遷移層の前記膜厚が増加するほど小さな低下率でキャリア濃度が低下するような勾配である請求項１または２に記載の半導体ウエハ。
  8. 　厚さ方向に均一な第一キャリア濃度を有する炭化珪素基板と、
    　前記炭化珪素基板の上に設けられたキャリア濃度遷移層と、
    　前記キャリア濃度遷移層の上に設けられ、厚さ方向に均一な第二キャリア濃度を有し、前記第二キャリア濃度は前記第一キャリア濃度よりも低いエピタキシャル層と、
    　を備え、
    　前記キャリア濃度遷移層のキャリア濃度は、厚さ方向に濃度勾配を有し、
    　前記濃度勾配は、前記キャリア濃度遷移層の直下にある層と前記キャリア濃度遷移層との界面から膜厚が増加するほどキャリア濃度が連続的に低下するような勾配であり、かつ前記キャリア濃度遷移層の前記膜厚が増加するほど小さな低下率でキャリア濃度が低下するような勾配であり、
    　Ｘを前記キャリア濃度遷移層内の膜厚比率とし、
    　前記膜厚比率とは、前記キャリア濃度遷移層の厚さ方向位置を前記キャリア濃度遷移層の膜厚で除したものであり、
    　Ｘは０≦Ｘ≦１の定義域を有する変数であり、
    　Ｙを前記キャリア濃度遷移層内のキャリア濃度比率とし、
    　前記キャリア濃度比率とは、０＜Ｘ≦１の範囲における前記キャリア濃度遷移層のキャリア濃度を、Ｘ＝０における前記キャリア濃度遷移層のキャリア濃度で除したものであり、
    　下記の式（ｂ１）と式（ｂ２）とで挟まれる濃度範囲を予め定めた場合に、
    Figure JPOXMLDOC01-appb-M000005
    Figure JPOXMLDOC01-appb-M000006
     　前記キャリア濃度遷移層の前記キャリア濃度が、前記濃度範囲内に収まる濃度勾配を有する半導体チップ。
  9. 　請求項８に記載の半導体チップと、
    　前記半導体チップにおける前記エピタキシャル層の表面に設けられたトランジスタ表面構造と、
    　前記半導体チップの裏面に設けられた裏面電極と、
    　を備える半導体装置。
  10. 　請求項８に記載の半導体チップと、
    　前記半導体チップにおける前記エピタキシャル層の表面に設けられたショットキーバリアダイオード表面構造と、
    　前記半導体チップの裏面に設けられた裏面電極と、
    　を備える半導体装置。
  11. 　厚さ方向に均一な第一キャリア濃度を有する炭化珪素基板を準備する第１工程と、
    　成長ガスおよびドーパントガスを供給することで、前記炭化珪素基板の上にキャリア濃度遷移層を設ける第２工程と、
    　前記キャリア濃度遷移層の上に、厚さ方向に均一な第二キャリア濃度を有し前記第二キャリア濃度が前記第一キャリア濃度よりも低いエピタキシャル層を設ける第３工程と、
    　を備え、
    　前記第２工程は、前記キャリア濃度遷移層のキャリア濃度が厚さ方向に濃度勾配を有するように前記成長ガスおよび前記ドーパントガスの流量を制御するものであり、
    　前記濃度勾配は、前記キャリア濃度遷移層の直下にある層と前記キャリア濃度遷移層との界面から膜厚が増加するほどキャリア濃度が連続的に低下するような勾配であり、かつ前記キャリア濃度遷移層の前記膜厚が増加するほど小さな低下率でキャリア濃度が低下するような勾配であり、
    　Ｘを前記キャリア濃度遷移層内の膜厚比率とし、
    　前記膜厚比率とは、前記キャリア濃度遷移層の成長開始以後の前記キャリア濃度遷移層の成長途中の厚みを前記キャリア濃度遷移層の膜厚設計値で除したものであり、
    　Ｘは０≦Ｘ≦１の定義域を有する変数であり、
    　Ｙを前記キャリア濃度遷移層内のキャリア濃度比率とし、
    　前記キャリア濃度比率とは、０＜Ｘ≦１の範囲における前記キャリア濃度遷移層のキャリア濃度を、Ｘ＝０における前記キャリア濃度遷移層のキャリア濃度で除したものであり、
    　下記の式（ｃ１）と式（ｃ２）とで挟まれる濃度範囲を予め定めた場合に、
    Figure JPOXMLDOC01-appb-M000007
    Figure JPOXMLDOC01-appb-M000008
     　前記第２工程は、前記キャリア濃度遷移層の前記キャリア濃度が前記濃度範囲内に収まる濃度勾配を有するように前記成長ガスおよび前記ドーパントガスの流量を制御するものである半導体装置の製造方法。
  12. 　前記第２工程において、前記成長ガスを時間経過に応じて連続的に増加させると同時に、前記ドーパントガスを時間経過に応じて連続的に減少させる請求項１１に記載の半導体装置の製造方法。
  13. 　前記第２工程と前記第３工程とで前記成長ガスおよび前記ドーパントガスの導入を継続することで前記キャリア濃度遷移層と前記エピタキシャル層とを連続して成長させる請求項１１または１２に記載の半導体装置の製造方法。
PCT/JP2016/085223 2016-11-28 2016-11-28 半導体ウエハ、半導体チップ、および半導体装置の製造方法 WO2018096684A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112016007482.4T DE112016007482B4 (de) 2016-11-28 2016-11-28 Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleiterwafer
JP2018552377A JP6743905B2 (ja) 2016-11-28 2016-11-28 炭化珪素半導体ウエハ、炭化珪素半導体チップ、および炭化珪素半導体装置の製造方法
PCT/JP2016/085223 WO2018096684A1 (ja) 2016-11-28 2016-11-28 半導体ウエハ、半導体チップ、および半導体装置の製造方法
CN201680091075.2A CN109996908B (zh) 2016-11-28 2016-11-28 碳化硅半导体晶片、碳化硅半导体芯片及碳化硅半导体装置的制造方法
US16/316,120 US10707075B2 (en) 2016-11-28 2016-11-28 Semiconductor wafer, semiconductor device, and method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/085223 WO2018096684A1 (ja) 2016-11-28 2016-11-28 半導体ウエハ、半導体チップ、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2018096684A1 true WO2018096684A1 (ja) 2018-05-31

Family

ID=62195929

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/085223 WO2018096684A1 (ja) 2016-11-28 2016-11-28 半導体ウエハ、半導体チップ、および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10707075B2 (ja)
JP (1) JP6743905B2 (ja)
CN (1) CN109996908B (ja)
DE (1) DE112016007482B4 (ja)
WO (1) WO2018096684A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020144900A1 (ja) * 2019-01-08 2020-07-16 住友電気工業株式会社 炭化珪素再生基板および炭化珪素半導体装置の製造方法
JP2022014989A (ja) * 2020-07-08 2022-01-21 日立金属株式会社 炭化ケイ素半導体エピタキシャル基板の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1624353S (ja) * 2018-07-19 2019-02-12
JP7251553B2 (ja) * 2018-12-05 2023-04-04 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
CN113564710B (zh) * 2021-07-19 2022-08-23 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011140429A (ja) * 2010-01-08 2011-07-21 Mitsubishi Electric Corp エピタキシャルウエハ及び半導体素子
JP2013018659A (ja) * 2011-07-07 2013-01-31 Mitsubishi Electric Corp エピタキシャルウエハ及び半導体素子
JP2014192163A (ja) * 2013-03-26 2014-10-06 Mitsubishi Electric Corp ＳｉＣエピタキシャルウエハの製造方法
WO2015115202A1 (ja) * 2014-01-28 2015-08-06 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2016195226A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185215B2 (ja) 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
KR101375494B1 (ko) 2010-01-08 2014-03-17 미쓰비시덴키 가부시키가이샤 에피택셜 웨이퍼 및 반도체 소자
JP2012164790A (ja) * 2011-02-07 2012-08-30 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5971414B2 (ja) * 2013-06-12 2016-08-17 三菱電機株式会社 半導体装置
JP6351874B2 (ja) * 2015-12-02 2018-07-04 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2017138247A1 (ja) * 2016-02-10 2017-08-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN106158943A (zh) * 2016-06-28 2016-11-23 长安大学 N沟碳化硅静电感应晶闸管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011140429A (ja) * 2010-01-08 2011-07-21 Mitsubishi Electric Corp エピタキシャルウエハ及び半導体素子
JP2013018659A (ja) * 2011-07-07 2013-01-31 Mitsubishi Electric Corp エピタキシャルウエハ及び半導体素子
JP2014192163A (ja) * 2013-03-26 2014-10-06 Mitsubishi Electric Corp ＳｉＣエピタキシャルウエハの製造方法
WO2015115202A1 (ja) * 2014-01-28 2015-08-06 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2016195226A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020144900A1 (ja) * 2019-01-08 2020-07-16 住友電気工業株式会社 炭化珪素再生基板および炭化珪素半導体装置の製造方法
CN113272480A (zh) * 2019-01-08 2021-08-17 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
JPWO2020144900A1 (ja) * 2019-01-08 2021-11-18 住友電気工業株式会社 炭化珪素再生基板および炭化珪素半導体装置の製造方法
JP7331869B2 (ja) 2019-01-08 2023-08-23 住友電気工業株式会社 炭化珪素再生基板および炭化珪素半導体装置の製造方法
US11862684B2 (en) 2019-01-08 2024-01-02 Sumitomo Electric Industries, Ltd. Recycle wafer of silicon carbide and method for manufacturing silicon carbide semiconductor device
CN113272480B (zh) * 2019-01-08 2024-05-14 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
JP2022014989A (ja) * 2020-07-08 2022-01-21 日立金属株式会社 炭化ケイ素半導体エピタキシャル基板の製造方法
JP7415831B2 (ja) 2020-07-08 2024-01-17 株式会社プロテリアル 炭化ケイ素半導体エピタキシャル基板の製造方法

Also Published As

Publication number Publication date
CN109996908A (zh) 2019-07-09
CN109996908B (zh) 2021-06-11
US10707075B2 (en) 2020-07-07
JPWO2018096684A1 (ja) 2019-06-24
JP6743905B2 (ja) 2020-08-19
US20200144053A1 (en) 2020-05-07
DE112016007482B4 (de) 2022-03-17
DE112016007482T5 (de) 2019-08-08

Similar Documents

Publication Publication Date Title
WO2018096684A1 (ja) 半導体ウエハ、半導体チップ、および半導体装置の製造方法
JP7001364B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9276068B2 (en) Manufacturing method of silicon carbide semiconductor device
US20070293015A1 (en) III-Nitride device and method with variable epitaxial growth direction
US9236248B2 (en) Fabrication method of silicon carbide semiconductor element
TW201620013A (zh) 半導體元件及其製造方法
US20120228734A1 (en) High breakdown voltage semiconductor rectifier
JP2017123378A (ja) Ｍｏｓｆｅｔ
US7144797B2 (en) Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
US8823141B2 (en) Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
JP6407196B2 (ja) 半導体ウェハの処理
US20240145247A1 (en) Ion beam implantation method and semiconductor device
KR20100123589A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW200308089A (en) A semiconductor device and methods of manufacturing the same, a zener diode, a consumer electronic product
JP2005005578A (ja) 半導体装置およびその製造方法
CN113412536A (zh) 制作宽带隙半导体器件时高能量植入期间掩蔽的系统和方法
US11398558B2 (en) Silicon carbide semiconductor device
JPH02253622A (ja) 炭化珪素半導体装置の製造方法
JP2019186429A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
TWI587404B (zh) 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法
KR102100862B1 (ko) SiC 전력 반도체 소자 및 그 제조방법
WO2014203645A9 (ja) 炭化珪素半導体装置およびその製造方法
JP2024092776A (ja) 炭化珪素ウェハおよびそれを用いた炭化珪素半導体装置
KR101571704B1 (ko) 탄화규소 전계효과 트랜지스터의 제조방법
CN114927501A (zh) 制造具有镓基化合物半导体层的半导体器件的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16922202

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018552377

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16922202

Country of ref document: EP

Kind code of ref document: A1